[go: up one dir, main page]

CN117497407B - Igbt器件的形成方法及igbt器件 - Google Patents

Igbt器件的形成方法及igbt器件 Download PDF

Info

Publication number
CN117497407B
CN117497407B CN202311833405.9A CN202311833405A CN117497407B CN 117497407 B CN117497407 B CN 117497407B CN 202311833405 A CN202311833405 A CN 202311833405A CN 117497407 B CN117497407 B CN 117497407B
Authority
CN
China
Prior art keywords
wafer
igbt device
hard mask
mask layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311833405.9A
Other languages
English (en)
Other versions
CN117497407A (zh
Inventor
苏昀兴
吕昆谚
黄任生
颜天才
杨列勇
陈为玉
张天仪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuyuan Semiconductor Technology Qingdao Co ltd
Original Assignee
Wuyuan Semiconductor Technology Qingdao Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuyuan Semiconductor Technology Qingdao Co ltd filed Critical Wuyuan Semiconductor Technology Qingdao Co ltd
Priority to CN202311833405.9A priority Critical patent/CN117497407B/zh
Publication of CN117497407A publication Critical patent/CN117497407A/zh
Application granted granted Critical
Publication of CN117497407B publication Critical patent/CN117497407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种IGBT器件的形成方法及IGBT器件，属于半导体制造技术领域，其中，IGBT器件的形成方法包括：在第一晶圆的正面制作MOSFET；在第二晶圆的第一侧的表面形成硬掩模层，另一侧为第二侧；对硬掩模层进行图形化；移除第二晶圆位于第二侧的至少一部分；将第一晶圆的正面和第二晶圆的第二侧进行键合连接；移除第一晶圆的背面的至少一部分；对第一晶圆的背面执行离子注入和退火工艺；基于图形化的硬掩模层，对第二晶圆的第二侧执行刻蚀工艺以形成打开至MOSFET的沟槽；对第一晶圆执行背面金属化工艺。该IGBT器件的形成方法可以减少减薄过程中的缺陷，使得最终IGBT器件可以做到更薄。

Description

IGBT器件的形成方法及IGBT器件
技术领域
本发明属于半导体制造技术领域，尤其涉及一种IGBT器件的形成方法及IGBT器件。
背景技术
绝缘栅双极晶体管（Insulated Gate Bipolar Transistor，IGBT）是在金属氧化物场效应晶体管和双极晶体管基础上发展起来的一种新型复合功率器件。IGBT器件同时具有双极结型功率晶体管和功率MOSFET的主要优点：输入阻抗高、输入驱动功率小、导通电阻小、电流容量大、开关速度快等，使得IGBT成为电力电子系统能量控制和转换的重要开关元器件之一，它的性能好坏直接影响着电力电子系统的转换效率、体积和重量。
IGBT芯片有三个电极，分别是栅极、发射极和集电极。发射极和栅极位于芯片的正面，而集电极位于芯片的背面。来自外电路的栅极信号施加到栅极焊点上，然后通过栅极总线传输到各个元胞的栅极，从而控制每个元胞的开启。
在现有IGBT芯片的制造过程中，受限于减薄机台以及减薄工艺，IGBT芯片通常较厚，限制了IGBT芯片体积的进一步缩小，且在IGBT晶圆的背面容易出现破片等缺陷。
发明内容
针对相关技术中存在的至少一个不足之处，本申请提供了一种IGBT器件的形成方法及IGBT器件，可以减少减薄过程中的缺陷，使得IGBT器件可以减薄至更薄。
本申请第一方面提供一种IGBT器件的形成方法，包括以下步骤：
提供一第一晶圆；
在第一晶圆的一侧表面制作MOSFET，形成有MOSFET的表面为第一晶圆的正面，背离正面的另一面为第一晶圆的背面；
提供一第二晶圆；
在第二晶圆的一侧表面形成硬掩模层，形成有硬掩模层的一侧为第二晶圆的第一侧，背离第一侧的另一侧为第二晶圆的第二侧；
对硬掩模层进行图形化以形成图形化的硬掩模层；
移除第二晶圆位于第二侧的至少一部分；
将第一晶圆的正面和第二晶圆的第二侧进行键合连接，以使第二晶圆覆盖在第一晶圆正面的MOSFET之上；
移除第一晶圆的背面的至少一部分；
对第一晶圆的背面执行离子注入和退火工艺；
基于图形化的硬掩模层，对第二晶圆的第一侧执行刻蚀工艺以形成打开至MOSFET的沟槽；
对第一晶圆执行背面金属化工艺。
在第一方面的一些实施例中，在第一晶圆的正面形成有介电层，在第一晶圆和第二晶圆键合的过程中，介电层与第二晶圆的第二侧的表面键合连接。
在第一方面的一些实施例中，在对硬掩模层进行图形化的过程中，在硬掩模层的表面涂布光刻胶，通过光刻曝光和显影对光刻胶进行图形化，基于图形化的光刻胶对硬掩模层进行刻蚀形成图形化的硬掩模层。
在第一方面的一些实施例中，第一晶圆和第二晶圆通过熔融键合工艺进行连接，键合温度为150~600℃。
在第一方面的一些实施例中，移除第二晶圆位于第二侧的至少一部分至第二晶圆的厚度为50~700μm。
在第一方面的一些实施例中，在第一晶圆和第二晶圆键合后，移除第一晶圆的背面的至少一部分至第一晶圆的厚度为10~500μm。
在第一方面的一些实施例中，在对第二晶圆的第一侧执行刻蚀工艺形成沟槽的过程中，采用干法刻蚀或湿法刻蚀，刻蚀深度为50~700μm。
在第一方面的一些实施例中，硬掩模层的材料为SiN、氧化物、掺氮碳化硅、AlN或Al2O3中的至少一种。
本申请第二方面提供一种根据第一方面任一项所述的IGBT器件的形成方法所形成的IGBT器件。
在第二方面的一些实施例中，该IGBT器件包括：
第一晶圆，其正面形成有MOSFET；
第二晶圆，其包括第一侧和第二侧，第二侧与第一晶圆的正面键合连接；
沟槽，其由第二晶圆的第一侧打开至MOSFET；
背面金属，其形成在第一晶圆的背面；
其中，IGBT器件的厚度为50~1200μm。
与现有技术相比，本发明的优点和积极效果在于：
（1）本申请至少一个实施例所提供的IGBT器件的形成方法，通过提供第二晶圆用于与形成有MOSFET的第一晶圆键合连接，为第一晶圆的减薄提供有效支撑，能够在较薄厚度时防止破片等缺陷产生。
（2）本申请至少一个实施例所提供的IGBT器件的形成方法，在键合前对第二晶圆进行减薄，可以有效避免在键合后进行减薄而出现边缘解键合的缺陷，简化了键合后工序，且降低了对刻蚀设备的要求；
（3）本申请至少一个实施例所提供的IGBT器件，整体IGBT器件可以减薄至更薄50~1200μm，无需再进行解键合，提高了IGBT器件的质量。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本申请所提供的IGBT器件的形成方法的一个实施例的流程图；
图2a为根据本申请所提供的IGBT器件的形成方法中步骤S1所提供的第一晶圆的剖视图；
图2b为根据本申请所提供的IGBT器件的形成方法中步骤S2处理后的第一晶圆的剖视图；
图2c为根据本申请所提供的IGBT器件的形成方法中步骤S21处理后的第一晶圆的剖视图；
图3a为根据本申请所提供的IGBT器件的形成方法中步骤S3所提供的第二晶圆的剖视图；
图3b为根据本申请所提供的IGBT器件的形成方法中步骤S4处理后的第二晶圆的剖视图；
图3c为根据本申请所提供的IGBT器件的形成方法中步骤S5处理后形成有图形化的光刻胶的第二晶圆的剖视图；
图3d为根据本申请所提供的IGBT器件的形成方法中步骤S5处理后形成有图形化的硬掩模层的第二晶圆的剖视图；
图3e为根据本申请所提供的IGBT器件的形成方法中步骤S6处理后的第二晶圆的剖视图；
图4a为根据本申请所提供的IGBT器件的形成方法中步骤S7将第一晶圆和第二晶圆键合后的剖视图；
图4b为根据本申请所提供的IGBT器件的形成方法中步骤S8处理后的第一晶圆和第二晶圆的剖视图；
图4c为根据本申请所提供的IGBT器件的形成方法中步骤S10处理后的第一晶圆和第二晶圆的剖视图；
图4d为根据本申请所提供的IGBT器件的形成方法中步骤S11处理后的第一晶圆和第二晶圆的剖视图。
图中：
100、第一晶圆；110、MOSFET；111、金属层；120、介电层；130、背面金属；200、第二晶圆；210、硬掩模层；220、光刻胶；300、沟槽。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另作定义，本申请所涉及的技术术语或者科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含；例如包含了一系列步骤或模块（单元）的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或单元，或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本申请所涉及的术语“第一”、“第二”等仅仅是区别类似的对象，不代表针对对象的特定排序。
针对现有IGBT器件制造过程中在IGBT减薄工序所出现的问题，本申请实施例的第一方面提供一种IGBT器件的形成方法，如图1所示，包括以下步骤：
S1：提供一第一晶圆；
S2：在第一晶圆的一侧表面制作MOSFET，形成有MOSFET的表面为第一晶圆的正面，背离正面的另一面为第一晶圆的背面；
S3：提供一第二晶圆；
S4：在第二晶圆的一侧表面形成硬掩模层，形成有硬掩模层的一侧为第二晶圆的第一侧，背离第一侧的另一侧为第二晶圆的第二侧；
S5：对硬掩模层进行图形化以形成图形化的硬掩模层；
S6：移除第二晶圆位于第二侧的至少一部分；
S7：将第一晶圆的正面和第二晶圆的第二侧进行键合连接，以使第二晶圆覆盖在第一晶圆正面的MOSFET之上；
S8：移除第一晶圆的背面的至少一部分；
S9：对第一晶圆的背面执行离子注入和退火工艺；
S10、基于图形化的硬掩模层，对第二晶圆的第一侧执行刻蚀工艺以形成打开至MOSFET的沟槽；
S11、对第一晶圆执行背面金属化工艺。
本申请实施例所提供的IGBT器件的形成方法，通过提供第二晶圆用于与形成有MOSFET的第一晶圆键合连接，为第一晶圆的减薄提供有效支撑，能够在较薄厚度时防止破片等缺陷产生。此外，在两个晶圆键合之间提前对用于提供支撑作用的第二晶圆进行减薄，一方面，将减薄放在键合前完成，可以有效避免在键合后进行减薄而出现键合边缘发生解键合等缺陷，简化了键合后的工序；另一方面，减薄后的第二晶圆在后续刻蚀过程中对刻蚀设备要求降低，解决了设备限制的问题；在第二晶圆对第一晶圆的支撑作用结束后，通过刻蚀可顺利地实现贯通第二晶圆的沟槽，通过沟槽直接对外连接进行导电，由于整体IGBT器件可以减薄至更薄，无需再进行解键合，简化了工序，避免了由于晶圆过薄而产生的翘曲等问题，提高了IGBT器件的质量。
以下结合IGBT器件的剖面图对以上所提供的IGBT器件的形成方法中的各步骤进行详细描述。
在本申请实施例所提供的IGBT器件的形成方法中，首先，参见图2a。在S1步骤中提供一第一晶圆100。第一晶圆100用于形成IGBT器件中的晶体管等功能区，第一晶圆100具体可以采用硅块材、掺杂或未掺杂的半导体基底，或绝缘层上硅（silicon-on-insulatorsilicon-on-insulator，SOI）等任何可用于制作芯片基底的半导体材料。
接着，在步骤S2中，参见图2b，在第一晶圆100的一侧表面制作MOSFET110，MOSFET110的全称为金属-氧化物-半导体场效应晶体管（Metal Oxide SemiconductorField Effect Transistor）。可以理解的是，第一晶圆100包括两个相互背离的表面，通常称之为晶圆的正面和背面，晶圆的厚度通常较薄，晶圆的正面和背面的面积较大，半导体元件通常形成于晶圆的正面。在一些实施例中，在第一晶圆100的正面上可形成若干个甚至成百上千个MOSFET110。在MOSFET110中包括金属层111，例如金属栅极等，通过金属层111可以实现对外的导电连接。
为了对第一晶圆100提供支撑作用，参见图3a，在步骤S3中提供一第二晶圆200。在一些实施例，第二晶圆200可以具有与第一晶圆100相同的材质，但在另一些实施例中，第二晶圆200也可以与第二晶圆200的材质不同，具体由设计者进行选择。第二晶圆200具有与第一晶圆100的正面相对应的第一侧以及背离第一侧的第二侧，为了更好地为第一晶圆100提供支撑作用，所选取的第二晶圆200的规格需满足其第一侧的表面具有与第一晶圆100的正面相同或大致相同的面积。此处，可以理解的是，就第二晶圆200而言，在未进行其它处理之前，其第一侧和第二侧是没有本质差异的，本申请仅为了便于描述而进行定义。
在步骤S4中，在第二晶圆200的第一侧形成硬掩模层210，参见图3b，硬掩模层210可用于后续光刻及刻蚀中，将光刻图形转移至硬掩模层210中，然后通过硬掩模层将最终图形转移至晶圆衬底中。在一些实施例中，硬掩模层210的材料为SiN、氧化物、掺氮碳化硅（Nitride Doped Silicon Carbide，NDC）、AlN或Al2O3中的至少一种；硬掩模层210可以通过热生长、化学气相沉积（Chemical Vapor Deposition，CVD）、物理气相沉积（PhysicalVapor Deposition，PVD）、原子层沉积（Atomic Layer Deposition，ALD）、高密度等离子体CVD（High Density Plasma，HDPCVD）、金属有机CVD（Metal Organic CVD，MOCVD）等沉积工艺以及其他合适的工艺来形成，具体取决于设计者选择。
接着，在步骤S5中，对硬掩模层210进行图形化并形成图形化的硬掩模层210，通过图形化硬掩模层210对光刻图形及图形位置进行定义，后续可直接基于硬掩模层的保护作用进行刻蚀。图形化的硬掩模层210的示意图如图3d所示。
在S5步骤对硬掩模层210进行图形化的过程中，具体地，如图3c所示，在硬掩模层210的表面涂布光刻胶220，光刻胶220采用光敏材料制造而成，通过光刻曝光和通过显影处理对光刻胶220进行图形化，基于图形化的光刻胶220对硬掩模层210进行刻蚀形成图形化的硬掩模层210。可以理解的是，在本步骤中隐含地包括未明确指出的进行光刻所必要的或可选的工序，例如，底膜处理、涂胶、前烘、曝光、显影和/或其它光刻工序。
通过图形化硬掩模层210将需要形成沟槽300的位置在键合前进行定义，由于需要将硬掩模层210留在第二晶圆200的第一侧的表面用于后续刻蚀过程，同时考虑到刻蚀深度的限制，在将第二晶圆200与第一晶圆100键合之前，还需要执行步骤S6，移除第二晶圆200位于第二侧的至少一部分，使得第二晶圆200整体厚度降低（参见图3e），避免了在键合后进行减薄而导致硬掩模层210受损或被移除。在步骤S6中可以采用研磨（Grinding）或化学机械研磨（Chemical Mechanical Polishing，CMP）等工艺对第二晶圆200从第二侧进行减薄，以避免损伤第一侧的硬掩模层210。在一些实施例中，移除第二晶圆200位于第二侧的至少一部分至第二晶圆200的整体厚度为50~700μm，此范围内的厚度即可以为后续第一晶圆100提供稳定的支撑作用，又可以避免第二晶圆200太厚影响刻蚀深度。
在一些实施例中，在执行步骤S7将第一晶圆100和第二晶圆200进行键合连接之前，还包括步骤S21：如图2c所示，对第一晶圆100进行处理以在第一晶圆100的正面形成介电层120，在后续第一晶圆100和第二晶圆200键合的过程中，介电层120与第二晶圆200的第二侧的表面进行键合连接。通过在第一晶圆100的表面形成介电层120，介电层120覆盖在第一晶圆100正面的MOSFET110之上，可以与第二晶圆200的表面形成更加稳定的键合连接。在一些实施例中，介电层120的材料为SiN、SiO2或SiCN中的至少一种，介电层120的厚度为1KÅ~10μm。可以理解的是，在一些实施例中，在第二晶圆200的第二侧的表面也可以形成介电层，第二晶圆200表面的介电层可以与第一晶圆100表面的介电层120的材料相同，从而在键合过程中，形成介电层与介电层的键合。
经过以上各步骤，对第一晶圆100和第二晶圆200分别进行键合前的处理工序，可以理解的是，对第一晶圆100进行处理的步骤S1、S2和S21与对第二晶圆200进行处理的步骤S3~S6之间的先后顺序没有特殊要求，对第一晶圆100进行处理和对第二晶圆200进行处理相互之间互不影响，可以先执行步骤S1、S2和S21对第一晶圆100进行处理，也可以先执行步骤S3~S6对第二晶圆200进行处理，还可以同时对第一晶圆100和第二晶圆200进行处理。
随后，执行步骤S7，将第一晶圆100的正面和第二晶圆200的第二侧进行键合连接，以使第二晶圆200覆盖在第一晶圆100正面的MOSFET110之上。键合之后的第一晶圆100和第二晶圆200作为整体的剖视图如图4a所示。在一些实施例中，通过熔融键合（FusionBonding）工艺将第一晶圆100和第二晶圆200键合在一起，键合的温度为150~600℃，该范围的温度可以促进第一晶圆100和第二晶圆200表面原子互相结合形成共价键，达到所需的键合强度。
在完成晶圆的键合后，第一晶圆100的正面被第二晶圆200所覆盖，第一晶圆100的背面仍露出，如图4b所示，执行步骤S8移除第一晶圆100背面的至少一部分，对第一晶圆100进行减薄。具体地，可以采用研磨（Grinding）或化学机械研磨（Chemical MechanicalPolishing，CMP）等工艺对第一晶圆100的背面进行处理，使得第一晶圆100的整体厚度减小至10~500μm。由于第二晶圆200的有效支撑，第一晶圆100可以被减薄至更小的厚度且不会出现破片等缺陷。
由于在键合之前第二晶圆200已经减薄至所需的厚度，因此，在晶圆键合后仅需对第一晶圆100进行减薄即可，更少的减薄工序有利于保持键合位置的连接强度。此外，第一晶圆100和第二晶圆200作为整体的IGBT器件的最终厚度仅通过控制第一晶圆100的厚度即可，减少了制程的关键参数，更容易进行工艺标准化控制。
在步骤S9中，对达到最终厚度要求的第一晶圆100的背面执行离子注入和退火工艺，以在第一晶圆100的背面形成集电极区和场终止区。具体地，向第一晶圆100的背面注入N型离子，例如，磷、砷、锑、硫或硒等，离子注入的能量使其可顺利穿过第一晶圆100的背面至所需深度区域并在一定温度下进行退火，使得离子充分扩散。调节温度和时间，使得N型杂质扩散到所需厚度形成FS区（图中未示出），例如，退火温度为1100~1200℃，时间为2~25小时等。随后，向第一晶圆100的背面注入P型离子，例如硼、氟化硼（BF2）或铟（In）等，从而在第一晶圆100的背面形成集电极区（图中未示出）。IGBT晶圆的集电极区和场终止区的具体形成工艺可参考现有技术，本申请不做赘述。
经过步骤S10，基于图形化的硬掩模层210对第二晶圆200的第一侧执行刻蚀工艺，从而形成打开至MOSFET110的沟槽300，形成有沟槽300的剖视图如图4c所示。可以理解的是，步骤S10在步骤S9之前或之后执行均可，具体取决于工艺之间的衔接。在形成沟槽300的过程中，具体可以采用干法刻蚀或湿法刻蚀，在湿法刻蚀中所选取的溶液可以为KOH或NH4OH等。在一些实施例中，控制刻蚀深度为50~700μm左右，具体以沟槽300打开MOSFET110中的金属层111为目的。在后续的连接过程中可借助向沟槽300中填充金属导电材料实现对外的导电连接，从而第二晶圆200可以直接保留在IGBT器件中而无需进行解键合，简化了生产工序，避免解键合对IGBT器件造成不良影响。
最后，执行步骤S11对第一晶圆100的背面进行金属化，从而在第一晶圆100的背面形成背面金属130，如图4d所示。背面金属130可以通过淀积或其它工艺形成，具体材料可以为例如Al、Ti、Ni或Ag等。
本申请实施例的第二方面提供一种根据上述第一方面任一项所述的IGBT器件的形成方法所形成的IGBT器件。如图4d所示，该IGBT器件包括：
第一晶圆100，其正面形成有MOSFET110；
第二晶圆200，其包括第一侧和第二侧，第二侧与第一晶圆100的正面键合连接；
沟槽300，其由第二晶圆200的所述第一侧打开至MOSFET110；
背面金属130，其形成在第一晶圆100的背面；
其中，该IGBT器件的厚度为50~1200μm。
本申请第二方面所提供的IGBT器件，整体厚度可以覆盖至50~1200μm的范围内，在该范围内即使厚度处于100μm以下的小厚度时，也不会出现由于减薄而导致的破片等缺陷，降低了破片率且晶圆不易发生翘曲，IGBT器件具有较好的电性良率。此外，由于厚度可以做到更薄，器件整体的散热性更好。
最后应当说明的是：本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (10)

1.一种IGBT器件的形成方法，其特征在于，包括以下步骤：
提供一第一晶圆；
在所述第一晶圆的一侧表面制作MOSFET，形成有MOSFET的表面为所述第一晶圆的正面，背离所述正面的另一面为所述第一晶圆的背面；
提供一第二晶圆；
在所述第二晶圆的一侧表面形成硬掩模层，形成有所述硬掩模层的一侧为所述第二晶圆的第一侧，背离所述第一侧的另一侧为所述第二晶圆的第二侧；
对所述硬掩模层进行图形化以形成图形化的硬掩模层；
移除所述第二晶圆位于所述第二侧的至少一部分；
将所述第一晶圆的正面和所述第二晶圆的所述第二侧进行键合连接，以使所述第二晶圆覆盖在所述第一晶圆正面的所述MOSFET之上；
移除所述第一晶圆的所述背面的至少一部分；
对所述第一晶圆的所述背面执行离子注入和退火工艺；
基于图形化的所述硬掩模层，对所述第二晶圆的所述第一侧执行刻蚀工艺以形成打开至所述MOSFET的沟槽；
对所述第一晶圆执行背面金属化工艺。
2.根据权利要求1所述的IGBT器件的形成方法，其特征在于，在所述第一晶圆的正面形成有介电层，在所述第一晶圆和所述第二晶圆键合的过程中，所述介电层与所述第二晶圆的第二侧的表面键合连接。
3.根据权利要求1所述的IGBT器件的形成方法，其特征在于，在对所述硬掩模层进行图形化的过程中，在所述硬掩模层的表面涂布光刻胶，通过光刻曝光和显影对所述光刻胶进行图形化，基于图形化的光刻胶对所述硬掩模层进行刻蚀形成所述图形化的硬掩模层。
4.根据权利要求3所述的IGBT器件的形成方法，其特征在于，所述第一晶圆和所述第二晶圆通过熔融键合工艺进行连接，键合温度为150~600℃。
5.根据权利要求1所述的IGBT器件的形成方法，其特征在于，移除所述第二晶圆位于所述第二侧的至少一部分至所述第二晶圆的厚度为50~700μm。
6.根据权利要求1所述的IGBT器件的形成方法，其特征在于，在所述第一晶圆和所述第二晶圆键合后，移除所述第一晶圆的所述背面的至少一部分至所述第一晶圆的厚度为10~500μm。
7.根据权利要求1所述的IGBT器件的形成方法，其特征在于，在对所述第二晶圆的所述第一侧执行刻蚀工艺形成所述沟槽的过程中，采用干法刻蚀或湿法刻蚀，刻蚀深度为50~700μm。
8.根据权利要求1所述的IGBT器件的形成方法，其特征在于，所述硬掩模层的材料为SiN、氧化物、掺氮碳化硅、AlN或Al2O3中的至少一种。
9.一种根据权利要求1-8任一项所述的IGBT器件的形成方法所形成的IGBT器件。
10.根据权利要求9所述的IGBT器件，其特征在于，包括：
第一晶圆，其正面形成有MOSFET；
第二晶圆，其包括第一侧和第二侧，所述第二侧与所述第一晶圆的所述正面键合连接；
沟槽，其由所述第二晶圆的所述第一侧打开至所述MOSFET；
背面金属，其形成在所述第一晶圆的背面；
其中，所述IGBT器件的厚度为50~1200μm。
CN202311833405.9A 2023-12-28 2023-12-28 Igbt器件的形成方法及igbt器件 Active CN117497407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311833405.9A CN117497407B (zh) 2023-12-28 2023-12-28 Igbt器件的形成方法及igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311833405.9A CN117497407B (zh) 2023-12-28 2023-12-28 Igbt器件的形成方法及igbt器件

Publications (2)

Publication Number Publication Date
CN117497407A CN117497407A (zh) 2024-02-02
CN117497407B true CN117497407B (zh) 2024-04-09

Family

ID=89672966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311833405.9A Active CN117497407B (zh) 2023-12-28 2023-12-28 Igbt器件的形成方法及igbt器件

Country Status (1)

Country Link
CN (1) CN117497407B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123357A (ja) * 2005-10-25 2007-05-17 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
CN101047144A (zh) * 2006-03-31 2007-10-03 硅绝缘体技术有限公司 制造化合物材料的方法和选择晶片的方法
KR20110010326A (ko) * 2009-07-24 2011-02-01 한국전자거래진흥원 에스오아이 웨이퍼 제조방법
CN103985676A (zh) * 2013-02-12 2014-08-13 英飞凌科技股份有限公司 复合晶片及其制造方法
CN111564362A (zh) * 2020-06-12 2020-08-21 武汉新芯集成电路制造有限公司 晶圆边缘处理方法
CN115922109A (zh) * 2023-01-05 2023-04-07 成都功成半导体有限公司 一种晶圆背面激光切割方法及晶圆
CN116387155A (zh) * 2023-04-19 2023-07-04 物元半导体技术(青岛)有限公司 Igbt器件的制作方法及igbt器件
CN117253790A (zh) * 2023-11-17 2023-12-19 物元半导体技术(青岛)有限公司 Igbt器件的制作方法及igbt器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123357A (ja) * 2005-10-25 2007-05-17 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
CN101047144A (zh) * 2006-03-31 2007-10-03 硅绝缘体技术有限公司 制造化合物材料的方法和选择晶片的方法
KR20110010326A (ko) * 2009-07-24 2011-02-01 한국전자거래진흥원 에스오아이 웨이퍼 제조방법
CN103985676A (zh) * 2013-02-12 2014-08-13 英飞凌科技股份有限公司 复合晶片及其制造方法
CN111564362A (zh) * 2020-06-12 2020-08-21 武汉新芯集成电路制造有限公司 晶圆边缘处理方法
CN115922109A (zh) * 2023-01-05 2023-04-07 成都功成半导体有限公司 一种晶圆背面激光切割方法及晶圆
CN116387155A (zh) * 2023-04-19 2023-07-04 物元半导体技术(青岛)有限公司 Igbt器件的制作方法及igbt器件
CN117253790A (zh) * 2023-11-17 2023-12-19 物元半导体技术(青岛)有限公司 Igbt器件的制作方法及igbt器件

Also Published As

Publication number Publication date
CN117497407A (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
CN103748689B (zh) 半导体装置以及半导体装置的制造方法
WO2020047972A1 (zh) 晶圆级封装方法及封装结构
WO2020047973A1 (zh) 晶圆级封装方法及封装结构
CN111540683A (zh) 功率器件的制作方法
CN104681433B (zh) 一种fs‑igbt的制备方法
CN111276542B (zh) 沟槽型mos器件及其制造方法
CN117497407B (zh) Igbt器件的形成方法及igbt器件
CN117650051B (zh) 碳化硅功率器件及其制造方法
JP2915433B2 (ja) 半導体集積回路装置
CN111540681A (zh) 应用于igbt芯片的金属化方法
TW559903B (en) Semiconductor device and method for fabricating the same
CN113948446B (zh) 半导体工艺以及半导体结构
CN215069994U (zh) 半导体材料的键合结构
CN112259599B (zh) 一种硅片键合式igbt器件及其制作方法
CN111952186B (zh) 基于空腔包围结构的场效应晶体管及制备方法
CN114823367A (zh) 一种半导体功率器件的制造方法
CN104425255A (zh) 非穿通型绝缘栅双极晶体管的制造方法
CN114823368A (zh) 一种功率器件的制造方法
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
CN102420201B (zh) 硅通孔结构及其制造方法
CN117293036B (zh) Vdmos制备方法及其器件
CN111584346B (zh) 具有热沉结构的GaN器件及其制备方法
CN116031153B (zh) 一种沟槽mosfet器件的制造方法及其结构
CN112185803A (zh) 一种功率器件衬底背面处理方法及功率器件制备方法
US20060035441A1 (en) Method for processing a thin semiconductor substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant