CN114650079B - 非接触通信的反向调制方法，以及相应的应答器 - Google Patents

Abstract

本公开的实施例涉及非接触通信的反向调制方法，以及相应的应答器。一种非接触式通信方法，包括在调制状态和未调制状态的交替中对在天线的端子处接收的载波信号进行反向调制。调制状态包括以零阻抗对天线端子处的负载进行调制，并且在由第一延迟确定的时刻控制从调制状态到未调制状态的转换。

Description

非接触通信的反向调制方法，以及相应的应答器

相关申请的交叉引用

本申请要求于2020年12月17日提交的法国申请号2013523的权益，该申请通过引用并入本文。

技术领域

实现方式和实施例涉及非接触式通信，尤其是使用载波信号的幅度反向调制的非接触式通信。

背景技术

非接触式通信，例如根据称为“近场通信”的技术(通常为“NFC”)进行的通信，以及根据称为“射频识别”的技术(通常为“RFID”)进行的通信，是允许进行短距离(例如10cm)通信的无线连接技术，电子设备之间，该电子设备之间的短距离的通信例如在非接触式集成电路卡或标签与读卡器之间。

NFC技术是开放的技术平台，在ISO-14443、EMVCo、NFC论坛标准中进行了标准化，但纳入了其他现有的兼容通信标准。RFID技术特别是通过ISO-18092标准进行标准化，并且还结合了其他现有的兼容通信标准。

可以在两个非接触式对等通信设备(特别是与NFC技术兼容的设备)之间实现非接触式通信，例如多功能电话(通常称为“智能电话”)；或者在读卡器设备和应答器设备之间，例如NFC或RFID卡或标签或以卡模式下模拟的多功能电话。

当在读卡器与应答器之间传输信息时，读卡器以天线生成磁场，该磁场通常是13.56MHz的正弦波(称为载波或载波信号)。

为了将信息从读取器传输到应答器，读取器使用载波的幅度调制，并且应答器能够解调接收到的载波以获得由读取器传输的数据。

为了将信息从应答器传输到读卡器，读卡器在不进行调制的情况下生成磁场(载波)。然后，应答器根据要传输的信息调制由读取器生成的场。该调制的频率对应于所述载波的子载波。该子载波的频率取决于所使用的通信协议，并且例如可以等于848kHz。

通过修改连接到应答器天线端子的负载来执行调制。

然后可能有两种操作模式，无源模式或有源模式。

在有源操作模式下，读卡器和有源应答器二者都会生成电磁场。通常，当有源收发器有自己的电源(例如电池)时，使用此工作模式。

具体的，无源应答器没有电源，它使用来自读卡器的载波传输的能量为其集成电路供电。

在无源模式下，应答器对来自读卡器的波进行反向调制以传输信息，并且不集成用于传输信息的实际的发射器，例如在发射过程中能够生成自己的磁场的发射器。

无源应答器通过电感耦合由在读卡器侧可见的反向调制来修改连接到其天线的阻抗，以传输数据帧。

在帧传输期间，当反向调制负载未连接到天线时反向调制被限定在未调制状态下，或者当反向调制负载连接到应答器天线时，反向调制被限定在调制状态下。

由应答器生成的阻抗变化越大(即调制状态和未调制状态之间的负载差异)，从读取器侧看到的阻抗越大，因此读取器更容易解调数据。应答器的主要性能标准之一是负载调制幅度“LMA”。测量LMA的方法是测量在调制状态和未调制状态之间应答器CRD的天线Lc中的电流幅度差。

非接触式应答器设计中遇到的一个困难是在保持相干帧的同时优化LMA，也就是说与读取器的载波信号同步，而不管电磁场的条件(特别是读取器和应答器之间的距离)。

在常规非接触式应答器中，负载调制的设计使得在调制和未调制状态下，应答器天线上的载波信号都可用。这允许在活动中保持从载波的时钟提取，并且在作为唯一的时间参考的提取的信号的时钟周期上对传输进行时钟计时，特别是限定在未调制状态和调制状态之间的转换时刻。

这些常规解决方案的缺点是，由于需要提取时钟信号，原则上禁止天线端子处的阻抗为零或过低。因此，常规的解决方案提供了根据电磁场的有效水平调整调制状态下的阻抗值，这使得反向调制的设计复杂化，并且限制了负载调制幅度LMA。

需要增加非接触式应答器，尤其是无源非接触式应答器的负载调制幅度LMA。

发明内容

根据一个方面，提供了一种非接触式通信方法，该方法包括：在调制状态和未调制状态交替的情况下对在天线端子处接收的载波信号进行反向调制。根据该方面的一般特征，未调制状态包括以天线端子处负载的非零阻抗的调制，调制状态包括以天线端子处负载的零阻抗或几乎零阻抗的调制，并且从调制状态到未调制状态的转换在由第一延迟确定的时刻控制。

“零阻抗或几乎零阻抗”是指考虑到实现它的材料约束，尽可能低的阻抗，例如，认为处于导通状态的晶体管在其传导端子处具有零阻抗或几乎零阻抗。例如，尤其是，“几乎零阻抗”指最多为未调制状态非零阻抗值数个百分分比(例如2％)的阻抗。

换句话说，在调制状态下使用延迟来维持帧传输的精确同步，以提供全零阻抗反向调制。因此，第一延迟用于限定调制状态的时间，这是因为不能从具有零阻抗的调制载波信号中提取时钟信号。

因此，负载调制幅度LMA被最大化(严格地说，LMA的调制状态分量被优化)，这特别允许增加非接触通信的范围。

根据一种实现方式，从未调制状态到调制状态的转换在由从载波信号提取的时钟信号生成的时钟周期上测量的持续时间确定的时刻进行控制，持续时间的测量从由第二延迟确定的时刻开始，由第二延迟确定的时刻在转换到未调制状态的时刻之后。

换句话说，第二延迟允许避免使用在调制状态开始时重新启动时钟提取时提取的时钟信号，从而允许避免在其生成重新启动时提取的时钟信号中的不稳定性。

特别是，这允许随着时间的推移非常精确地限定转换的定时，并且可以适应不同的条件。

根据一种实施方式，第二延迟的测量和第一延迟的测量在与调制控制信号协调的时刻开始，调制控制信号发起控制转换到调制状态，第二延迟大于第一延迟。

例如，调制控制信号位于调制状态控制的原点，并且通常可以由数字控制器生成。第一延迟和第二延迟的测量的开始基于调制控制信号控制，并且例如彼此偏移半个时钟周期以确保系统的鲁棒操作。

在第二延迟和第一延迟之间的差异被有利地设计为刚好足够长，以确保时钟信号提取已经重新开始，并且在时钟周期的测量开始时稳定。

根据一种实施方式，在第二延迟持续期间生成以恒定参考电平阻断提取的时钟信号的屏蔽信号。

根据一种实施方式，通过用第二参考电流加载第二电容元件的时间来获得第二延迟。

根据一种实施方式，在调制状态阻抗为零或几乎为零的情况下在天线端子处的负载调制由在由第一延迟确定的持续时间生成的反向调制信号控制。

根据一种实施方式，通过用第一参考电流加载第一电容元件的时间来获得第一延迟。

根据另一方面，提供了一种非接触式通信应答器，例如标签，包括：旨在接收载波信号的天线，以及配置为在调制状态和未调制状态的交替中对载波信号进行反向调制的调制器。根据该方面的一般特征，调制器包括配置为生成第一延迟的第一延迟电路，并且调制器被配置为在未调制状态下将天线端子处的负载调制为非零阻抗，在调制状态下将天线端子处的负载调制到零阻抗或几乎零阻抗，并且在由第一延迟确定的时刻控制从调制状态到未调制状态的转换。

根据一个实施例，应答器还包括时钟提取电路，其被配置为生成从载波信号提取的时钟信号，并且所述调制器包括第二延迟电路，所述第二延迟电路被配置为生成第二延迟，以及控制电路，所述控制电路被配置为从由第二延迟确定的时刻起从提取的时钟信号测量时钟周期上的持续时间，由第二延迟确定的时刻在转换到未调制状态的时刻之后，并且在由测量的持续时间确定的时刻生成控制从未调制状态到调制状态的转换的调制控制信号。

根据一个实施例，第一延迟电路和第二延迟电路被配置为在与由数字控制器生成的调制控制信号协调的时刻开始第一延迟的测量和第二延迟的测量，该调制控制信号用于发起对转换到调制状态的控制，第二延迟大于第一延迟。

根据一个实施例，第二延迟电路被配置为在第二延迟的持续时间生成适于以恒定参考电平阻断提取的时钟信号的屏蔽信号。

根据一个实施例，第二延迟电路包括第二电容元件和第二电流发生器，该第二电流发生器适于生成第二参考电流，适于在通过第二电容元件加载第二参考电流的时间获得第二延迟。

根据一个实施例，第一延迟电路被配置为生成反向调制信号，该反向调制信号适合于在第一延迟的持续时间，在调制状态下将天线端子处的负载调制为零或几乎零阻抗。

根据一个实施例，第一延迟电路包括第一电容性元件和适于生成第一参考电流的第一电流发生器，第一延迟电路被配置为在用第一参考电流加载第一电容性元件时获得第一延迟。

附图说明

本发明的其他优点和特征将在检查实施例和实施方式的详细描述后变得明显，这些实施例和实施方式并不限制附图，其中：

图1示出了非接触式通信系统；

图2示出了应答器的时序图；

图3显示并入调制器中的第一延迟电路和数字控制器；

图4示出了图2的一些时序图的细节；

图5显示并入调制器中的第二延迟电路；以及

图6显示了图2的一些时序图的细节。

具体实施方式

图1显示了非接触式通信系统SYS，例如与近场通信技术“NFC”或射频识别技术“RFID”兼容。

系统SYS包括读卡器RDR和无源应答器CRD，例如集成电路卡(如银行卡)或标签。

读取器包括天线Lr和磁场发生器，读取器在天线Lr上包含载波信号，通常是处于13.56MHz的正弦波。

无源应答器CRD包括天线Lc，该天线Lc旨在与读取器RDR的天线Lr电感耦合，以及电子电路，例如以集成方式生成的电子电路。天线Lc端子上的应答器CRC的电子电路的总阻抗由负载LD表示。

术语“无源”在非接触式通信领域中的通常含义是指，尤其是NFC或RFID类型，更具体地说，应答器是无源的，即，它所使用以对非接触式通信进行时钟计时的参考时钟信号专门基于读取器提供的载波信号。

在这方面，应答器CRD包括时钟提取电路CLK_EXTR，该电路被配置为生成时钟信号RF_CLK，该时钟信号是从其天线Lc的端子接收到的载波信号中提取的。

应答器CRD包括调制器MMOD，该调制器MMOD被配置为在调制和未调制状态下的交替中对载波信号进行幅度反向调制。调制器MMOD被配置成生成反向调制信号，从而控制调制负载LDMOD与天线Lc的端子的耦合与否。

在未调制状态下，调制负载LDMOD不耦合到天线Lc的端子，天线端子处的阻抗由应答器CRD电路的(非零)阻抗限定，称为总负载LD。在调制状态下，调制负载LDMOD与总负载LD平行地另外耦合到天线Lc的端子，并且天线端子处的阻抗主要由调制负载LDMOD的阻抗限定。

调制负载LDMOD具有零阻抗，并且由耦合到天线Lc端子的开关图表示。然而，调制负载LDMOD可以通过由反向调制信号控制的晶体管或可选地具有零阻抗的电阻或电容电路来执行。

零或几乎零阻抗是指与耦合到天线Lc的应答器CRD电路的总负载LD的阻抗相比可以忽略不计的阻抗，尤其是处于载波信号频率所考虑的阻抗。例如，可以认为零阻抗或几乎零阻抗被限制在未调制状态下天线端子处非零阻抗的数个百分比(例如2％)的最大值，即总负载LD的数个百分比。

天线Lr端子处电子电路的总负载LD包括时钟提取电路CLK_EXTR和调制器MMOD的阻抗，以及典型电路，如限制和整流电路类型的电源管理器(未显示)。

图2至图6说明调制器MMOD的示例性实施例和实现方式。

图2说明了在数据帧传输期间，应答器CRD，特别是调制器MMOD中涉及的主要信号的时序图G1-G6。

图G1显示了来自读卡器RDR的正弦载波信号，其两个分量为AC0、AC1，位于应答器天线Lc的两个端子上。

图G2显示了时钟提取电路CLK_EXTR从载波信号中提取的时钟信号RF_CLK。

图G3显示了屏蔽时钟信号RF_CLK_MSK，以下结合图5和图6进行描述。

图G4显示了在从未调制状态ENMOD到调制状态EMOD的转换控制的原点(重新同步之前)处的调制控制信号mod_dig。

图G5显示了屏蔽信号MSK(实线)的生成，特别是通过第二电容电路(虚线)的负载VC2生成的第二延迟t2，如下文关于图5和图6所述。

图G6显示了通过第一电容电路(虚线)的负载VC1生成的第一延迟t1生成的反向调制信号retromod(实线)，如下文关于图3和图4所述。

数据帧的传输通过交替调制状态EMOD和未调制状态ENMOD的突发进行，例如在曼彻斯特类型编码中。

调制控制信号mod_dig的上升沿将反向调制信号tromod的生成控制为高电平“1”。

高电平“1”反向调制信号控制调制状态EMOD，也就是说，控制天线Lc端子处的负载LDMOD调制为零阻抗。因此，当反向调制信号retromod处于“1”时，载波信号AC0、AC1的幅度减小到基本为零的值，并且时钟提取电路CLK_EXTR不再能够检测载波信号的周期，并且时钟信号RF_CLK保持在恒定电平。

当第一电容电路MF1、C1(图3)的负载VC1切换CMOS反相器电路(图3)时，即超过高电平的一半时，由第一延迟t1确定反向调制信号的生成持续时间。

切换CMOS反相器电路可以将反向调制信号retromod的下降沿控制为低电平“0”，从而导致从调制状态EMOD转换为未调制状态ENMOD。

在未调制状态ENMOD下，天线Lc端子处的负载LDMOD不再调制为零阻抗，载波信号AC0、AC1具有其初始幅度，并且恢复时钟信号RF_CLK的提取。

参考图3。

图3显示了第一延迟电路MF1和数字控制器DIG_CNT生成调制控制信号mod_dig，并且第一延迟电路MF1和数字控制器DIG_CNT被并入调制器MMOD中。

在此示例中，第一延迟电路MF1具有“单触发器”或“单稳态锁存器”类型的架构，包括CMOS输入反相器组件P1-N1，其输出到达CMOS输出反相器组件P2-N2的输入，由高参考电压Vdd和低参考电压gnd供电。

从调制控制信号mod_dig导出的第一同步控制信号MF1_in通过反相器INV_in提供给CMOS输入反相器组件P1-N1的输入。

电容元件C1耦合在第一CMOS反相器组件P1-N1的输出和低参考电压gnd处的端子之间。

电流源Igen1通过电流镜组件P3-P4在CMOS输入反相器组件P1-N1的P型晶体管P1的传导端子中施加第一电流I1，例如最大电流。

因此，当控制信号MF1_in处于低电平时，电容元件C1在导通状态下被晶体管N1短路，并且延迟电路MF1在其输出MF1_out上直接发送高参考电平Vdd。当控制信号MF1_in处于高电平时，电容元件C1经由处于导通状态的晶体管P1由电流I1加载，电压VC1(图2，G6)在CMOS输出反相器组件P2-N2的输入处具有上升斜率的形状，并且延迟电路MF1在其输出MF1_out上传输低参考电平gnd，具有电压VC1达到晶体管N2的阈值电压所采取的持续时间t1的延迟。

控制信号MF1_in和第一延迟电路MF1的输出MF1_out之间的与门允许在由延迟t1限定的切换时刻在调制信号retromod上生成清晰的下降沿。

因此，调制状态的持续时间在接收到调制控制信号mod_dig后由第一延迟t1确定的时刻被精确限定。

事实上，第一同步控制信号MF1_in源自调制控制信号mod_dig，并且在简单的示例性实施例中，调制控制信号mod_dig可以直接控制延迟电路MF1的反相器INV_in上的输入。

然而，在该示例性实施例中，第一同步控制信号MF1_in是从调制控制信号mod_dig导出的，此外，通过相应的触发器D，其在屏蔽时钟信号RF_CLK_MSK的下降沿和提取时钟信号RF_CLK的上升沿上的转换是同步的。

在屏蔽时钟信号RF_CLK_MSK的下降沿上同步调制控制信号mod_dig所生成的信号称为第二控制信号(逆锁存器)，并且用于控制下文结合图5和图6所述的第二延迟电路(MF2)。

因此，从调制控制信号mod_dig协调第一控制信号MF1_in和第二控制信号retro_锁存器，以便彼此移位。这允许确保非接触式通信的稳健运行，从而避免时钟周期去同步类型的信号生成中的杂散效应。

图4显示了图2的图G1、G2和G6的细节，图G41显示了同步控制信号MF1_in。

因此，在图4中可以看出，同步控制信号MF1_in的上升沿与时钟信号RF_CLK的上升沿同步，并且通过第一延迟电路MF1的输出处的与门的作用，直接在信号retromod中生成上升沿(从而接收值MF1_in＝“1”和MF1_out＝“1”)。

在持续时间t1之后，当电容元件C1的端子处的电压斜率VC1切换晶体管P2时，与门在信号retromod中生成下降沿(MF1_in＝“1”和MF1_out＝“0”)。

控制信号MF1_in的下降沿发生在反向调制信号retromod的下降沿之后，并且直接将第一延迟电路MF1_out的输出切换到“1”，并且与门的输出保持在0(MF1_in＝“0”和MF1_out＝“1”)。

反向调制信号retromod的下降沿标志着调制状态EMOD的结束，以及从调制状态转换到未调制状态ENMOD的时刻。

总之，调制器MMOD包括第一延迟电路MF1，其被配置为生成第一延迟t1和反向调制信号retromod。反向调制信号retromod一方面控制在调制状态下零阻抗下天线Lc的端子处的负载LDMOD的调制，另一方面控制在由第一延迟t1确定的时刻从调制状态EMOD到未调制状态ENMOD的转换。

在未调制状态ENMOD开始时，应答器天线Lc端子处的载波信号AC0、AC1可能具有不稳定相位，其中需要稳定时间STB以恢复足够幅度的水平，以保证信号RF_时钟的正确提取，具体取决于总负载RD的性质以及读取器RDR和应答器CRD之间的距离。

在稳定时间期间，时钟信号RF_CLK的提取可能会受到干扰，这会在基于提取的时钟信号RF_CLK的定时中引入错误的风险。

在这方面参考图5和图6。

图5显示了集成在调制器MMOD中的第二延迟电路MF2，其被配置为在稳定时间STB期间生成屏蔽时钟信号RF_CLK的屏蔽信号MSK。

与第一延迟电路MF1一样，第二延迟电路MF2具有“单触发器”或“单稳态锁存器”类型的架构。第一延迟电路MF1和第二延迟电路MF2之间的公共元件具有相同的附图标记，并且将不再全部详述。

然而，应注意，在第二延迟电路MF2中，电流发生器Igen2生成不同于电流I1的电流I2，和/或第二电容元件C2具有不同于第一电容元件C1的电容值。

第二延迟电路MF2的输入位于反相器INV_in的输入，并且第二延迟电路MF2的输出信号MF2_out由连接到CMOS输出反相器组件P2-N2的反相器INV_out提供。

在反相器INV_in的输入提供的控制第二延迟电路MF2的信号来自或非门锁存器RS的输出RS_out。

锁存器RS的初始化输入(“置位”)接收脉冲发生器PLSGEN在调制控制信号mod_dig的上升沿上生成的脉冲retro_latch_pulse，或者有利地，在关于2到6描述的示例性实施例的框架中，在第二同步控制信号的上升沿上。

锁存器RS的复位输入从第二延迟电路MF2接收输出信号MF2_out。

此外，锁存器RS的输出RS_out通过反相器INV_MSK提供屏蔽信号MSK。屏蔽信号控制跟随器放大器GT_CLK，以便如果屏蔽信号为“1”(因此，如果RS_out上的信号为“0”)，则跟随器放大器在其输出RF_CLK_MSK上重新传输提取的时钟信号RF_CLK，并如果屏蔽信号为“0”(因此，如果RS_out上的信号为“1”)则在其输出RF_CLK_MSK上重新传输且处于低电平“0”的恒定信号。

换句话说，屏蔽信号MSK适于以恒定参考电平阻断提取的时钟信号RF_CLK_MSK。

参考图6。

图6显示了图2中图G2和G3的细节，图G41显示了第二同步控制信号retro_latch，图G42显示了脉冲retro_latch_pulse，图G51显示了第二延迟电路MF2的输出MF2_out(实线)和第二电容元件C2端子处的电压(虚线)，图G52显示了锁存器RS输出RS_out处的信号。

因此，参考图5和图6，当调制控制信号(retro_latch)处于高电平“1”时，脉冲retro_latch_pulse将输出RS_out初始化为“1”。使用脉冲retro_latch_pulse而不是信号retro_latch可以避免锁存器RS的初始化和复位输入发生冲突。

一方面，屏蔽信号MSK处于“0”，屏蔽时钟信号RF_CLK_MSK被阻塞在“0”，而与提取的时钟信号RF_CLK的行为无关。

另一方面，“1”处的输出RS_out根据电压斜率VC2控制第二电容元件C2的加载机制。电压斜率VC2达到高电平“1”的一半所需的持续时间t2被配置为大于第一延迟t1的持续时间。

经过第二延迟t2后，第二延迟电路的输出MF2_out切换到“1”，并且将锁存器RS的输出RS_out复位为“0”。

一方面，延迟电路MF2的输出MF2_out立即切换到“0”。

另一方面，屏蔽信号MSK返回到“1”，并且跟随器放大器GT_CLK在其输出RF_CLK_MSK上重新传输时钟信号RF_CLK。

第一延迟t1确定转换到未调制状态并且恢复提取时钟信号的蚀刻，并且第二延迟t2确定时钟信号RF_CLK_MSK屏蔽的结束，第一延迟t1和第二延迟t2之间的差异被选择以在稳定时间STB期间屏蔽提取的时钟信号RF_CLK。

因此，在第二次延迟t2之后，可以使用屏蔽时钟信号RF_CLK_MSK对控制电路DIG_CNT(图4)的操作进行时钟计时，而不会生成风险。

具体而言，控制电路DIG_CNT被配置为在通过测量屏蔽时钟信号RF_CLK_MSK的时钟周期上的持续时间限定的时刻生成调制控制信号mod_dig，该调制控制信号控制从未调制状态到调制状态的转换。

知道延迟t1和t2的持续时间，时钟周期数的计数适于计数差t2-t1之后剩余的数量。

总之，调制器MMOD有利地包括第二延迟电路MF2，该第二延迟电路MF2被配置为从调制控制信号mod_dig在控制转换到调制状态的原点处生成第二延迟t2，该第二延迟t2从与第一延迟t1的测量开始相协调的时刻开始。控制电路DIG_CNT被配置为在第二延迟t2之后测量从提取的时钟信号RF_CLK导出的屏蔽时钟信号RF_CLK_MSK的时钟周期上的未调制状态的剩余时间。因此，控制电路DIG_CNT可以通过调制控制信号mod_DIG以与载波信号AC0、AC1相干并且精确同步的方式发起从未调制状态到调制状态的转换的下一控制，尽管该信号在调制状态中丢失。

此外，鉴于第一延迟t1和第二延迟t2由恒定电流I1、I2的强度以及第一电容元件C1和第二电容元件C2的电容值限定，实施例和实施方案可以根据实际提取的时钟信号提供延迟t1、t2的校准。

例如，这种校准可以在数据传输之前进行，例如在启动应答器CRD时，或在通常的非接触式通信标准在应答器数据传输之前提供的“emd”(用于“电磁干扰”)时间内进行，在此期间，应答器必须具有恒定阻抗。

调整第一电流I1和第二电流I2的强度，以及调整第一电容元件C1和第二电容元件C2的电容值，可以方便且精确地校准第一延迟t1和第二延迟t2的持续时间。

因此，上述实施例和实现允许在调制状态TX中使用零阻抗来提高应答器的性能，从而增加通信距离。通过使用延迟来补偿时钟在调制状态下不可用这一事实的机制，这种改进是可能的。这确保了帧TX与载波RF的时钟频率的一致性。

Claims (20)

1.一种非接触式通信方法，包括：

在天线的端子处接收载波信号；以及

在调制状态和未调制状态的交替中对所述载波信号进行反向调制，所述反向调制包括：

在所述未调制状态下，将在所述天线的端子处的负载调制为非零阻抗；

在所述调制状态下，将在所述天线的端子处的负载调制为零阻抗或比所述非零阻抗的2％低的阻抗调制；以及

在由第一延迟确定的第一时刻控制从所述调制状态到所述未调制状态的转换。

2.根据权利要求1所述的方法，还包括：在第二时刻控制从所述未调制状态到所述调制状态的转换，所述第二时刻由从所述载波信号提取的时钟信号产生的时钟周期上测量的持续时间确定，从由第二延迟确定的第三时刻开始所述持续时间的测量，由所述第二延迟确定的所述第三时刻在到所述未调制状态的转换的所述第一时刻之后。

3.根据权利要求2所述的方法，还包括将在相应的时刻开始的所述第二延迟的测量以及所述第一延迟的测量与发起控制到所述调制状态的转换的调制控制信号进行协调，所述第二延迟大于所述第一延迟。

4.根据权利要求2所述的方法，还包括生成屏蔽信号，所述屏蔽信号针对所述第二延迟的持续时间以恒定参考电平阻断所提取的时钟信号。

5.根据权利要求2所述的方法，还包括通过用第二参考电流加载第二电容元件的时间来获得所述第二延迟。

6.根据权利要求1所述的方法，还包括通过针对由所述第一延迟确定的持续时间生成的反向调制信号，而以所述调制状态的零阻抗或比所述非零阻抗的2％低的阻抗控制所述天线的端子处的所述负载的调制。

7.根据权利要求1所述的方法，还包括通过用第一参考电流加载第一电容元件的时间来获得所述第一延迟。

8.一种非接触式通信应答器，包括：

天线，包括端子，并且所述天线被配置为接收载波信号；以及

调制器，包括被配置为生成第一延迟的第一延迟电路，所述调制器被配置为在调制状态和未调制状态的交替中对所述载波信号进行反向调制，所述反向调制包括将所述调制器配置为：

在所述未调制状态下，将在所述天线的端子处的负载调制为非零阻抗；

在所述调制状态下，将在所述天线的端子处的负载调制为零阻抗或比所述非零阻抗的2％低的阻抗；以及

在由所述第一延迟确定的第一时刻控制从所述调制状态到所述未调制状态的转换。

9.根据权利要求8所述的应答器，还包括时钟提取电路，所述时钟提取电路被配置为生成从所述载波信号提取的时钟信号，其中所述调制器还包括：

第二延迟电路，其被配置成生成第二延迟；以及

控制电路，被配置为：

从由所述第二延迟确定的第三时刻开始测量所提取时钟信号的时钟周期的持续时间，由所述第二延迟确定的所述第三时刻在到所述未调制状态的转换的所述第一时刻之后；以及

在由所测量的持续时间确定的第二时刻生成调制控制信号，所述调制控制信号控制从所述未调制状态到所述调制状态的转换。

10.根据权利要求9所述的应答器，其中所述第一延迟电路和所述第二延迟电路被配置为分别在与由所述控制电路生成的用于控制向所述调制状态的转换的调制控制信号协调的相应时刻开始所述第一延迟的测量以及所述第二延迟的测量，其中所述第二延迟大于所述第一延迟。

11.根据权利要求9所述的应答器，其中所述第二延迟电路被配置为在所述第二延迟的持续时间生成屏蔽信号，以便以恒定参考电平阻断所提取的时钟信号。

12.根据权利要求9所述的应答器，其中所述第二延迟电路包括：

第二电容元件；以及

第二电流发生器，被配置为生成第二参考电流；

其中，所述第二延迟电路被配置成由用所述第二参考电流加载所述第二电容元件的时间来获得所述第二延迟。

13.根据权利要求8所述的应答器，其中所述第一延迟电路被配置为生成反向调制信号，以针对所述第一延迟的持续时间将所述天线的端子处的所述负载的调制在所述调制状态下控制为零阻抗或比所述非零阻抗的2％低的阻抗。

14.根据权利要求8所述的应答器，其中所述第一延迟电路包括：

第一电容元件；以及

第一电流发生器，其被配置成生成第一参考电流；

其中，所述第一延迟电路被配置成由用所述第一参考电流加载所述第一电容元件的时间来获得所述第一延迟。

15.一种非接触式通信应答器，包括：

天线，包括端子，并且所述天线被配置为接收载波信号；

时钟提取电路，被配置为生成从所述载波信号提取的时钟信号；以及

调制器，被配置为在调制状态和未调制状态的交替中对所述载波信号进行反向调制，所述调制器包括：

第一延迟电路，被配置为生成第一延迟，

第二延迟电路，被配置为生成第二延迟；以及

控制电路，被配置为：

在所述未调制状态下，将在所述天线的端子处的负载调制为非零阻抗；

在所述调制状态下，将在所述天线的端子处的负载调制为零阻抗或比所述非零阻抗的2％低的阻抗；

在由所述第一延迟确定的第一时刻控制从所述调制状态到所述未调制状态的转换；

从由所述第二延迟确定的第三时刻开始测量所提取时钟信号的时钟周期的持续时间，由所述第二延迟确定的所述第三时刻在到所述未调制状态的转换的所述第一时刻之后；以及

在由所测量的持续时间确定的第二时刻生成调制控制信号，所述调制控制信号控制从所述未调制状态到所述调制状态的转换。

16.根据权利要求15所述的应答器，其中所述第一延迟电路被配置为生成反向调制信号，以针对所述第一延迟的持续时间将所述天线的端子处的所述负载的调制在所述调制状态下控制为所述零阻抗或比所述非零阻抗的2％低的阻抗。

17.根据权利要求15所述的应答器，其中所述第一延迟电路和所述第二延迟电路被配置为分别在与由所述控制电路生成的用于控制向所述调制状态的转换的调制控制信号协调的相应时刻开始所述第一延迟的测量以及所述第二延迟的测量，其中所述第二延迟大于所述第一延迟。

18.根据权利要求15所述的应答器，其中所述第二延迟电路被配置为在所述第二延迟的持续时间生成屏蔽信号，以便以恒定参考电平阻断所提取的时钟信号。

19.根据权利要求15所述的应答器，其中所述第二延迟电路包括：

第二电容元件；以及

第二电流发生器，被配置为生成第二参考电流；

其中，所述第二延迟电路被配置成由用所述第二参考电流加载所述第二电容元件的时间来获得所述第二延迟。

20.根据权利要求15所述的应答器，其中所述第一延迟电路包括：

第一电容元件；以及

第一电流发生器，被配置成生成第一参考电流；

其中，所述第一延迟电路被配置成由用所述第一参考电流加载所述第一电容元件的时间来获得所述第一延迟。