[go: up one dir, main page]

CN114550653B - 像素驱动电路以及显示装置 - Google Patents

像素驱动电路以及显示装置 Download PDF

Info

Publication number
CN114550653B
CN114550653B CN202210145166.7A CN202210145166A CN114550653B CN 114550653 B CN114550653 B CN 114550653B CN 202210145166 A CN202210145166 A CN 202210145166A CN 114550653 B CN114550653 B CN 114550653B
Authority
CN
China
Prior art keywords
transistor
reset
control
pole
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210145166.7A
Other languages
English (en)
Other versions
CN114550653A (zh
Inventor
王丽
刘利宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210145166.7A priority Critical patent/CN114550653B/zh
Publication of CN114550653A publication Critical patent/CN114550653A/zh
Application granted granted Critical
Publication of CN114550653B publication Critical patent/CN114550653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供一种像素驱动电路以及显示装置，属于显示技术领域。本公开提供一种像素驱动电路其包括：驱动晶体管、阈值补偿晶体管、数据写入子电路、以及存储子电路。驱动晶体管和/或阈值补偿晶体管为双栅晶体管，驱动晶体管的第二栅极与第一电源电压信号端相连，第一电源电压信号端提供的第一电源电压信号和第一有效信号极性相同，且第一电源电压信号的电压值小于第一有效信号的电压值；阈值补偿晶体管的第二栅极与第二电源电压信号端相连，第二电源电压信号端上的第二电源电压信号和第二扫描信号极性相同，且第二电源电压信号的电压值小于第二扫描信号的电压值。

Description

像素驱动电路以及显示装置
技术领域
本公开属于显示技术领域，具体涉及一种像素驱动电路以及显示装置。
背景技术
在包括有源矩阵有机发光二极管(Active Matrix Organic Light EmittingDiode，AMOLED)的显示面板中，一般采用逐行扫描的方法，通过行扫描线上的信号依次使每行与行扫描线相连的薄膜晶体管(Thin Fi1m Transistor，TFT)导通，并通过薄膜晶体管TFT将数据线上的电压传入与该薄膜晶体管TFT相连的驱动晶体管中，由该驱动晶体管将电压转化为电流并驱动有机电致发光二极管(Organic Light Emitting Diodes，OLED)。在该种显示面板中，驱动晶体管也为薄膜晶体管。
在AMOLED显示面板中，要求驱动管晶体管能够保证输出电流的稳定性，即在栅极电压相同的情况下，像素电路中驱动晶体管输出的驱动电流能够保持时间上的同一性和空间上的均匀性。然而薄膜晶体管TFT在其栅极电压由正电压向负电压变化(正向扫描)及由负电压向正电压变化(反相扫描)的过程中其转移特性是不同的，通常反相扫描得到的转移特性曲线其阈值电压要比正向扫描得到的阈值电压更小，且反相扫描结果中的亚阈值摆幅要小于正向扫描的结果，这种现象即为薄膜晶体管TFT的迟滞效应。薄膜晶体管TFT的迟滞效应常常会造成驱动电流在时间上的非同一性，并因而会使OLED显示图像时带有残影。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种像素驱动电路以及显示装置。
第一方面，本公开提供一种像素驱动电路，其包括：驱动晶体管、阈值补偿晶体管、数据写入子电路、以及存储子电路；所述数据写入子电路，被配置为在第一扫描信号的控制下，将数据电压信号传输至所述驱动晶体管的第一极；所述存储子电路，被配置为对所述数据电压信号进行存储；所述驱动晶体管和/或所述阈值补偿晶体管为双栅晶体管；所述驱动晶体管，被配置为当所述驱动晶体管的第一栅极被写入第一有效信号时，根据其第一极和第一栅极的电压为待驱动的发光器件提供驱动电流；所述阈值补偿晶体管，被配置当所述阈值补偿晶体管的第一栅极被写入第二扫描信号时，对所述驱动子电路的阈值电压进行补偿；当所述驱动晶体管为双栅晶体管时，所述驱动晶体管的第二栅极与第一电源电压信号端相连，所述第一电源电压信号端提供的第一电源电压信号和所述第一有效信号极性相同，且所述第一电源电压信号的电压值小于所述第一有效信号的电压值；当所述阈值补偿晶体管为双栅晶体管时，所述阈值补偿晶体管的第二栅极与第二电源电压信号端相连，所述第二电源电压信号端上的第二电源电压信号和所述第二扫描信号极性相同，且所述第二电源电压信号的电压值小于所述第二扫描信号的电压值。
其中，还包括：第一复位子电路；所述第一复位子电路，被配置为在第一复位控制信号的控制下，通过第一初始化信号对所述驱动晶体管的第一极进行复位。
其中，所述第一复位子电路包括：第一复位晶体管；所述第一复位晶体管的第一极连接第一初始化信号端，所述第一复位晶体管的第二极连接所述驱动晶体管的第一极，所述第一复位晶体管的控制极连接第一复位控制信号端。
其中，还包括：辅助控制子电路；所述辅助控制子电路，被配置为在辅助控制信号的控制下，将阈值补偿晶体管的第一极的电压写入所述驱动晶体管的控制极。
其中，所述辅助控制子电路包括辅助控制晶体管；所述辅助控制晶体管为金属氧化物薄膜晶体管。
其中，所述辅助控制晶体管为双栅晶体管；所述辅助控制晶体管的第一栅极和第二栅极相连，且所述辅助控制晶体管的第一栅极和第二栅极与辅助控制信号端相连；所述辅助控制晶体管的第一极和所述驱动晶体管的所述控制极相连，所述辅助控制晶体管的第二极和所述阈值补偿晶体管的第一极相连。
其中，所述像素驱动电路还包括：第二复位子电路；所述第二复位子电路，被配置为在第二复位控制信号的控制下，将第二初始化信号写入所述驱动晶体管的控制极。
其中，所述第二复位子电路包括第二复位晶体管；所述第二复位晶体管的第一极连接所述阈值补偿晶体管的第一极和辅助控制子电路的第一端，所述第二复位晶体管的第二极连接第二初始化信号端，所述第二复位晶体管的控制极连接第二复位控制信号端。
其中，所述像素驱动电路还包括：第三复位子电路；所述第三复位子电路，被配置为在第三复位控制信号的控制下，将第三初始化信号写入待驱动的发光器件的第一极。
其中，所述第三复位子电路包括第三复位晶体管；所述第三复位晶体管的第一极连接所述待补偿的发光器件的第一极，所述第二复位晶体管的第二极连接第三初始化信号端，所述第三复位晶体管的控制极连接第三复位控制信号端。
其中，所述像素驱动电路还包括：第一发光控制子电路和第二发光控制子电路；所述第一发光控制子电路，被配置为在第一发光控制信号的控制下，将第二电源电压传输至所述驱动晶体管的第一极；所述第二发光控制子电路，被配置为在第二发光控制信号的控制下，将所述驱动晶体管的第二极输出的驱动电流传输至待驱动的发光器件的第一极。
其中，所述第一发光控制子电路包括：第一发光控制晶体管；所述第一发光控制晶体管的第一极和第二电源电压端相连，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极和数据写入晶体管的第一极相连，所述第一发光控制晶体管的控制极和第一发光控制信号端相连；所述第二发光控制子电路包括：第二发光控制晶体管；所述第二发光控制晶体管的第一极与阈值补偿晶体管的第二极和所述驱动晶体管的第二极相连，所述第二发光控制晶体管的第二极和待补偿的所述发光器件的第一极相连，所述第二发光控制晶体管的控制极和所述第二发光控制信号端相连。
其中，所述数据写入子电路包括：数据写入晶体管；所述数据写入晶体管的第一极和所述驱动晶体管的第一极相连，所述数据写入晶体管的第二极和数据电压信号端相连，所述数据写入晶体管的控制极和第一扫描信号端相连。
其中，所述存储子电路包括：第一电容；所述第一电容的第一极板和第三电源电压信号端相连，所述第一电容的第二极板和所述驱动晶体管的第一栅极相连。
其中，像素驱动电路还包括背离所述衬底基板一侧设置的第一导电层；所述第一导电层包括所述驱动晶体管的所述第二栅极和所述阈值补偿晶体管的所述第二栅极；所述驱动晶体管的所述第二栅极和所述阈值补偿晶体管的所述第二栅极为一体成型结构。
其中，还包括背离所述衬底基板一侧依次设置的第一导电层、第一半导体层、第二导电层、第三导电层、第四导电层、第二半导体层以及第五导电层；所述第一导电层包括所述驱动晶体管的所述第二栅极和所述阈值补偿晶体管的所述第二栅极；所述第一半导体层包括所述驱动晶体管、所述阈值补偿晶体管、第一复位晶体管、辅助控制晶体管、数据写入晶体管、第二复位晶体管、第三复位子电路、第一发光控制晶体管、第二发光控制晶体管以及数据写入晶体管的有源层；所述第一半导体层的材料包括低温多晶硅；所述第二导电层包括第一电容的第一极板、所述驱动晶体管、所述阈值补偿晶体管、所述第一复位晶体管、所述数据写入晶体管、所述第二复位晶体管、所述第三复位子电路、所述第一发光控制晶体管、所述第二发光控制晶体管以及所述数据写入晶体管的控制极；所述第三导电层包括所述辅助控制晶体管的第一栅极和所述第二电容的第二极板；所述第四导电层包括所述辅助控制晶体管的第二栅极；所述第二半导体层包括所述辅助控制晶体管的有源层；所述第二半导体层的材料包括金属氧化物材料；所述第五导电层包括所述驱动晶体管、所述阈值补偿晶体管、所述第一复位晶体管、所述数据写入晶体管、所述第二复位晶体管、所述第三复位子电路、辅助控制晶体管、所述第一发光控制晶体管以及所述第二发光控制晶体管的第一极和第二极。
第二方面，本公开提供一种显示装置，其包括上述像素驱动电路。
附图说明
图1为现有的显示装置示意图；
图2为图1所示的显示装置中的像素驱动电路的一种电路图；
图3是本公开实施例的一种像素驱动电路示意图；
图4是包括图3所示的像素驱动电路的显示装置的一种截面图；
图5是图3所示的像素驱动电路的一种电路图；
图6是本公开实施例的像素驱动电路的另一种电路图；
图7为图6所示的像素驱动电路中的版图示意图；
图8是图7所示的像素驱动电路的版图的局部放大图；
图9是本公开实施例的像素驱动电路的一种驱动阶段示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本公开实施例中所采用的晶体管可以为薄膜晶体管TFT或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本公开实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型晶体管和P型晶体管。
同时，在本公开实施例中“有效电平信号”是指输入至晶体管的控制极后能够控制晶体管导通的信号，对于N型晶体管而言，高电平信号为有效电平信号；对于P型晶体管而言，低电平信号为有效电平信号。
图1是一种示例性的显示装置，其包括：衬底基板9以及设置在衬底基板9上分别沿第一方向X和第二方向Y呈阵列排布的像素单元PL，每个像素单元PL至少包括一个像素驱动电路和至少一个发光器件D。像素驱动电路和发光器件D相连，以驱动发光器件D发光。在示例性的显示装置中，以一个像素单元PL包括一个像素驱动电路和一个发光器件D为例进行说明。
图2为图1所示的显示装置中的像素驱动电路的一种电路图，该像素驱动电路可以包括7T1C(即七个晶体管和一个电容)结构，例如包括驱动晶体管T3、数据写入晶体管T4、第一电容Cst、阈值补偿晶体管T2、第一复位晶体管T9、第二复位晶体管T1、第一发光控制晶体管T5以及第二发光控制晶体管T6。参照图2，数据写入晶体管T4的源极的与驱动晶体管T3的源极电连接，数据写入晶体管T4的漏极被配置为与数据电压信号端Data电连接以接收数据电压信号VData，数据写入晶体管T4的栅极被配置为与第一扫描信号端Ga电连接以接收第一扫描信号；第一电容Cst的第一极板与第三电源电压信号端VDD电连接，第一电容Cst的第二极板与驱动晶体管T3的栅极电连接；阈值补偿晶体管T2的源极与驱动晶体管T3的漏极电连接，阈值补偿晶体管T2的漏极与驱动晶体管T3的栅极电连接，阈值补偿晶体管T2的栅极被配置为与第二扫描信号端Ga1电连接以接收第二扫描信号；第二复位晶体管T1的源极被配置为与第二初始化信号端Vinit电连接以接收第二初始化信号，第二复位晶体管T1的漏极与驱动晶体管T3的栅极电连接，第二复位晶体管T1的栅极被配置为与第二复位控制信号端Re1电连接以接收第二复位控制信号；第二复位晶体管T1的漏极被配置为与第三初始化信号端Vinit1电连接以接收第三初始化信号，第二复位晶体管T1的源极与发光器件D的第一电极27电连接，第二复位晶体管T1的栅极被配置为与第三复位控制信号端Re2电连接以接收第三复位控制信号；第一发光控制晶体管T5的源极与第三电源电压信号端VDD电连接，第一发光控制晶体管T5的漏极与驱动晶体管T3的源极电连接，第一发光控制晶体管T5的栅极被配置为与第一发光控制信号端EM电连接以接收第一发光控制信号；第二发光控制晶体管T6的源极与驱动晶体管T3的漏极电连接，第二发光控制晶体管T6的漏极与发光器件D的第一电极27电连接，第二发光控制晶体管T6的栅极被配置为与第二发光控制信号端EM1电连接以接收第二发光控制信号；发光器件D的第二电极29与第四电源电压信号端VSS电连接。
由于图2所示的像素驱动电路中，薄膜晶体管TFT的迟滞效应，导致显示装置存在短期残影。具体的，由于像素驱动电路被写入的数据电压信号VData，根据其待驱动的发光器件D在成像时的灰阶变化而变化。因此，当发光器件D成像时的亮度为第一灰阶时，像素驱动电路被写入第一子数据电压信号VData，像素驱动电路输出的驱动电流为第一子驱动电流Iout1；当发光器件D成像时的亮度由第一灰阶变化为第二灰阶时，再由第二灰阶变化回第一灰阶时，像素驱动电路被写入的数据电压信号VData由第一子数据电压信号VData1变化为第二子数据电压信号VData2，再由第二子数据电压信号VData2变化回第一子数据电压信号VData1。此时由于像素驱动电路中的薄膜晶体管TFT存在迟滞效应，虽然像素驱动电路被写入的数据电压信号VData仍为第一子数据电压信号VData1，但是此时像素驱动电路输出的驱动电流Iout与第一子驱动电流Iout1不同，导致显示装置产生短期残像，影响显示效果。
针对上述问题，本公开提供了一种像素驱动电路以及显示装置。
第一方面，如图3所示，本公开提供了一种像素驱动电路，其包括：驱动晶体管T3、阈值补偿晶体管T2、数据写入子电路8、以及存储子电路1。数据写入子电路8被配置为在第一扫描信号的控制下，将数据电压信号VData传输至驱动晶体管T3的源极。存储子电路1被配置为对数据电压信号VData进行存储。其中，驱动晶体管T3和/或阈值补偿晶体管T2为双栅晶体管，在本公开实施例中以驱动晶体管T3和阈值补偿晶体管T2都为双栅晶体管为例进行说明。驱动晶体管T3被配置为当驱动晶体管T3的第一栅极被写入第一有效信号时，根据其源极和第一栅极的电压为待驱动的发光器件D提供驱动电流。阈值补偿晶体管T2被配置当阈值补偿晶体管T2的第一栅极被写入第二扫描信号时，对驱动晶体管T3的阈值电压进行补偿。驱动晶体管T3的第二栅极与第一电源电压信号端BG相连，第一电源电压信号端BG提供的第一电源电压信号和第一有效信号极性相同，且第一电源电压信号的电压值小于第一有效信号的电压值。阈值补偿晶体管T2的第二栅极与第二电源电压信号端BG1相连，第二电源电压信号端BG1上的第二电源电压信号和第二扫描信号极性相同，且第二电源电压信号的电压值小于第二扫描信号的电压值。
在本公开实施例中，如图3所示，数据写入子电路8的第一端与驱动晶体管T3的源极相连，数据写入子电路8的第二端与数据电压信号端Data相连，数据写入子电路8的控制端与第一扫描信号端Ga相连。在像素驱动电路的数据写入阶段，第一扫描信号端Ga上提供的第一扫描信号为有效电平信号，数据写入子电路8开启将数据电压信号端Data提供的数据电压信号VData经由数据写入子电路8写入驱动晶体管T3的源极，以实现将数据电压信号VData写入像素驱动电路。驱动晶体管T3的源极与数据写入子电路8的第一端相连，驱动晶体管T3的漏极与阈值补偿晶体管T2的漏极相连，驱动晶体管T3的栅极与存储子电路1和阈值补偿晶体管T2的源极相连。同样的，在像素驱动电路的数据写入阶段，驱动晶体管T3的源极被写入数据电压信号VData，第二扫描信号端Ga1上提供的第二扫描信号为有效电平信号，阈值补偿晶体管T2开启且将驱动晶体管T3的栅极和漏极相连，以实现对驱动晶体管T3的阈值电压的补偿。且由于阈值补偿晶体管T2开启，数据电压信号VData经由驱动晶体管T3的源漏极，被写入至驱动晶体管T3的栅极，同时存储子电路1对数据电压信号VData进行存储。通过该种方式，实现在数据写入的同时，对驱动晶体管T3的阈值电压进行补偿。
在本公开实施例中，由于驱动晶体管T3和阈值补偿晶体管T2采用双栅结构，且驱动晶体管T3的第二栅极上的电信号为第一电源电压信号，第一电源电压信号和第一有效信号极性相同，且第一电源电压信号的电压值小于第一有效信号的电压值。因此当驱动晶体管T3的第一栅极被写入第一有效信号，驱动晶体管T3开启时，驱动晶体管T3的第一栅极和第二栅极之间的电场强度变小，因此设置在驱动晶体管T3的第一栅极和驱动晶体管T3的有源层之间的栅极绝缘层10内的电场强度变小。由于薄膜晶体管TFT的迟滞效应主要是栅极绝缘层10内部缺陷以及栅极绝缘层10和有源层相接触的界面上的缺陷捕获离子和释放离子时的差异导致的，因此当栅极绝缘层10内的电压强度变小时，上述缺陷捕获离子和释放离子时的差异被减小，驱动晶体管T3的迟滞效应被大大缓解，显示装置上的短期残像得以消除，改善了显示装置的显示效果。
同样的，在本公开实施例中，由于阈值补偿晶体管T2的第二栅极上的电信号为第二电源电压信号和第二扫描信号极性相同，且第二电源电压信号的电压值小于第二扫描信号的电压值。因此当阈值补偿晶体管T2的第一栅极被写入第二扫描信号，阈值补偿晶体管T2开启时，阈值补偿晶体管T2的第一栅极和第二栅极之间的电场强度变小，因此设置在阈值补偿晶体管T2的第一栅极和驱动晶体管T3的有源层之间的栅极绝缘层10内的电场强度变小。由于薄膜晶体管TFT的迟滞效应主要是栅极绝缘层10内部缺陷以及栅极绝缘层10和有源层相接触的界面上的缺陷捕获离子和释放离子时的差异导致的，因此当栅极绝缘层10内的电压强度变小时，上述缺陷捕获离子和释放离子时的差异被减小，阈值补偿晶体管T2的迟滞效应被大大缓解，显示装置上的短期残像得以消除，改善了显示装置的显示效果。
需要说明的是，在本公开实施例中，第一电源电压信号端BG和第二电源电压信号端BG1可以是同一电源电压信号端，第一电源电压信号和第二电源电压信号可以是同一信号，本公开实施例中仅以第一电源电压信号端BG和第二电源端电压信号端BG1为同一信号端为例进行说明。同时，驱动晶体管T3和阈值补偿晶体管T2可以是N型晶体管或P型晶体管，本公开实施例仅以驱动晶体管T3和阈值补偿晶体管T2都为P型晶体管为例进行说明。
具体参照图4所示，图4是包括图3所示的像素驱动电路的显示装置的一种截面图。显示装置包括衬底基板9，设置在衬底基板9上的像素驱动电路以及发光器件D。其中，衬底基板9可以是柔性衬底基板9，柔性衬底基板9可以包括玻璃载板，以及在玻璃载板上叠层设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一柔性材料层、第二柔性材料层的材料采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料。第一无机材料层、第二无机材料层的材料采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高衬底基板9的抗水氧能力，第一无机材料层、第二无机材料层也称之为阻挡(Barrier)层。半导体层的材料采用非晶硅(a-si)。在一些实施例中，玻璃载板上的叠层结构可以是PI1/Barrier1/a-si/PI2/Barrier2结构。
继续参照图4，像素驱动电路至少包括背离衬底基板9方向依次设置的驱动晶体管T3的第一栅极、有源层、栅极绝缘层10、第二栅极以及源漏电极。其中，驱动晶体管T3的第一栅极、有源层、第一栅极绝缘层10以及第二栅极在衬底基板9上的正投影至少部分重叠；驱动晶体管T3的源极和漏极通过过孔与驱动晶体管T3的有源层相连。当驱动晶体管T3开启时，由于驱动晶体管T3的第一栅极和第二栅极之间的电压极性相同，且第二栅极上的电压小于第一栅极，因此栅极绝缘层10内的电场强度被减小，驱动晶体管T3的迟滞效应得到改善。
继续参照图4，显示装置还包括像素驱动电路待驱动的发光器件D、像素定义层11以及封装层30。其中，发光器件D包括背离衬底基板9方向依次设置的第一电极27、发光层28以及第二电极29，第一电极27通过过孔与像素驱动电路电连接。像素定义层11可以包括暴露出第一电极27的第一像素开口，在第一像素开口处发光层28和第一电极27电连接。封装层30包括背离第二电极29一侧依次设置的第一子封装层301、第二子封装层302以及第三子封装层303。
需要说明的是，在一些实施例中，为简化像素驱动电路的制备工艺以及节约版图空间，驱动晶体管T3的第二栅极和阈值补偿晶体管T2的第二栅极仅与第一电源电压信号端BG和第二电源电压信号端BG1相连，与像素驱动电路中的其它结构无连接关系。
在一些实施例中，如图5所示，图5是图3所示的像素驱动电路的一种电路图。在本公开实施例中，数据写入子电路8包括数据写入晶体管T4。其中，数据写入晶体管T4的源极和驱动晶体管T3的源极相连，数据写入晶体管T4的漏极与数据电压信号端Data相连，数据写入晶体管T4的栅极和第一扫描信号端Ga相连。在像素驱动电路的数据写入阶段，第一扫描信号端Ga所提供的第一扫描信号为有效电平信号，数据写入晶体管T4开启将数据电压信号VData写入像素驱动电路中。需要说明的是，在一些实施例中，第一扫描信号和第二扫描信号可以共用一个信号，即第一扫描信号端Ga和第二扫描信号端Ga1可以共用一个扫描信号端。在本公开实施例中，仅以第一扫描信号和第二扫描信号共用一个信号为例进行说明。
在一些实施例中，继续参照图5，存储子电路1包括第一电容Cst，第一电容Cst的第一极板14和第三电源电压信号端VDD相连，第一电容Cst的第二极板15和驱动晶体管T3的第一栅极相连。在本公开实施例中，像素驱动电路的数据写入阶段，第一电容Cst对数据电压信号VData进行存储。
在一些实施例中，继续参照图5，待驱动的发光器件D可以是微型无机发光二极管，进一步地，可以为电流型发光二极管，如微型发光二极管(Micro Light Emitting Diode，Micro LED)或者迷你发光二极管(Mini Light Emitting Diode，Mini LED)，当然，在本公开实施例中的发光器件D还可以是有机电致发光二极管(Organic Light Emitting Diode，OLED)。发光器件D的第一电极27和第二电极29中的一者为阳极，另一者为阴极。在本公开实施例中，仅以发光器件D为OLED，且发光器件D的第一电极27为阳极，第二电极29为阴极为例进行说明。
在一些实施例中，如图6所示，像素驱动电路还包括：第一复位子电路2。第一复位子电路2被配置为在第一复位控制信号的控制下，通过第一初始化信号对驱动晶体管T3的源极进行复位。第一复位子电路2的第一端和第一初始化信号端Vref相连，第一复位子电路2的第二端和驱动晶体管T3的源极相连，第一复位子电路2的控制端和第一复位控制信号端Re相连。在像素驱动电路的复位阶段，第一复位控制信号端Re所提供的第一复位控制信号为有效电平信号，第一复位子电路2开启将第一初始化信号端Vref提供的第一初始化信号写入驱动晶体管T3的源极。在本公开实施例中，像素驱动电路的复位阶段发生在像素驱动电路的数据写入阶段之前。通过该种方式，在数据电压信号VData写入像素驱动电路之前，对驱动晶体管T3的源极进行复位，以使得在像素驱动电路每进行一次驱动时，驱动晶体管T3的初始状态相同。通过该种方式，消除了驱动晶体管T3的的迟滞效应对像素驱动电路输出信号的影响，改善了显示装置的显示效果。
具体的，继续参照图6，在一些实施例中，第一复位子电路2包括第一复位晶体管T9，其中，第一复位晶体管T9的源极用作第一复位子电路2的第一端，漏极用作第一复位子电路2的第二端，栅极用作第一复位子电路2的控制端。第一复位晶体管T9的源极和第一初始化信号端Vref相连，第一复位晶体管T9的漏极和驱动晶体管T3的源极相连，第一复位晶体管T9的栅极和第一复位控制信号端Re相连。在像素驱动电路的复位阶段，第一复位控制信号端Re所提供的第一复位控制信号为有效电平信号，第一复位晶体管T9开启将第一初始化信号端Vref提供的第一初始化信号写入驱动晶体管T3的源极。
在一些实施例中，像素驱动电路还包括辅助控制子电路3。辅助控制子电路3被配置为在辅助控制信号的控制下，将阈值补偿晶体管T2的源极的电压写入驱动晶体管T3的栅极。辅助控制子电路3的第一端和第一电容Cst的第二极板15以及驱动晶体管T3的栅极相连，辅助控制子电路3的第二端和阈值补偿晶体管T2的源极相连，辅助控制子电路3的第一端和辅助控制信号端Su相连。在像素驱动电路的数据写入阶段，驱动晶体管T3的源极被写入数据电压信号VData，第二扫描信号线上提供的第二扫描信号为有效电平信号，辅助控制信号端Su也为有效电平信号。阈值补偿晶体管T2和辅助控制子电路3开启且将驱动晶体管T3的栅极和漏极相连，以实现对驱动晶体管T3的阈值电压的补偿。在本公开实施例中，由于设置有辅助控制子电路3，防止驱动晶体管T3的栅极漏电，影响显示装置的显示效果。
在一些实施例中，继续参照图6，辅助控制子电路3包括辅助控制晶体管T8。为了进一步提高辅助控制子电路3的防漏电效果，辅助控制晶体管T8可以是双栅晶体管。辅助控制晶体管T8为双栅晶体管时，辅助控制晶体管T8的第一栅极和第二栅极相连，并共同作为防漏电子电路的控制端。辅助控制晶体管T8的源极作为防漏电子电路的第一端辅助控制晶体管T8的漏极作为防漏电子电路的第二端。辅助控制晶体管T8的第一栅极和第二栅极与辅助控制信号端Su相连，辅助控制晶体管T8的源极和驱动晶体管T3的栅极相连，辅助控制晶体管T8的漏极和阈值补偿晶体管T2的源极相连。在像素驱动电路的数据写入阶段，驱动晶体管T3的源极被写入数据电压信号VData，第二扫描信号线上提供的第二扫描信号为有效电平信号，辅助控制信号端Su也为有效电平信号。阈值补偿晶体管T2和辅助控制晶体管T8开启将驱动晶体管T3的栅极和漏极相连，以实现对驱动晶体管T3的阈值电压的补偿。
在一些实施例中，为了进一步提高辅助控制晶体管T8的防漏电效果，辅助控制晶体管T8可以是金属氧化物薄膜晶体管，即辅助控制晶体管T8的有源层材料可以是IGZO(indium gallium zinc oxide，铟镓锌氧化物)。通过该种方式，显示装置可以实现低频驱动，大幅度降低显示装置的功耗。需要说明的是，辅助控制晶体管T8可以是N型晶体管或P型晶体管，本公开实施例仅以辅助控制晶体管T8为N型晶体管为例进行说明。
在一些实施例中，辅助控制晶体管T8的结构具体可以参照图4所示的显示装置的截面图。如图4所示，像素驱动电路还包括辅助控制晶体管T8的第一栅极、有源层、第二栅极和源漏电极，以及设置在辅助控制晶体管T8的第一栅极和辅助控制晶体管T8的有源层之间的第四绝缘层24。其中，辅助控制晶体管T8的第一栅极、有源层、第二栅极以及第四绝缘层24在衬底基板9上的正投影至少部分重叠；辅助控制晶体管T8的源极和漏极通过过孔与辅助控制晶体管T8的有源层相连。
在一些实施例中，像素驱动电路还包括：第二复位子电路4和第三复位子电路5。第二复位子电路4被配置为在第二复位控制信号的控制下，将第二初始化信号写入驱动晶体管T3的第一栅极。第二复位子电路4的第一端和阈值补偿晶体管T2的源极相连，第二复位子电路4的第二端和第二初始化信号端Vinit相连，第二复位子电路4的控制端和第二复位控制信号端Re1相连。在像素驱动电路的复位阶段，第二复位控制信号端Re1所提供的第二复位控制信号为有效电平信号，第二复位子电路4开启将第二初始化信号端Vinit提供的第二初始化信号写入驱动晶体管T3的第一栅极。在本公开实施例中，通过该种方式在像素驱动电路每进行一次数据写入之前，对驱动晶体管T3的第一栅极进行复位，影响待驱动的发光器件D的工作。
具体的，继续参照图6，在一些实施例中，第二复位子电路4包括第二复位晶体管T1。第二复位晶体管T1的源极作为第二复位子电路4的第一端，第二复位晶体管T1的漏极作为第二复位子电路4的第二端，第二复位晶体管T1的栅极作为第二复位子电路4的控制端。第二复位晶体管T1的源极与阈值补偿晶体管T2的源极和辅助控制晶体管T8的漏极相连，第二复位晶体管T1的漏极和第二初始化信号端Vinit相连，第二复位晶体管T1的栅极和第二复位控制信号端Re1相连。在像素驱动电路的复位阶段，第二复位控制信号端Re1所提供的第二复位控制信号为有效电平信号，第二复位子电路4开启将第二初始化信号端Vinit提供的第二初始化信号写入驱动晶体管T3的第一栅极。
在一些实施例中，像素驱动电路还包括：第三复位子电路5。第三复位子电路5被配置为在第三复位控制信号的控制下，将第三初始化信号写入待驱动的发光器件D的阳极。第三复位子电路5的第一端和待驱动的发光器件D的阳极相连，第三复位子电路5的第二端和第三复位控制信号端Re2相连，第三复位子电路5的控制端和第三复位控制信号端Re2相连。在像素驱动电路的复位阶段，第三复位控制信号端Re2所提供的第三复位控制信号为有效电平信号，第三复位子电路5开启将第三初始化信号端Vinit1提供的第三初始化信号写入待驱动的发光器件D的阳极。在本公开实施例中，通过该种方式在像素驱动电路每进行一次数据写入之前，对发光器件D的阳极进行复位，以使得发光器件D在被驱动发光之前，不再处于正向导通状态，即发光器件D内杂质离子定向移动形成的内部电场逐渐消失，从而恢复发光器件D的特性。
具体的，继续参照图6，在一些实施例中，第三复位子电路5包括第三复位晶体管T7。第三复位晶体管T7的源极作为第三复位子电路5的第一端，第三复位晶体管T7的漏极作为第三复位子电路5的第二端，第三复位晶体管T7的栅极作为第三复位子电路5的控制端。第三复位晶体管T7的源极连接所述待补偿的发光器件D的阳极，第三复位晶体管T7的漏极连接第三初始化信号端Vinit1，第三复位晶体管T7的栅极连接第三复位控制信号端Re2。在像素驱动电路的复位阶段，第三复位控制信号端Re2所提供的第三复位控制信号为有效电平信号，第三复位子电路5开启将第三初始化信号端Vinit1提供的第三初始化信号写入待驱动的发光器件D的阳极。
在一些实施例中，像素驱动电路还包括：第一发光控制子电路6和第二发光控制子电路7。第一发光控制子电路6被配置为在第一发光控制信号的控制下，将第二电源电压传输至驱动晶体管T3的源极。第二发光控制子电路7被配置为在第二发光控制信号的控制下，将驱动晶体管T3的漏极输出的驱动电流传输至待驱动的发光器件D的阳极。在本公开实施例中，第一发光控制子电路6和第二发光控制子电路7用于在像素驱动电路的发光驱动阶段，控制驱动晶体管T3输出的驱动电流输出至待驱动的发光器件D，以驱动发光器件D发光。
具体的，继续参照图6，第一发光控制子电路6包括：第一发光控制晶体管T5。第一发光控制晶体管T5的源极和第二电源电压信号端BG1相连，第一发光控制晶体管T5的漏极和数据写入子电路8的源极以及驱动晶体管T3的源极相连，第一发光控制晶体管T5的栅极和第一发光控制信号端EM相连。第二发光控制子电路7包括：第二发光控制晶体管T6，第二发光控制晶体管T6的源极与驱动晶体管T3的漏极和阈值补偿晶体管T2的漏极相连，第二发光控制晶体管T6的漏极和待驱动的发光器件D的阳极相连，第第二发光控制晶体管T6的栅极和第二发光控制信号端EM1相连。在像素驱动电路的发光驱动阶段，第一发光控制信号端EM提供的第一发光控制信号为有效电平信号，第一发光控制晶体管T5开启，将第一电源电压端的第一电源电压写入驱动晶体管T3的源极；第二发光控制信号端EM1提供的第二发光控制信号为有效电平信号，第二发光控制晶体管T6开启将驱动晶体管T3输出的驱动电流输出至待驱动的发光器件D，以驱动发光器件D发光。
需要说明的是，在一些实施例中，第一发光控制信号和第二发光控制信号可以共用一个信号，即第一发光控制信号线EM和第二发光控制信号线EM(1)可以共用同一条信号线，第一发光控制信号端EM和第二发光控制信号端EM1共用一个控制信号端。本公开实施例仅以第一控制信号和第二控制信号共用一个信号为例进行说明。同时，在本公开实施例中，第一发光控制晶体管T5、第二发光控制晶体管T6、数据写入晶体管T4、第一复位晶体管T9、第二复位晶体管T1以及第三复位晶体管T7可以是N型晶体管或P型晶体管，本公开实施例仅以上述晶体管为P型晶体管为例进行说明。
为了更具体的体现本公开实施例的像素驱动电路的具体结构，以下以每个像素驱动电路包括：驱动晶体管T3、数据写入子电路8、阈值补偿晶体管T2、存储子电路1、第一复位子电路2、第二复位子电路4、第三复位子电路5、辅助控制子电路3、第一发光控制子电路6以及第二发光控制子电路7为例进行说明。
驱动晶体管T3的源极与发光控制晶体管的漏极和数据写入晶体管T4的源极相连，驱动晶体管T3的漏极和发光控制晶体管的源极和阈值补偿晶体管T2的漏极相连。驱动晶体管T3的第一栅极与第一电容Cst的第二极板15和辅助控制晶体管T8的源极相连，驱动晶体管T3的第二栅极和第一电源电压信号端BG相连。阈值补偿晶体管T2的源极与辅助控制晶体管T8的漏极和第二复位晶体管T1的源极相连，阈值补偿晶体管T2的漏极与驱动晶体管T3的漏极和第一发光控制晶体管T5的源极相连，阈值补偿晶体管T2的第一栅极和第一扫描信号端Ga相连，阈值补偿晶体管T2的第二栅极和第一电源电压信号端BG相连。数据写入子电路8包括数据写入晶体管T4，数据写入晶体管T4的源极与驱动晶体管T3的源极和第一发光控制晶体管T5的漏极相连，数据写入晶体管T4的漏极与数据电压信号端Data相连，数据写入晶体管T4的栅极和第一扫描信号端Ga相连。存储子电路1包括第一电容Cst，第一电容Cst的第一极板14和第三电源电压信号端VDD相连，第一电容Cst的第二极板15与驱动晶体管T3的第一栅极和辅助控制晶体管T8的源极相连。第一复位子电路2包括第一复位晶体管T9，第一复位晶体管T9的源极和第一初始化信号端Vref相连，第一复位晶体管T9的漏极与驱动晶体管T3的源极、第一发光控制晶体管T5的漏极和数据写入晶体管T4的源极相连，第一复位晶体管T9的栅极和第一复位控制信号端Re相连。辅助控制子电路3包括辅助控制晶体管T8，辅助控制晶体管T8的第一栅极和第二栅极与辅助控制信号端Su相连，辅助控制晶体管T8的源极与驱动晶体管T3的第一栅极和第一电容Cst的第二极板15相连，辅助控制晶体管T8的漏极与阈值补偿晶体管T2的源极和第二复位晶体管T1的源极相连。第二复位子电路4包括第二复位晶体管T1，第二复位晶体管T1的源极与阈值补偿晶体管T2的源极和辅助控制晶体管T8的漏极相连，第二复位晶体管T1的漏极和第二初始化信号端Vinit相连，第二复位晶体管T1的栅极和第二复位控制信号端Re1相连。第三复位子电路5包括第三复位晶体管T7，第三复位晶体管T7的源极连接所述待补偿的发光器件D的阳极相连，第三复位晶体管T7的漏极连接第三初始化信号端Vinit1，第三复位晶体管T7的栅极连接第三复位控制信号端Re2。第一发光控制子电路6包括：第一发光控制晶体管T5，第一发光控制晶体管T5的源极和第二电源电压信号端BG1相连，第一发光控制晶体管T5的漏极与数据写入晶体管T4的源极和驱动晶体管T3的源极相连，第一发光控制晶体管T5的栅极和第一发光控制信号端EM相连。第二发光控制子电路7包括：第二发光控制晶体管T6，第二发光控制晶体管T6的源极与驱动晶体管T3的漏极和阈值补偿晶体管T2的漏极相连，第二发光控制晶体管T6的漏极和待驱动的发光器件D的阳极相连，第第二发光控制晶体管T6的栅极和第二发光控制信号端EM1相连。
在一些实施例中，如图7所示，图7为图6所示的像素驱动电路中的版图示意图。具体参照图4和图7，衬底基板9上设置有像素电路层，像素电路层包括多个图3所示的像素驱动电路，其可以包括沿背离衬底基板9方向依次设置的第一导电层16、第一半导体层17、第二导电层18、第三导电层19、第四导电层20、第二半导体层21以及第五导电层22。第一导电层16包括驱动晶体管T3的第二栅极和阈值补偿晶体管T2的第二栅极。第一半导体层17包括驱动晶体管T3、阈值补偿晶体管T2、第一复位晶体管T9、辅助控制晶体管T8、数据写入晶体管T4、第二复位晶体管T1、第三复位子电路5、第一发光控制晶体管T5、第二发光控制晶体管T6以及数据写入晶体管T4的有源层。第一半导体层17的材料包括低温多晶硅。第二导电层18包括第一电容Cst的第一极板14、驱动晶体管T3、阈值补偿晶体管T2、第一复位晶体管T9、数据写入晶体管T4、第二复位晶体管T1、第三复位子电路5、第一发光控制晶体管T5、第二发光控制晶体管T6以及数据写入晶体管T4的控制极。第三导电层19包括辅助控制晶体管T8的第一栅极和第二电容的第二极板15。第四导电层20包括辅助控制晶体管T8的第二栅极。第二半导体层21包括辅助控制晶体管T8的有源层，第二半导体层21的材料包括金属氧化物材料。第五导电层22包括驱动晶体管T3、阈值补偿晶体管T2、第一复位晶体管T9、数据写入晶体管T4、第二复位晶体管T1、第三复位子电路5、辅助控制晶体管T8、第一发光控制晶体管T5以及第二发光控制晶体管T6的第一极和第二极。
在一些实施例中，如图4所示，像素驱动电路还包括第一绝缘层12、第二绝缘层13、第三绝缘层23、第四绝缘层24以及第五绝缘层25。第一绝缘层12设置在第一导电层16和第一半导体层17之间；第二绝缘层13设置在第二导电层18和第三导电层19之间；第三绝缘层23设置在第三导电层19和第四导电层20之间；第四绝缘层24设置在第四导电层20和第二半导体层21之间；第五绝缘层25设置在第二半导体层21和第五导电层22之间；第六绝缘层26设置在像素定义层11和第五导电层22之间。
在一些实施例中，如图8所示，图8是图7所示的版图的局部放大图。在本公开实施例中，为简化像素驱动电路的制备工艺，驱动晶体管T3的第二栅极和阈值补偿晶体管T2的第二栅极为一体成型结构。
以下对包括图6所示的像素驱动电路的驱动方法进行描述。如图9所示，上述驱动阶段至少包括：复位阶段(t1)、数据写入阶段(t2)以及发光驱动阶段(t3)。
复位阶段(t1)：第一扫描信号端Ga、辅助控制信号端Su和第一发光控制信号端EM被写入高电平信号，第一复位控制信号端Re被写入低电平信号，数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、驱动晶体管T3均被关断。驱动晶体管T3的第一栅极上的信号被第二初始化信号端Vinit上的第二初始化信号复位，驱动晶体管T3的源极上的信号被第一初始化信号端Vref上的第一初始化信号复位，为下一帧写入数据电压信号Vdata的写入做准备；发光器件D的阳极被第二初始化信号端Vinit上的第二初始化信号复位，使发光器件D不再处于正向导通状态，使发光器件D内杂质离子定向移动形成的内部电场逐渐消失，从而恢复发光器件D的特性。
数据写入阶段(t2)：第一扫描信号端Ga被写入低电平信号，第一复位控制信号端Re、辅助控制信号端Su、第一发光控制信号端EM被写入高电平信号。阈值补偿晶体管T2、驱动晶体管T3、辅助控制晶体管T8以及数据写入晶体管T4被打开。驱动晶体管T3被阈值补偿晶体管T2连成二极管结构，数据电压信号端Data所提供的数据电压信号Vdata写入驱动晶体管T3的第一栅极，直到驱动晶体管T3截止。驱动晶体管T3的第一栅极电压为Vdata+Vth(Vth<0，Vth为驱动晶体管T3的阈值电压)，并存储在第一电容Cst中。
发光驱动阶段(t3)：第一发光控制信号端EM和辅助控制信号端Su被写入低电平信号，第一扫描信号端Ga和第一复位控制信号端Re被写入高电平信号。
第一发光控制晶体管T5和第二发光控制晶体管T6均被打开，驱动晶体管T3的源极与第三电源电压信号端VDD连接，驱动晶体管T3的源极电压由上一阶段的Vdata瞬时变化为第三电源电压信号Vdd。发光器件D在驱动晶体管T3的驱动下发光，此时第三晶体管T3工作在饱和区，驱动晶体管T3的栅极电压为Vdata+Vth，第三晶体管T3的源极电压为Vdd，故驱动晶体管T3的栅源电压为：Vgs＝(Vdata+Vth)-Vdd，直到下一帧的复位阶段。
发光器件D的发光电流ID等于流过驱动晶体管T3的电流，其表达式如下：
ID＝β(Vgs-Vth)2
＝β(Vdata+Vth-Vdd-Vth)2
＝β(Vdata-Vdd)2 (1)
其中，μn是驱动晶体管T3的电子迁移率，Cox是单位面积的绝缘电容，/>是驱动晶体管T3的宽长比。
至此完成图6所示的像素驱动电路的驱动。需要说明的是，在本公开实施例中，像素驱动电路除了可以为图6所示的9T1C(即八个晶体管和一个电容)结构之外，还可以为包括其他数量的晶体管和电容的电路结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。
第二方面，本公开还提供了一种显示装置，该显示装置包括前面实施例所提供的像素驱动电路。
本公开实施例所提供的显示装置可至少被应用于：显示面板、柔性可穿戴设备、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件中。对于该显示显示的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (16)

1.一种像素驱动电路，其特征在于，包括：驱动晶体管、阈值补偿晶体管、数据写入晶体管、第一电容、第一复位晶体管、第二复位晶体管、第三复位子电路、辅助控制晶体管、第一发光控制晶体管、第二发光控制晶体管、衬底基板、背离所述衬底基板一侧依次设置的第一导电层、第一半导体层、第二导电层、第三导电层、第四导电层、第二半导体层以及第五导电层；其中，
所述第一导电层包括所述驱动晶体管的第二栅极和所述阈值补偿晶体管的第二栅极；
所述第一半导体层包括所述驱动晶体管、所述阈值补偿晶体管、第一复位晶体管、辅助控制晶体管、第二复位晶体管、第三复位子电路、第一发光控制晶体管、第二发光控制晶体管以及数据写入晶体管的有源层；
所述第一半导体层的材料包括低温多晶硅；
所述第二导电层包括第一电容的第一极板、所述驱动晶体管、所述阈值补偿晶体管、所述第一复位晶体管、所述第二复位晶体管、所述第三复位子电路、所述第一发光控制晶体管、所述第二发光控制晶体管以及所述数据写入晶体管的控制极；
所述第三导电层包括所述辅助控制晶体管的第一栅极和第一电容的第二极板；
所述第四导电层包括所述辅助控制晶体管的第二栅极；
所述第二半导体层包括所述辅助控制晶体管的有源层；所述第二半导体层的材料包括金属氧化物材料；
所述第五导电层包括所述驱动晶体管、所述阈值补偿晶体管、所述第一复位晶体管、所述数据写入晶体管、所述第二复位晶体管、所述第三复位子电路、辅助控制晶体管、所述第一发光控制晶体管以及所述第二发光控制晶体管的第一极和第二极；
所述数据写入晶体管，被配置为在第一扫描信号的控制下，将数据电压信号传输至所述驱动晶体管的第一极；
所述第一电容，被配置为对所述数据电压信号进行存储；
所述驱动晶体管和/或所述阈值补偿晶体管为双栅晶体管；
所述驱动晶体管，被配置为当所述驱动晶体管的第一栅极被写入第一有效信号时，根据其第一极和第一栅极的电压为待驱动的发光器件提供驱动电流；
所述阈值补偿晶体管，被配置当所述阈值补偿晶体管的第一栅极被写入第二扫描信号时，对所述驱动晶体管的阈值电压进行补偿；
当所述驱动晶体管为双栅晶体管时，所述驱动晶体管的第二栅极与第一电源电压信号端相连，所述第一电源电压信号端提供的第一电源电压信号和所述第一有效信号极性相同，且所述第一电源电压信号的电压值小于所述第一有效信号的电压值；
当所述阈值补偿晶体管为双栅晶体管时，所述阈值补偿晶体管的第二栅极与第二电源电压信号端相连，所述第二电源电压信号端上的第二电源电压信号和所述第二扫描信号极性相同，且所述第二电源电压信号的电压值小于所述第二扫描信号的电压值。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一复位晶体管，被配置为在第一复位控制信号的控制下，通过第一初始化信号对所述驱动晶体管的第一极进行复位。
3.根据权利要求2所述的像素驱动电路，其特征在于，所述第一复位晶体管的第一极连接第一初始化信号端，所述第一复位晶体管的第二极连接所述驱动晶体管的第一极，所述第一复位晶体管的控制极连接第一复位控制信号端。
4.根据权利要求1所述的像素驱动电路，其特征在于，所述辅助控制晶体管，被配置为在辅助控制信号的控制下，将阈值补偿晶体管的第一极的电压写入所述驱动晶体管的控制极。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述辅助控制晶体管为金属氧化物薄膜晶体管。
6.根据权利要求5所述的像素驱动电路，其特征在于，所述辅助控制晶体管为双栅晶体管；
所述辅助控制晶体管的第一栅极和第二栅极相连，且所述辅助控制晶体管的第一栅极和第二栅极与辅助控制信号端相连；
所述辅助控制晶体管的第一极和所述驱动晶体管的所述控制极相连，所述辅助控制晶体管的第二极和所述阈值补偿晶体管的第一极相连。
7.根据权利要求1所述的像素驱动电路，其特征在于，所述第二复位晶体管，被配置为在第二复位控制信号的控制下，将第二初始化信号写入所述驱动晶体管的控制极。
8.根据权利要求7所述的像素驱动电路，其特征在于，所述第二复位晶体管的第一极连接所述阈值补偿晶体管的第一极和辅助控制子电路的第一端，所述第二复位晶体管的第二极连接第二初始化信号端，所述第二复位晶体管的控制极连接第二复位控制信号端。
9.根据权利要求1所述的像素驱动电路，其特征在于，所述第三复位子电路，被配置为在第三复位控制信号的控制下，将第三初始化信号写入待驱动的发光器件的第一极。
10.根据权利要求9所述的像素驱动电路，其特征在于，所述第三复位子电路包括第三复位晶体管；
所述第三复位晶体管的第一极连接待补偿的发光器件的第一极，所述第三复位晶体管的第二极连接第三初始化信号端，所述第三复位晶体管的控制极连接第三复位控制信号端。
11.根据权利要求1所述的像素驱动电路，其特征在于，所述第一发光控制晶体管，被配置为在第一发光控制信号的控制下，将第二电源电压传输至所述驱动晶体管的第一极；
所述第二发光控制晶体管，被配置为在第二发光控制信号的控制下，将所述驱动晶体管的第二极输出的驱动电流传输至待驱动的发光器件的第一极。
12.根据权利要求11所述的像素驱动电路，其特征在于，所述第一发光控制晶体管的第一极和第二电源电压端相连，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极和数据写入晶体管的第一极相连，所述第一发光控制晶体管的控制极和第一发光控制信号端相连；
所述第二发光控制晶体管的第一极与阈值补偿晶体管的第二极和所述驱动晶体管的第二极相连，所述第二发光控制晶体管的第二极和待补偿的所述发光器件的第一极相连，所述第二发光控制晶体管的控制极和所述第二发光控制信号端相连。
13.根据权利要求1所述的像素驱动电路，其特征在于，所述数据写入晶体管的第一极和所述驱动晶体管的第一极相连，所述数据写入晶体管的第二极和数据电压信号端相连，所述数据写入晶体管的控制极和第一扫描信号端相连。
14.根据权利要求1所述的像素驱动电路，其特征在于，所述第一电容的第一极板和第三电源电压信号端相连，所述第一电容的第二极板和所述驱动晶体管的第一栅极相连。
15.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动晶体管的所述第二栅极和所述阈值补偿晶体管的所述第二栅极为一体成型结构。
16.一种显示装置，包括如权利要求1-15中任一项所述的像素驱动电路。
CN202210145166.7A 2022-02-17 2022-02-17 像素驱动电路以及显示装置 Active CN114550653B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210145166.7A CN114550653B (zh) 2022-02-17 2022-02-17 像素驱动电路以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210145166.7A CN114550653B (zh) 2022-02-17 2022-02-17 像素驱动电路以及显示装置

Publications (2)

Publication Number Publication Date
CN114550653A CN114550653A (zh) 2022-05-27
CN114550653B true CN114550653B (zh) 2024-04-09

Family

ID=81674752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210145166.7A Active CN114550653B (zh) 2022-02-17 2022-02-17 像素驱动电路以及显示装置

Country Status (1)

Country Link
CN (1) CN114550653B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114937435B (zh) * 2022-06-13 2023-09-29 京东方科技集团股份有限公司 像素驱动电路、驱动方法及显示面板
CN117716417A (zh) * 2022-06-22 2024-03-15 京东方科技集团股份有限公司 阵列基板和显示装置
US12236884B2 (en) 2022-06-29 2025-02-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit, driving method and display device
WO2024045059A1 (zh) * 2022-08-31 2024-03-07 京东方科技集团股份有限公司 显示面板及显示装置
WO2024065212A1 (zh) * 2022-09-27 2024-04-04 京东方科技集团股份有限公司 显示面板及显示装置
CN115775537A (zh) * 2022-11-23 2023-03-10 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、阵列基板和显示设备
CN116778863A (zh) * 2023-06-29 2023-09-19 京东方科技集团股份有限公司 一种像素驱动电路、显示装置及驱动方法
WO2025065286A1 (zh) * 2023-09-26 2025-04-03 京东方科技集团股份有限公司 一种像素驱动电路、显示面板及驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111754920A (zh) * 2020-07-17 2020-10-09 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN112599099A (zh) * 2020-12-21 2021-04-02 京东方科技集团股份有限公司 像素驱动电路及其像素驱动方法
CN113870758A (zh) * 2021-09-18 2021-12-31 云谷（固安）科技有限公司 像素电路及其驱动方法、显示面板
CN113990259A (zh) * 2021-11-04 2022-01-28 京东方科技集团股份有限公司 像素驱动电路及显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111754920A (zh) * 2020-07-17 2020-10-09 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN112599099A (zh) * 2020-12-21 2021-04-02 京东方科技集团股份有限公司 像素驱动电路及其像素驱动方法
CN113870758A (zh) * 2021-09-18 2021-12-31 云谷（固安）科技有限公司 像素电路及其驱动方法、显示面板
CN113990259A (zh) * 2021-11-04 2022-01-28 京东方科技集团股份有限公司 像素驱动电路及显示面板

Also Published As

Publication number Publication date
CN114550653A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN114550653B (zh) 像素驱动电路以及显示装置
CN111445848B (zh) 像素驱动电路及其驱动方法、显示基板
CN110660360B (zh) 像素电路及其驱动方法、显示面板
CN111696484B (zh) 像素驱动电路及其驱动方法、阵列基板及显示装置
JP7094300B2 (ja) 画素の駆動回路、画素の駆動方法及び表示装置
CN111179854A (zh) 像素驱动电路及其驱动方法、显示装置
US11107412B2 (en) Pixel driving circuit, pixel driving method, display panel and display apparatus
US11798473B2 (en) Pixel driving circuit and display panel
CN113066434B (zh) 像素驱动电路及其驱动方法、显示面板
CN110100275B (zh) 像素阵列基板及其驱动方法、显示面板、显示装置
CN109559686B (zh) 像素电路、驱动方法、电致发光显示面板及显示装置
US10916196B2 (en) Organic light emitting display device and method of driving the same
US20240135885A1 (en) Pixel driving circuit and display panel
CN111540315A (zh) 像素驱动电路及其驱动方法、显示装置
JP2022534548A (ja) ピクセル補償回路、ディスプレイパネル、駆動方法、およびディスプレイ装置
CN112365849A (zh) 一种像素驱动电路及显示面板
CN114093319A (zh) 像素补偿电路、像素驱动方法及显示装置
WO2022133978A1 (zh) 显示面板、像素电路及显示装置
CN113571013B (zh) 像素驱动电路、阵列基板及其制备方法、显示装置
CN112037714A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN114093320A (zh) 像素电路、像素驱动方法及显示装置
US12217674B2 (en) Pixel driving circuit, pixel driving method, and display panel for improving display uniformity through 7T2C pixel driving circuit
CN110796984B (zh) 像素电路、驱动方法及显示装置
CN113112960A (zh) 一种像素电路及其驱动方法、显示装置
WO2023226013A1 (zh) 像素电路及其驱动方法、显示基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant