CN114497189B - 一种三结终端扩展结构的碳化硅功率二极管及其制备方法 - Google Patents
一种三结终端扩展结构的碳化硅功率二极管及其制备方法 Download PDFInfo
- Publication number
- CN114497189B CN114497189B CN202210132759.XA CN202210132759A CN114497189B CN 114497189 B CN114497189 B CN 114497189B CN 202210132759 A CN202210132759 A CN 202210132759A CN 114497189 B CN114497189 B CN 114497189B
- Authority
- CN
- China
- Prior art keywords
- layer
- type sic
- jte
- power diode
- jte2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 163
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 163
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 21
- 238000005516 engineering process Methods 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 16
- 238000006073 displacement reaction Methods 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims description 38
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000001276 controlling effect Effects 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 33
- 239000012535 impurity Substances 0.000 abstract description 11
- 230000005684 electric field Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000010936 titanium Substances 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000005457 optimization Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/041—Making n- or p-doped regions
- H01L21/0415—Making n- or p-doped regions using ion implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/422—PN diodes having the PN junctions in mesas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种三结终端扩展结构的碳化硅功率二极管及其制备方法。此器件主要结构为圆柱结构，自下至上依次为N+型SiC衬底层、N‑型SiC漂移层、P+型SiC层；此器件的三个JTE结构，环绕P+型SiC层呈同心圆状自内向外扩展，同为P型杂质掺杂，但掺杂大小和均匀度各不相同；上下电极分别自P+型SiC层与N+型SiC衬底层处引出。其中G‑JTE2层的渐变杂质掺杂，是通过引入石墨烯作为掩膜层的离子注入技术及掩膜层的垂直位移控制技术来实现的。本发明创造性地改进了SiC渐变杂质掺杂的工艺和器件JTE结构，能够降低JTE技术中设计杂质浓度的难度，增大器件的击穿电压与JTE层掺杂剂量窗口。
Description
技术背景
本发明涉及功率二极管，尤其涉及一种三结终端扩展结构的碳化硅功率二极管及其制备方法。
背景领域
在几乎所有的电力电子系统中，硅(Si)基器件都扮演着十分重要的角色，无论是智能家用电器、日常轨道交通，还是交直流输变电系统中都有它们的身影。但如今Si基功率器件正在快速的接近其材料自身特性所决定的理论极限，单纯的依靠优化Si基器件及其相应模块的设计、工艺、整合来进一步挖掘其性能潜力，已经无法满足当今电力电子技术在高效率低能耗方面的要求。与Si材料相比较，SiC材料有着更宽的禁带宽度，更高的临界击穿电场，更高的热导率等特性，这些特性使得由此材料制作而成的功率器件可以满足高压、高温、抗辐射等条件。
目前，SiC功率二极管正在高速轨道交通、电网输电、航空航天等领域逐渐替代Si基功率二极管。需要注意的是市场上SiC功率二极管的种类有很多，其中SiC PIN型功率二极管凭借着开态电流密度更高、反向漏电更小等优点，是目前应用最广泛的SiC功率二极管。然而，在实际制备的SiC PIN功率二极管中，器件获得的击穿电压数值远小于人们设计时的理论电压值，这主要是因为PN结边缘处存在一定的曲率，导致强电场过于集中，随着外加偏压的增大，边缘电场会快速增大至材料的临界电场，这种现象被称为电场集边效应，该现象会使器件在未达到理论击穿电压就会提前发生雪崩击穿而致使器件失效，所以需要采用边缘终端技术缓解边缘电场集中来提升功率二极管实际击穿电压。迄今为止，边缘终端技术有场板(Field Plates，FP)，场限环(Field Limiting Ring，FLR)和结终端扩展(Junction Termination Extension，JTE)等，其中JTE技术制备工艺简单、击穿效率高、终端区面积小等特点，因此它已成为SiC PIN功率二极管中使用比较普遍的边缘终端技术。
现如今，双结JTE结构的SiC PIN功率二极管虽然改进了传统单结JTE结构的SiCPIN功率二极管中击穿电压对JTE层掺杂剂量过于敏感等问题，但是这也增加了JTE技术中设计杂质浓度的难度，因为传统双结JTE结构的SiC PIN功率二极管中需要严格控制JTE1层与JTE2层之间的离子注入剂量之比，才能使其拥有较大的击穿电压数值，且最优的比值很难确定，工艺上JTE1层与JTE2层合适的掺杂剂量窗口也比较窄。值得注意的是，JTE层的掺杂剂量窗口是衡量JTE结构的SiC PIN功率二极管的一种重要指标，它代表着器件可以在一定的JTE层掺杂剂量范围之内保持85％的理论击穿电压数值，JTE层的掺杂剂量窗口越宽表明二极管的可靠性就越高。在这里，如果想增加双结JTE结构的SiC PIN功率二极管的击穿电压数值与工艺中JTE层掺杂剂量窗口，可以在JTE2层边缘引入均匀掺杂的JTE3层、均匀掺杂的JTE4层等，尽管这样做可以提升器件的可靠性，但提升的量非常有限。此外，如果引入更多的JTE层也就意味着引入了更多的物理变量，例如：JTE3层的长度、JTE3层的深度、JTE3层的浓度等，这必然也会对器件可靠性的优化带来更大的困难。
为了在不增加更多物理变量的前提下，大幅度提高SiC PIN功率二极管的可靠性，本发明在功率二极管器件中引入了G-JTE层技术，希望在提高器件可靠性的同时，又不给器件的工艺制备带来困难。尽管在很早之前就有研究人员有类似想法，可受制于当下传统的渐变掺杂技术和SiC高温工艺要求的限制，对G-JTE层制备工艺的优化工作始终差强人意，工艺上带来的问题依旧比较多。比如，当前主流的G-JTE制备工艺有两种，一种是利用特定的仪器将N+型SiC衬底层的一端与P+型SiC层的另一端固定住，再不断旋转SiC PIN功率二极管，并控制好离子注入机的注入能量，将Al+离子注入进N-型SiC漂移层，以此形成G-JTE层。虽然这种方法能很好地制备出带有G-JTE层的SiC PIN功率二极管，但是该方法需要不断调整器件的旋转速度，不适用于实际的制备工艺之中；还有一种方法就是控制SiC晶体生长的速率去实现，主要是一边生长SiC晶体的速率，一边控制离子注入机的Al+离子注入的能量与注入角度，实现JTE层的渐变掺杂。这种方法从理论上而言是可以制备出长度较大的G-JTE层，但是这样做大大增加了工艺上的难度，可靠性也比较差。
因此，为了使得SiC PIN功率二极管具有更宽的JTE层掺杂剂量窗口、更简单的JTE层杂质浓度设计、更大的击穿电压数值、更简单的可靠性优化方式以及更简洁的制备工艺，本发明设计了一种三结终端扩展结构的SiC功率二极管，引入了G-JTE层技术，不仅可以使器件在更宽的JTE层掺杂剂量范围之内拥有更大的击穿电压，而且又能让器件拥有更简单的可靠性优化方式。此外，本发明的三结JTE结构的SiC功率二极管不需要严格控制各个JTE层之间的掺杂剂量之比，也可以拥有较大的击穿电压数值，这大大降低了JTE技术中设计杂质浓度的难度。在制备G-JTE层中，本发明提出了一种新颖的制备工艺，主要是利用带有圆形通孔的石墨烯掩膜层的垂直位移控制来实现JTE层的渐变掺杂，相较于传统G-JTE层的制备工艺，本发明的G-JTE层制备工艺可靠性更高、难度更低；最后，本发明利用石墨烯材料作为离子注入时的掩膜层，石墨烯具有较高的熔点，约为3600℃，而SiO2的熔点约为1723℃，石墨烯的熔点约为SiO2材料的2倍，这意味着石墨烯材料比SiO2材料更适合于高温环境中，因为在制备工艺中，离子注入区域需要在高温下激活退火，SiO2有被分解的风险，而石墨烯材料不易在高温下分解，不会对二极管的性能产生影响。
发明内容
本发明的目的是提供一种三结终端扩展结构的碳化硅功率二极管及其制备方法，解决传统G-JTE层制备工艺复杂、可靠性较低的难点，并最终解决传统双区JTE结构的SiCPIN功率二极管中击穿电压较低、工艺上JTE层掺杂剂量窗口较窄等问题。
实现本发明目的的技术方案是：
一种三结终端扩展结构的碳化硅功率二极管，所述二极管主要的结构为圆柱结构，自下至上依次为N+型SiC衬底层、N-型SiC漂移层、P+型SiC层；
在所述P+型SiC层的边缘呈同心圆状自内向外扩展有三个环形结构的JTE层结构，依次为均匀高掺杂的JTE1层、渐变中等掺杂的G-JTE2层、均匀低掺杂的JTE3层；所述P+型SiC层上方引出Ti/Ni金属顶电极；所述N+型SiC衬底层下方引出Ti/Ni金属底电极。
进一步的，所述圆柱N+型SiC衬底层的厚度为5～10μm、横截面半径为170～300μm；所述圆柱N-型SiC漂移层的厚度为10～15μm、横截面半径为170～300μm；所述圆柱P+型SiC层的厚度为0.65～1μm、横截面半径为10～15μm；所述环形JTE1层的厚度为1～1.5μm、环宽为20～30μm；所述环形G-JTE2层的厚度为1.25～1.5μm、环宽为30～40μm；所述环形JTE3层的厚度为1.5～2μm、环宽为25～35μm。
所述的三结终端扩展结构的SiC功率二极管的制备方法，包括以下步骤：
S1：首先在N+型SiC衬底层上生长出N-型SiC漂移层；
S2：在N-型SiC漂移层表面覆盖石墨烯，使其作为离子注入时的掩膜层；石墨烯具有耐高温的特性，选择石墨烯作为离子注入时的掩膜层，可以避免掩膜层在离子注入时的高温环境下被分解；
S3：利用离子注入机将Al+离子注入进N-型SiC漂移层，形成圆柱结构的P+型SiC层；
S4：利用离子注入机将Al+离子注入进P+型SiC层边缘处的N-型SiC漂移层，形成环形结构的JTE1层；
S5：利用离子注入机将Al+离子注入进JTE1层边缘处的N-型SiC漂移层，形成环形结构的G-JTE2层；
S6：利用离子注入机将Al+离子注入进G-JTE2层边缘处的N-型SiC漂移层，形成环形结构的JTE3层；
S7：最后在P+型SiC层上方引出顶电极，N+型的SiC衬底层下方引出底电极。
进一步的，S5中利用离子注入机将Al+离子注入进JTE1层边缘处的N-型SiC漂移层，形成环形结构的G-JTE2层，具体步骤为：
S51：首先制备出石墨烯掩膜层；
S52：在石墨烯掩膜层上刻蚀出一个圆形通孔；
S53：将带有圆形通孔的石墨烯掩膜层放置于已经完成P+层掺杂和JTE1层掺杂的SiC PIN功率二极管顶部并对准；
S54：采用石墨烯掩膜层的垂直位移控制技术实现JTE2层的渐变掺杂，具体表现为：使得离子注入机注入出的Al+离子透射过石墨烯掩膜层的圆形通孔进入N-型SiC漂移层，注入的过程中，缓慢垂直向上移动带有圆形通孔的石墨烯层，并调控离子注入机的注入能量，以保证可以形成G-JTE2层；
进一步的，所述P+型SiC层的浓度为2.4×1019cm-3；所述JTE1层的浓度为7×1018cm-3；所述G-JTE2层的起始掺杂浓度为6×1018cm-3～8×1016cm-3，终点掺杂浓度为2×1016cm-3；所述JTE3层的浓度为1×1016cm-3
进一步的，给所述S6中的顶电极施加负电压，底电极施加正电压，给SiC PIN功率二极管提供一个反向偏置。
上述一种三结终端扩展结构的碳化硅功率二极管的工作原理在于：
SiC PIN功率二极管以PIN结为结构基础，它是由P+型SiC层、N-型SiC漂移层、N+型SiC衬底层组成。当SiC PIN功率二极管处于反向击穿的工作态时，随着二极管两端反向偏压的增大时，二极管的空间电荷区会逐渐向轻掺杂的N-型SiC漂移层一侧扩展，导致电场在N-型SiC漂移层与P+型SiC层这个P+/N-结处过于集中，使得该处的电场快速增大至材料的临界电场，让器件提前击穿而失效。
SiC PIN功率二极管反向击穿的机制是雪崩击穿。当施加在二极管两端的反向偏压增大时，空间电荷区中的电场也随之逐渐增强，此时通过空间电荷区的电子和空穴就会在电场的作用下加速漂移并使本身的动能不断增大。具有很大动能的电子和空穴将与晶格中的原子不断的发生碰撞，使得束缚在共价键中的价电子被激发出来，形成自由电子-空穴对，即碰撞电离。在电场的作用下碰撞电离出的电子-空穴对在晶格中继续碰撞出其它的价电子，又产生新的自由电子-空穴对，使得电子和空穴的数量呈雪崩式地上升，此时流过二极管PN结的电流急剧增大，即雪崩击穿发生。
为了缓解SiC PIN功率二极管的电场集边效应，可以在SiC PIN功率二极管中引入JTE终端结构，以双结JTE为例，常规的双结JTE结构的SiC PIN功率二极管反向击穿时的耗尽区电荷分布如图3所示。JTE结构的工作原理为：当二极管两端施加反向偏压时，JTE1层和JTE2层内部在反向偏压的作用下处于完全耗尽的状态，此时，两个JTE层内仅仅留下无法移动的电离受主杂质电荷，电离受主杂质会产生库仑电场，实际承受外加电压的空间耗尽层宽度会增加，可以削弱器件主结边缘的电场集边现象，提升器件的击穿电压数值。
不仅如此，在设计带有JTE层结构的SiC PIN功率二极管时，JTE层的浓度需要依次递减，才能保证器件击穿时JTE层内的电荷被刚好完全被耗尽。这样做可以在缓解主结电场的同时使得电场分布尽量均匀，使得器件获得最高的击穿电压及更高的终端效率。本发明在设计G-JTE层时也同样遵循该规律，本发明中在双结JTE结构的SiC PIN功率二极管引入了一个渐变掺杂的G-JTE层构成三结JTE结构的SiC功率二极管。在本器件中，可将G-JTE层视为由多个浓度逐渐降低的JTE层连接在一起，这样的设计可以减少需要考虑的物理变量，当均匀掺杂的JTE1层和均匀掺杂的JTE3浓度已经确定时，仅需要保证G-JTE层的起始掺杂浓度低于JTE1层的浓度，G-JTE层的尾端掺杂浓度高于JTE3层的浓度，这样就可以在不增加额外物理量的前提下，使得器件可以在更宽的JTE层的掺杂剂量范围之内拥有更大的击穿电压数值。
采用了上述技术方案，本发明具有以下的有益效果：
(1)本发明引入了G-JTE技术，不仅可以使得器件在更宽的JTE层掺杂剂量范围之内拥有更大的击穿电压，而且又能让器件拥有更简单的可靠性优化方式。
(2)本发明的一种三结JTE结构的SiC功率二极管不需要严格控制各个JTE层之间的掺杂剂量之比，也可以拥有较大的击穿电压数值，这大大降低了JTE技术中设计杂质浓度的难度。
(3)本发明提出了一种新颖的G-JTE层制备工艺，主要是利用带有圆形通孔的石墨烯层的垂直位移控制来实现JTE层的渐变掺杂，相较于传统的G-JTE层制备工艺，本发明的G-JTE层制备工艺新颖、难度更低、可靠性更高。
(4)本发明利用石墨烯材料替代了传统的SiO2材料作为离子注入时的掩膜层，石墨烯具有耐高温的特点，不易在离子注入时的高温下分解，不会对二极管的性能产生影响。
附图说明
图1为本发明的一种三结JTE结构的SiC功率二极管结构示意图
图2为制备G-JTE2层的工艺流程图
图3为传统双结JTE结构的SiC PIN功率二极管反向击穿时的耗尽区电荷分布
图4为本发明的一种三结JTE结构的SiC功率二极管剖面示意图
图5为传统双结JTE结构的SiC功率二极管的击穿电压变化曲线
图6为本发明的一种三结JTE结构的SiC功率二极管的击穿电压变化曲线
附图中标号为：N+型SiC衬底层1、N-型SiC漂移层2、P+型SiC层3、JTE1层4、G-JTE2层5、JTE3层6、顶电极31、底电极11
具体实施方式
为了使本发明的内容更加容易被清楚地理解，下面根据具体实施例并结合附图，对本发明作进一步详细的说明。
见图1，本实施例的一种三结JTE结构的SiC功率二极管，所述二极管主要的结构为圆柱结构，自下至上依次为N+型SiC衬底层1、N-型SiC漂移层2、P+型SiC层3；二极管的三个JTE层结构，环绕在所述P+型SiC层1的边缘呈同心圆状自内向外扩展，依次为环形结构的JTE1层4、环形结构的G-JTE2层5、环形结构的JTE3层6；所述P+型SiC层3上方引出Ti/Ni金属顶电极31；所述N+型SiC衬底层1下方引出Ti/Ni金属底电极11。
所述圆柱N+型SiC衬底层1的厚度为5μm、横截面半径为170μm；所述圆柱N-型SiC漂移层2的厚度为10μm、横截面半径为170μm；所述圆柱P+型SiC层3的厚度为0.65μm、横截面半径为10μm；所述环形JTE1层4的厚度为1μm、环宽为20μm；所述环形G-JTE2层5的厚度为1.25μm、环宽为30μm；所述环形JTE3层6的厚度为1.5μm、环宽为25μm。
本实施案例的一种三结JTE结构的SiC功率二极管，其步骤包括：
S1：首先在N+型SiC衬底层1上生长出N-型SiC漂移层2，N+型SiC衬底层1与N-型SiC漂移层2的截面半径为170μm，掺杂物质均为N。N+型SiC衬底层1的掺杂浓度为1×1019cm-3，厚度为5μm，N-型SiC漂移层2的掺杂浓度为9×1015cm-3，厚度为10μm；
S2：利用机械剥离手段制备出多层石墨烯(总厚度约为6nm)，并将其覆盖在N-型SiC漂移层2的表面；然后以2μm光刻胶作为掩膜干法刻蚀石墨烯层形成离子注入掩膜；
S3：在石墨烯上刻蚀出一个圆形窗口，窗口开口的半径为10μm，并利用离子注入机将400℃的Al+离子通过石墨烯窗口注入进N-型SiC漂移层2，总注入剂量约为6×1014cm-2，注入能量为160keV，注入次数为5次，目的是形成一个浓度为2.4×1019cm-3，深度为0.65μm的P+型SiC层3，完成后，去除石墨烯掩膜层；
S4：重新覆盖6nm的石墨烯掩膜层，在P+型SiC层3边缘顶部石墨烯上刻蚀出一个环形窗口，窗口开口的内径为10μm，环宽为20μm，同样地利用离子注入机将350℃的Al+离子通过石墨烯窗口注入进P+型SiC层3边缘处的N-型SiC漂移层2，总注入剂量约为1×1014cm-2，注入能量为350keV，注入次数为7次，目的是形成一个浓度为7×1018cm-3，深度为1μm的JTE1层4，完成后，去除石墨烯掩膜层；
S5：重新覆盖6nm的石墨烯掩膜层，在JTE1层4边缘顶部石墨烯上刻蚀出一个环形窗口，窗口开口的内径为30μm，环宽为30μm，同样地利用离子注入机将300℃的Al+离子通过石墨烯窗口注入进JTE1层4边缘处的N-型SiC漂移层2，注入能量为800keV，目的是形成(以起点浓度为2×1017cm-3为例，终点浓度为2×1016cm-3)深度为1.25μm的G-JTE2层5；具体步骤如下：
S51：首先利用机械剥离手段制备出厚度为6nm的石墨烯掩膜层；
S52：在石墨烯掩膜层上刻蚀出一个圆形通孔，通孔内径为30μm；
S53：将带有圆形通孔的石墨烯掩膜层放置在SiC PIN功率二极管的顶部；
S54：如图2所示，对JTE1层4的边缘进行连续的离子注入工艺。将带有圆形通孔的石墨烯掩膜层对准二极管上方，此时，打开离子注入机，注入过程中，总注入剂量约为1×1012cm-2，注入能量为800keV，形成的浓度约为2×1016cm-3；然后，缓慢垂直升高带有圆形通孔的石墨烯掩膜层，并在约5min之内，使得石墨烯掩膜层上升到距离SiC PIN功率二极管25μm处左右，在缓慢垂直升高石墨烯掩膜层的过程中，离子注入机的无效注入区域与石墨烯掩膜层阻挡SiC PIN功率二极管的面积将会减小，即离子注入机注入Al+离子的有效面积会随着石墨烯掩膜层与SiC PIN功率二极管之间的距离增大而增大，由于不同区域离子注入的时间不同，实际Al+离子注入的剂量也会不同，从而形成一个G-JTE2层5；
S55：完成上述步骤之后，就可以形成一个环宽为30μm，起点浓度为2×1017cm-3，终点浓度为2×1016cm-3的G-JTE2层5，完成后，再去除石墨烯掩膜层；
S6：重新覆盖6nm的石墨烯掩膜层，在G-JTE2层5边缘顶部石墨烯上刻蚀出一个环形窗口，窗口开口的内径为60μm，环宽为25μm，同样地利用离子注入机将300℃的Al+离子通过石墨烯层注入进G-JTE2层5边缘处的N-型SiC漂移层2，总注入剂量约为2×1012cm-2，注入能量为1000keV，注入次数为7次，目的是形成一个浓度为1×1016cm-3，深度为1.5μm的JTE3层6，完成后，再去除石墨烯掩膜层；
S7：完成上述工艺后，对P+型SiC层3、JTE1层4、G-JTE2层5、JTE3层6进行激活退火工艺，主要是在1800～2000℃的氩(Ar)环境下对四个区域同时进行激活退火，过程中不添加覆盖层，持续时间约为30min；
S8：将金属镍(Ni)和钛(Ti)分别沉积在二极管P+型SiC层3的顶部与N+型SiC衬底层1的底部便于欧姆接触的形成，分别形成金属顶电极31和底金属电极11；具体方法为重新覆盖6nm的石墨烯掩膜层，在P+型SiC层3的顶部刻蚀掉石墨烯层形成开口之后，通过溅射工艺沉积上Ni层，并利用湿法蚀刻形成电极图案，然后再通过相同的工艺在N+衬底层1底部沉积上Ti层。Ti和Ni层的厚度分别在25～35nm和90～110nm的范围内；
S9：完成上述工艺后，去除N-型SiC漂移层2表面多余的石墨烯掩膜层，最后在N-型SiC漂移层2上覆盖上一层0.5μm的SiO2层。
图4为本发明的一种三结JTE结构的SiC功率二极管剖面示意图，在功率二极管器件中引入G-JTE技术，不仅可以使器件在更宽的JTE层掺杂剂量范围之内拥有更大的击穿电压，而且又能让器件拥有更简单的可靠性优化方式。此外，本发明的三结JTE结构的SiC功率二极管不需要严格控制各个JTE层之间的掺杂剂量之比，也可以拥有较大的击穿电压数值，这大大降低了JTE技术中设计杂质浓度的难度。在制备G-JTE层过程中，本发明主要是利用带有圆形通孔的石墨烯掩膜层的垂直位移控制来实现JTE层的渐变掺杂，该方法可靠性更高、难度更低。最后，本发明利用了石墨烯材料耐高温的特性，使其作为离子注入时的掩膜层，避免了掩膜层在离子注入时的高温环境下被分解。
图5为传统双结JTE结构的SiC功率二极管的击穿特性曲线，图6为本发明三结JTE结构的SiC功率二极管的击穿特性曲线，从两幅图中对比可以发现，当传统双结JTE结构的SiC功率二极管保持85％的理论击穿电压数值时，JTE1层的掺杂剂量范围为3.3×1017cm-3～1.2×1018cm-3(12×1017cm-3)，窗口宽度约为8.7，这个掺杂剂量窗口是比较窄的。而本发明的三结JTE结构的SiC功率二极管保持85％的理论击穿电压数值时，G-JTE2层的起始掺杂剂量范围为2.2×1017cm-3～5×1018cm-3(50×1017cm-3)，窗口的宽度约为47.8，比传统双结JTE结构的SiC功率二极管的掺杂剂量窗口宽了近5倍，成功地改善了JTE层掺杂剂量窗口窄的问题。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种三结终端扩展结构的碳化硅功率二极管，其特征在于：所述二极管主要的结构为圆柱结构，自下至上依次为N+型SiC衬底层(1)、N-型SiC漂移层(2)、P+型SiC层(3)；
在所述P+型SiC层(3)的边缘呈同心圆状自内向外扩展有三个环形结构的JTE层结构，依次为均匀高掺杂的JTE1层(4)、渐变中等掺杂的G-JTE2层(5)、均匀低掺杂的JTE3层(6)；所述P+型SiC层(3)上方引出Ti/Ni金属顶电极(31)；所述N+型SiC衬底层(1)下方引出Ti/Ni金属底电极(11)；
所述G-JTE2层(5)的形成步骤为：
S51：首先制备出石墨烯掩膜层；
S52：在石墨烯掩膜层上刻蚀出一个圆形通孔；
S53：将带有圆形通孔的石墨烯掩膜层放置于已经完成P+层掺杂和JTE1层掺杂的SiCPIN功率二极管顶部并对准；
S54：采用石墨烯掩膜层的垂直位移控制技术实现JTE2层的渐变掺杂，具体表现为：使得离子注入机注入出的Al+离子透射过石墨烯掩膜层的圆形通孔进入N-型SiC漂移层(2)，注入的过程中，缓慢垂直向上移动带有圆形通孔的石墨烯层，并调控离子注入机的注入能量，以保证可以形成G-JTE2层（5）。
2.根据权利要求1所述的一种三结终端扩展结构的碳化硅功率二极管，其特征在于：所述圆柱N+型SiC衬底层(1)的厚度为5~10 μm、横截面半径为170~300 μm；
所述圆柱N-型SiC漂移层(2)的厚度为10~15 μm、横截面半径为170~300 μm；
所述圆柱P+型SiC层(3)的厚度为0.65~1 μm、横截面半径为10~15 μm；
所述环形JTE1层(4)的厚度为1~1.5 μm、环宽为20~30 μm；
所述环形G-JTE2层(5)的厚度为1.25~1.5 μm、环宽为30~40 μm；
所述环形JTE3层(6)的厚度为1.5~2 μm、环宽为25~35 μm。
3.一种如权利要求1至2任一所述的三结终端扩展结构的碳化硅功率二极管的制备方法，其特征在于，包括以下步骤：
S1：首先在N+型SiC衬底层(1)上生长出N-型SiC漂移层(2)；
S2：在N-型SiC漂移层(2)表面覆盖石墨烯，使其作为离子注入时的掩膜层；
S3：利用离子注入机将Al+注入进N-型SiC漂移层(2)，形成圆柱结构的P+型SiC层(3)；
S4：利用离子注入机将Al+离子注入进P+型SiC层(3)边缘处的N-型SiC漂移层(2)，形成环形结构的JTE1层(4)；
S5：利用离子注入机将Al+离子注入进JTE1层(4)边缘处的N-型SiC漂移层(2)，形成环形结构的G-JTE2层(5)；
S6：利用离子注入机将Al+离子注入进G-JTE2层(5)边缘处的N-型SiC漂移层(2)，形成环形结构的JTE3层(6)；
S7：最后在P+型SiC层（3）上方引出顶电极(31)，N+型的SiC衬底层（1）下方引出底电极(11)。
4.根据权利要求3所述的一种三结终端扩展结构的碳化硅功率二极管及其制备方法，其特征在于：步骤S1所述N+型SiC衬底层与N-型SiC漂移层的掺杂物质均为氮，掺杂浓度分别为1×1019 cm-3、9×1015 cm-3。
5.根据权利要求3所述的一种三结终端扩展结构的碳化硅功率二极管的制备方法，其特征在于：所述P+型SiC层(3)的浓度为2.4×1019 cm-3；所述JTE1层(4)的浓度为7×1018 cm-3；所述G-JTE2层（5）的起始掺杂浓度为6×1018 cm-3~8×1016 cm-3，终点掺杂浓度为2×1016cm-3；所述JTE3层(6)的浓度为1×1016 cm-3。
6.根据权利要求3所述的一种三结终端扩展结构的碳化硅功率二极管的制备方法，其特征在于：给所述S6中的顶电极(31)施加负电压，底电极(11)施加正电压，给SiC PIN功率二极管提供一个反向偏置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210132759.XA CN114497189B (zh) | 2022-02-14 | 2022-02-14 | 一种三结终端扩展结构的碳化硅功率二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210132759.XA CN114497189B (zh) | 2022-02-14 | 2022-02-14 | 一种三结终端扩展结构的碳化硅功率二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114497189A CN114497189A (zh) | 2022-05-13 |
| CN114497189B true CN114497189B (zh) | 2025-01-24 |
Family
ID=81480825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210132759.XA Active CN114497189B (zh) | 2022-02-14 | 2022-02-14 | 一种三结终端扩展结构的碳化硅功率二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114497189B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118335806A (zh) * | 2024-04-12 | 2024-07-12 | 捷捷半导体有限公司 | 一种pin二极管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108447896A (zh) * | 2018-04-08 | 2018-08-24 | 深圳市太赫兹科技创新研究院 | 碳化硅功率器件终端结构的制造方法 |
| CN114038912A (zh) * | 2021-11-09 | 2022-02-11 | 南通大学 | 一种大阈值电压的常闭型高电子迁移率晶体管器件及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8269931B2 (en) * | 2009-09-14 | 2012-09-18 | The Aerospace Corporation | Systems and methods for preparing films using sequential ion implantation, and films formed using same |
| BR112014028253A2 (pt) * | 2012-05-17 | 2017-06-27 | Gen Electric | dispositivo semicondutor |
-
2022
- 2022-02-14 CN CN202210132759.XA patent/CN114497189B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108447896A (zh) * | 2018-04-08 | 2018-08-24 | 深圳市太赫兹科技创新研究院 | 碳化硅功率器件终端结构的制造方法 |
| CN114038912A (zh) * | 2021-11-09 | 2022-02-11 | 南通大学 | 一种大阈值电压的常闭型高电子迁移率晶体管器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114497189A (zh) | 2022-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| US20140305501A1 (en) | Method of fabricating a back-contact solar cell and device thereof | |
| CN103000698B (zh) | 一种SiC结势垒肖特基二极管及其制作方法 | |
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN102437201A (zh) | SiC结势垒肖特基二极管及其制作方法 | |
| CN106898638B (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
| CN107591324A (zh) | 结终端扩展终端结构的制备方法及结构 | |
| CN109509813A (zh) | 一种无掩膜的p型全背电极接触晶硅太阳电池的制备方法 | |
| CN209055800U (zh) | 一种光刻掩膜版和SiC结终端结构 | |
| CN116487445B (zh) | 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 | |
| CN105304688A (zh) | 一种用于碳化硅功率器件的结终端结构及制作方法 | |
| CN106992117A (zh) | 一种SiC结势垒肖特基二极管的制作方法 | |
| CN111755503A (zh) | 一种可变横向掺杂的终端结构及其制作方法 | |
| CN102376779B (zh) | SiC肖特基二极管及其制作方法 | |
| CN103811572B (zh) | 光电装置及其制造方法 | |
| CN114497189B (zh) | 一种三结终端扩展结构的碳化硅功率二极管及其制备方法 | |
| CN106783611A (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN107910379A (zh) | 一种SiC结势垒肖特基二极管及其制作方法 | |
| US20020158246A1 (en) | Semiconductor device and manufacturing method for the same | |
| CN112382653B (zh) | 横向变掺杂终端结构及设计方法和制备方法 | |
| CN113851379A (zh) | Igbt器件及其制作方法 | |
| CN111194477B (zh) | 用于制造栅格的方法 | |
| CN114823857B (zh) | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 | |
| CN116936620A (zh) | 一种碳化硅沟槽栅mosfet的制备方法 | |
| CN110190029B (zh) | 一种功率半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |