[go: up one dir, main page]

CN114429972A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114429972A
CN114429972A CN202110905608.9A CN202110905608A CN114429972A CN 114429972 A CN114429972 A CN 114429972A CN 202110905608 A CN202110905608 A CN 202110905608A CN 114429972 A CN114429972 A CN 114429972A
Authority
CN
China
Prior art keywords
pixel
driving
electrode
display device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110905608.9A
Other languages
English (en)
Inventor
李光洙
金璱基
金承来
李在贤
秦基洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114429972A publication Critical patent/CN114429972A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本公开涉及一种显示装置，根据一实施例的显示装置包括：基板，包括多个像素，所述多个像素包括第1像素以及第2像素；位于所述基板上的所述第1像素的驱动部以及所述第2像素的驱动部；第1像素电极，与所述第1像素的驱动部重叠，并与所述第1像素的驱动部连接；第2像素电极，与所述第1像素的驱动部以及所述第2像素的驱动部重叠，并与所述第2像素的驱动部连接；发光层，位于所述第1像素电极以及所述第2像素电极上；以及公共电极，位于所述发光层上，所述第2像素电极包括与所述第1像素的驱动部重叠的第1开口部。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
有机发光显示装置包括两个电极和位于它们之间的有机发光层，从一个电极注入的电子(electron)和从另一电极注入的空穴(hole)在有机发光层中结合而形成激子(exciton)。激子从激发态(exited state)转变为基态(ground state)的同时发射能量并发光。
这种有机发光显示装置包括多个像素，多个像素包括自发光元件即有机发光二极管，并且，各像素中形成有用于驱动有机发光二极管的多个晶体管以及至少一个电容器(Capacitor)。多个晶体管可以包括开关晶体管以及驱动晶体管。有机发光二极管可以位于晶体管之上。即，发光部和驱动部可以位置成垂直重叠。此时，有机发光二极管可以包括像素电极、发光层、公共电极，像素电极可以由高反射金属物质构成。由有机发光二极管产生的光可以被像素电极反射而向显示装置的上面发射，将其称为顶部发光(Top emission)方式。
在顶部发光方式的显示装置中，晶体管和有机发光二极管可以重叠配置，因此与底部发光(Bottom emission)方式的显示装置相比，更有利于高分辨率设计。然而，由于晶体管和有机发光二极管如上所述重叠，可能形成寄生电容而降低一部分像素的亮度。这种亮度降低现象可能在低灰度级中进一步加剧。
发明内容
实施例用于提供一种可以防止由寄生电容引起的亮度降低的显示装置。
根据一实施例的显示装置包括：基板，包括多个像素，所述多个像素包括第1像素以及第2像素；位于所述基板上的所述第1像素的驱动部以及所述第2像素的驱动部；第1像素电极，与所述第1像素的驱动部重叠，并与所述第1像素的驱动部连接；第2像素电极，与所述第1像素的驱动部以及所述第2像素的驱动部重叠，并与所述第2像素的驱动部连接；发光层，位于所述第1像素电极以及所述第2像素电极上；以及公共电极，位于所述发光层上，所述第2像素电极包括与所述第1像素的驱动部重叠的第1开口部。
可以是，所述多个像素的驱动部的每一个包括：驱动晶体管；以及开关晶体管，与所述驱动晶体管连接，所述第2像素电极的第1开口部与所述第1像素的驱动晶体管重叠。
可以是，根据一实施例的显示装置还包括：位于所述基板上的驱动电压线、第1数据线以及第2数据线，所述第1像素的驱动晶体管以及所述第2像素的驱动晶体管与所述驱动电压线连接，所述第1像素的开关晶体管与所述第1数据线连接，所述第2像素的开关晶体管与所述第2数据线连接。
可以是，所述多个像素还包括：第3像素，所述显示装置还包括：所述第3像素的驱动部，位于所述基板上；以及第3像素电极，与所述第3像素的驱动部连接，所述第2像素电极与所述第3像素的驱动部进一步重叠，所述第2像素电极还包括：第2开口部，与所述第3像素的驱动晶体管重叠。
可以是，所述第2像素电极还包括：第3开口部，与所述第2像素的驱动晶体管重叠。
可以是，根据一实施例的显示装置还包括：保护膜，位于所述第1像素的驱动晶体管以及所述第2像素的驱动晶体管上；以及像素界定层，位于所述第1像素电极、所述第2像素电极以及所述保护膜上，并包括像素开口部，所述像素开口部与所述第1像素电极以及所述第2像素电极重叠。
可以是，所述像素界定层位于所述第1开口部内。
可以是，所述像素界定层与所述第1开口部不重叠。
可以是，所述像素界定层包括：与所述第1开口部重叠的第1部分；以及除了所述第1部分之外的其余的第2部分，所述第1部分的厚度比所述第2部分的厚度厚。
可以是，所述多个像素的每一个的驱动晶体管包括：半导体层，位于所述基板上，并包括第1区域、沟道以及第2区域；以及栅极电极，与所述半导体层的沟道重叠，所述显示装置还包括：下部维持电极，从所述驱动晶体管的栅极电极延伸；以及上部维持电极，位于所述下部维持电极上，并与所述下部维持电极重叠，并且，与所述驱动晶体管的半导体层的第2区域连接。
可以是，所述上部维持电极与所述驱动晶体管的半导体层的第2区域重叠。
可以是，所述上部维持电极与所述驱动晶体管的栅极电极进一步重叠。
可以是，根据一实施例的显示装置还包括：保护膜，位于所述第1像素的驱动晶体管以及所述第2像素的驱动晶体管上；以及像素界定层，位于所述第1像素电极、所述第2像素电极以及所述保护膜上，并包括像素开口部，所述像素开口部与所述第1像素电极以及所述第2像素电极重叠。
可以是，所述像素界定层位于所述第1开口部内。
可以是，所述像素界定层包括：与所述第1开口部重叠的第1部分；以及除了所述第1部分之外的其余的第2部分，所述第1部分的厚度比所述第2部分的厚度厚。
可以是，所述第1像素和所述第2像素显示彼此不同的颜色。
根据一实施例的显示装置包括：基板，包括多个像素，所述多个像素包括第1像素以及第2像素；位于所述基板上的所述第1像素的驱动部以及所述第2像素的驱动部；保护膜，位于所述第1像素的驱动部以及所述第2像素的驱动部上；第1像素电极，位于所述保护膜上，并与所述第1像素的驱动部重叠，并且，与所述第1像素的驱动部连接；第2像素电极，位于所述保护膜上，并与所述第1像素的驱动部以及所述第2像素的驱动部重叠，并且，与所述第2像素的驱动部连接；发光层，位于所述第1像素电极以及所述第2像素电极上；以及公共电极，位于所述发光层上，所述保护膜包括：位于所述第1像素的驱动部和所述第2像素电极之间的第1部分；以及除了所述第1部分之外的其余的第2部分，所述第1部分的厚度比所述第2部分的厚度厚。
可以是，所述多个像素的驱动部的每一个包括：驱动晶体管；以及开关晶体管，与所述驱动晶体管连接，所述保护膜的第1部分位于所述第1像素电极的驱动晶体管和所述第2像素电极之间。
可以是，所述多个像素的每一个的驱动晶体管包括：半导体层，位于所述基板上，并包括第1区域、沟道以及第2区域；以及栅极电极，与所述半导体层的沟道重叠，所述显示装置还包括：下部维持电极，从所述驱动晶体管的栅极电极延伸；以及上部维持电极，位于所述下部维持电极上，并与所述下部维持电极重叠，并且，与所述驱动晶体管的半导体层的第2区域连接。
可以是，所述上部维持电极与所述驱动晶体管的栅极电极进一步重叠。
(发明效果)
根据实施例，通过减少显示装置的某一个像素的像素电极和另一像素的驱动晶体管之间的寄生电容，可以防止像素的亮度降低。
附图说明
图1是根据一实施例的显示装置的电路图。
图2是示出根据一实施例的显示装置的平面图。
图3是沿图2的III-III线示出的根据一实施例的显示装置的截面图。
图4至图7是示出图2的一部分层的根据一实施例的显示装置的平面图。
图8是示出根据一实施例的显示装置的平面图。
图9是示出根据一实施例的显示装置的平面图。
图10是示出根据一实施例的显示装置的平面图。
图11是示出根据一实施例的显示装置的截面图。
图12是示出根据一实施例的显示装置的截面图。
图13是示出根据一实施例的显示装置的平面图。
图14是沿图13的XIV-XIV线示出的根据一实施例的显示装置的截面图。
图15是示出根据一实施例的显示装置的截面图。
图16是示出根据一实施例的显示装置的平面图。
图17是沿图16的XVII-XVII线示出的根据一实施例的显示装置的截面图。
图18是示出根据一实施例的显示装置的平面图。
图19是沿图18的XIX-XIX线示出的根据一实施例的显示装置的截面图。
(附图标记说明)
Td1、Td2、Td3：驱动晶体管
Ts1、Ts2、Ts3：开关晶体管
110：基板
1130、2130：半导体层
1131、2131：半导体层的第1区域
1132、2132：半导体层的沟道
1133、2133：半导体层的第2区域
1153：下部维持电极
1154：上部维持电极
1155：栅极电极
171a：第1数据线
171b：第2数据线
171c：第3数据线
172：驱动电压线
180：保护膜
191a：第1像素电极
191b：第2像素电极
191c：第3像素电极
195b、195c：开口部
195b1、195c1：第1开口部
195b2、195c2：第2开口部
195c3：第3开口部
270：公共电极
350：像素界定层
351：像素开口部
370：发光层
具体实施方式
以下，参照所附的附图详细说明本发明的各实施例，以使本发明所属技术领域中具有通常知识的人能够容易实施。本发明能够以多种不同方式来实现，但并不限于在此说明的实施例。
为了清楚地说明本发明，省略了与说明无关的部分，在说明书全文中对相同或相似的构成要件标注相同的附图标记。
另外，附图中示出的各个结构的大小和厚度是为了方便说明而任意示出的，因此本发明并不是必须限定于图示那样的。在附图中，为了清楚表达多个层及区域，放大示出厚度。另外，在附图中，为了方便说明，将一部分层及区域的厚度夸张地示出。
另外，当表述为层、膜、区域、板等部分在另一部分“之上”或“上”时，其不仅包括“直接”在另一部分“之上”的情况，还包括其中间有又一部分的情况。相反，当表述为某一部分“直接”在另一部分“之上”时，意指中间没有又一部分的情况。另外，表述为“在”成为基准的部分“之上”或“上”的情况是位于成为基准的部分之上或之下的情况，并不意指必须以向重力相反方向侧位于“之上”或“上”。
另外，在整个说明书中，当表述为某一部分“包括”某一构成要件时，只要没有特别相反的记载，意指不是将其它构成要件除外而是还可以包括其它构成要件。
另外，在整个说明书中，当表述为“平面上”时，其意指从上方观看对象部分时的情况，当表述为“截面上”时，其意指在侧方观看将对象部分垂直截取的截面的情况。
首先，将参照图1说明根据一实施例的显示装置，其如下。
图1是根据一实施例的显示装置的电路图。根据一实施例的显示装置包括多个像素。图1示出了多个像素中的相邻的三个像素。
如图1所示，多个像素可以包括第1像素PX1、第2像素PX2以及第3像素PX3。第1像素PX1、第2像素PX2以及第3像素PX3的各个可以包括驱动晶体管Td1、Td2、Td3、开关晶体管Ts1、Ts2、Ts3、电容器Cst1、Cst2、Cst3以及发光元件即至少一个发光二极管(lightemitting diode)ED1、ED2、ED3。各像素PX1、PX2、PX3可以包括驱动部PXD1、PXD2、PXD3(参考图2)和发光部。各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3、开关晶体管Ts1、Ts2、Ts3以及电容器Cst1、Cst2、Cst3可以构成驱动部PXD1、PXD2、PXD3。各像素PX1、PX2、PX3的发光二极管ED1、ED2、ED3可以构成发光部。下面将说明的第1电极以及第2电极作为用于区分位于各晶体管的沟道的两侧的电极，可以是源极电极或者漏极电极。
各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3的栅极电极与电容器Cst1、Cst2、Cst3的一端以及开关晶体管Ts1、Ts2、Ts3的第2电极连接。驱动晶体管Td1、Td2、Td3的第1电极与传输驱动电压ELVDD的驱动电压线连接，驱动晶体管Td1、Td2、Td3的第2电极与发光二极管ED1、ED2、ED3的阳极以及电容器Cst1、Cst2、Cst3的另一端连接。可以是，驱动晶体管Td1、Td2、Td3根据开关晶体管Ts1、Ts2、Ts3的开关操作接收数据电压DL1、DL2、DL3，从而根据存储到电容器Cst1、Cst2、Cst3的电压向发光二极管ED1、ED2、ED3供应驱动电流。
各像素PX1、PX2、PX3的开关晶体管Ts1、Ts2、Ts3的栅极电极与传输扫描信号SC的扫描线连接，开关晶体管Ts1、Ts2、Ts3的第1电极与能够传输数据电压DL1、DL2、DL3的数据线连接，开关晶体管Ts1、Ts2、Ts3的第2电极与电容器Cst1、Cst2、Cst3的一端以及驱动晶体管Td1、Td2、Td3的栅极电极连接。多个数据线传输彼此不同的数据电压DL1、DL2、DL3。各像素PX1、PX2、PX3的开关晶体管Ts1、Ts2、Ts3与彼此不同的数据线连接。可以是，开关晶体管Ts1、Ts2、Ts3根据扫描信号SC导通，从而将数据电压DL1、DL2、DL3传输给驱动晶体管Td1、Td2、Td3的栅极电极以及电容器Cst1、Cst2、Cst3的一端。
电容器Cst1、Cst2、Cst3的一端与驱动晶体管Td1、Td2、Td3的栅极电极连接，另一端与驱动晶体管Td1、Td2、Td3的第2电极以及发光二极管ED1、ED2、ED3的阳极连接。发光二极管ED1、ED2、ED3的阴极与传输公共电压ELVSS的公共电压线连接。
发光二极管ED1、ED2、ED3可以发射基于由驱动晶体管Td1、Td2、Td3产生的驱动电流的亮度的光。
接着，将与图1一起参照图2至图7说明根据一实施例的显示装置的具体结构。
图2是示出根据一实施例的显示装置的平面图，图3是沿图2的III-III线示出的根据一实施例的显示装置的截面图。图4至图7是示出图2的一部分层的根据一实施例的显示装置的平面图。尤其，图4至图6是根据一实施例的显示装置的制造顺序依次示出的平面图。图2至图7示出了根据一实施例的显示装置的相邻的三个像素，这种像素可以连续且重复地配置。
根据一实施例的显示装置可以包括基板110。基板110可以包含玻璃等的具有刚性(rigid)特性而不可弯曲的物质，或者，可以包含塑料或聚酰亚胺(Polyimide)之类的能够弯曲的柔性物质。基板110可以包括多个像素PX1、PX2、PX3。在此，多个像素PX1、PX2、PX3的每一个可以意指形成有在上面说明的一个像素所包括的构成要件即驱动晶体管Td1、Td2、Td3、开关晶体管Ts1、Ts2、Ts3、电容器Cst1、Cst2、Cst3以及发光二极管ED1、ED2、ED3的部分或者区域。
在基板110之上可以位置有缓冲层111。缓冲层111可以位于基板110和半导体层之间，以在用于形成多晶硅的结晶化工艺期间阻断来自基板110的杂质而提高多晶硅的特性。另外，可以平坦化基板110而缓解形成在缓冲层111之上的半导体层的应力。缓冲层111可以包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等的无机绝缘物质。缓冲层可以是上述物质的单层或者多层结构。可以根据情况省略缓冲层111。
在基板110和缓冲层111之间可以还位置有阻挡层(未示出)。阻挡层可以包含无机物质，作为一例，可以包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等的无机绝缘物质。阻挡层可以是上述物质的单层或者多层结构。
在缓冲层111之上可以位置有包括各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3的半导体层1130以及开关晶体管Ts1、Ts2、Ts3的半导体层2130的半导体层。图4示出了根据一实施例的显示装置的一部分层即半导体层。半导体层可以包含非晶硅、多晶硅、氧化物半导体等之类的半导体物质。
各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3的半导体层1130可以包括第1区域1131、沟道1132以及第2区域1133。此时，第1区域1131以及第2区域1133可以是源极区域或者漏极区域。第1区域1131、沟道1132以及第2区域1133可以形成为一体，可以具有杆形状。驱动晶体管Td1、Td2、Td3的半导体层1130的沟道1132可以位于第1区域1131和第2区域1133之间。各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3可以沿一方向依次位置。例如，在平面上，在第1像素PX1的驱动晶体管Td1的下侧可以位置有第2像素PX2的驱动晶体管Td2，在第2像素PX2的驱动晶体管Td2的下侧可以位置有第3像素PX3的驱动晶体管Td3。即，可以沿列方向依次位置有第1像素PX1的驱动晶体管Td1、第2像素PX2的驱动晶体管Td2以及第3像素PX3的驱动晶体管Td3。
各像素PX1、PX2、PX3的开关晶体管Ts1、Ts2、Ts3的半导体层2130可以包括第1区域2131、沟道2132以及第2区域2133。此时，第1区域2131以及第2区域2133可以是源极区域或者漏极区域。第1区域2131、沟道2132以及第2区域2133可以形成为一体，可以具有杆形状。开关晶体管Ts1、Ts2、Ts3的半导体层2130的沟道2132可以位于第1区域2131和第2区域2133之间。各像素PX1、PX2、PX3的开关晶体管Ts1、Ts2、Ts3可以沿一方向依次位置。例如，在平面上，在第1像素PX1的开关晶体管Ts1的下侧可以位置有第2像素PX2的开关晶体管Ts2，在第2像素PX2的开关晶体管Ts2的下侧可以位置有第3像素PX3的开关晶体管Ts3。即，可以沿列方向依次位置有第1像素PX1的开关晶体管Ts1、第2像素PX2的开关晶体管Ts2以及第3像素PX3的开关晶体管Ts3。
在包括驱动晶体管Td1、Td2、Td3的半导体层1130以及开关晶体管Ts1、Ts2、Ts3的半导体层2130的半导体层之上可以位置有第1绝缘层120。
在第1绝缘层120之上可以配置有包括各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3的栅极电极1155、开关晶体管Ts1、Ts2、Ts3的栅极电极2155、下部维持电极1153的第1导电层。图5示出了根据一实施例的显示装置的一部分层即半导体层以及第1导电层。
各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3的栅极电极1155可以与驱动晶体管Td1、Td2、Td3的沟道1132重叠。驱动晶体管Td1、Td2、Td3的栅极电极1155可以与下部维持电极1153连接。此时，驱动晶体管Td1、Td2、Td3的栅极电极1155可以与下部维持电极1153形成为一体。下部维持电极1153可以从驱动晶体管Td1、Td2、Td3的栅极电极1155延伸。
下部维持电极1153可以与开关晶体管Ts1、Ts2、Ts3的半导体层2130的第2区域2133重叠。下部维持电极1153可以与开关晶体管Ts1、Ts2、Ts3的半导体层2130的第2区域2133连接。下部维持电极1153可以与开关晶体管Ts1、Ts2、Ts3的半导体层2130的第2区域2133直接连接，或者，也可以通过其它连接电极间接连接。第1像素PX1至第3像素PX3的下部维持电极1153可以位置为沿一方向相邻。在平面上，在第1像素PX1的下部维持电极1153的下侧可以位置有第2像素PX2的下部维持电极1153，在第2像素PX2的下部维持电极1153的下侧可以位置有第3像素PX3的下部维持电极1153。
开关晶体管Ts1、Ts2、Ts3的栅极电极2155可以与开关晶体管Ts1、Ts2、Ts3的沟道2132重叠。各像素PX1、PX2、PX3的开关晶体管Ts1、Ts2、Ts3的栅极电极2155可以彼此连接，可以形成为一体。因此，在第1像素PX1至第3像素PX3的开关晶体管Ts1、Ts2、Ts3的栅极电极2155中可以施加有相同的扫描信号SC。此时，彼此连接的开关晶体管Ts1、Ts2、Ts3的栅极电极2155可以形成为沿一方向延伸的杆形状。例如，第1像素PX1至第3像素PX3的开关晶体管Ts1、Ts2、Ts3的栅极电极2155可以向列方向延伸。
第1导电层还可以包括扫描线151。扫描线151可以沿一方向延伸，例如，可以向行方向延伸。扫描线151可以与第1像素PX1至第3像素PX3的开关晶体管Ts1、Ts2、Ts3的栅极电极2155连接。扫描线151可以与第1像素PX1至第3像素PX3的开关晶体管Ts1、Ts2、Ts3的栅极电极2155形成为一体。
形成第1导电层之后可以执行掺杂工艺。可以是，被第1导电层覆盖的半导体层不被掺杂，未被第1导电层覆盖的半导体层的部分被掺杂而具有与导电体相同的特性。即，被第1导电层覆盖的驱动晶体管Td1、Td2、Td3的沟道1132、开关晶体管Ts1、Ts2、Ts3的沟道2132不被掺杂。未被第1导电层覆盖的驱动晶体管Td1、Td2、Td3的第1区域1131以及第2区域1133、开关晶体管Ts1、Ts2、Ts3的第1区域2131以及第2区域2133被掺杂而具有与导电体相同的特性。
在包括驱动晶体管Td1、Td2、Td3的栅极电极1155、开关晶体管Ts1、Ts2、Ts3的栅极电极2155、下部维持电极1153的第1导电层之上可以位置有第2绝缘层160。
第2绝缘层160之上可以配置有包括数据线171a、171b、171c、驱动电压线172、上部维持电极1154的第2导电层。图6示出了根据一实施例的显示装置的一部分层即半导体层、第1导电层以及第2导电层。
数据线171a、171b、171c可以包括第1数据线171a、第2数据线171b以及第3数据线171c。第1数据线171a、第2数据线171b以及第3数据线171c可以沿一方向长长地延伸。例如，第1数据线171a、第2数据线171b以及第3数据线171c可以沿列方向长长地延伸。第1数据线171a、第2数据线171b以及第3数据线171c可以位置为彼此相邻，可以位置为隔开预定间距。可以是，在第1数据线171a、第2数据线171b以及第3数据线171c中施加有彼此不同的数据电压DL1、DL2、DL3，并且可以隔开配置以免它们之间发生短路。第2数据线171b可以与第1数据线171a的左侧相邻位置，第3数据线171c可以与第2数据线171b的左侧相邻位置。
开关晶体管Ts1、Ts2、Ts3的半导体层2130的第1区域2131可以与数据线171a、171b、171c重叠，并且可以与数据线171a、171b、171c连接。第1像素PX1的开关晶体管Ts1可以与第1数据线171a连接。第2绝缘层160可以包括与开关晶体管Ts1的半导体层2130的第1区域2131以及第1数据线171a重叠的接触孔165。接触孔165可以进一步形成在第1绝缘层120中。第1数据线171a可以通过接触孔165与开关晶体管Ts1的半导体层2130的第1区域2131连接。然而，不限于此，第1数据线171a也可以通过其它连接电极与开关晶体管Ts1的半导体层2130的第1区域2131连接。同样地，第2像素PX2的开关晶体管Ts2可以与第2数据线171b连接，第3像素PX3的开关晶体管Ts3可以与第3数据线171c连接。各像素PX1、PX2、PX3的开关晶体管Ts1、Ts2、Ts3的半导体层2130的长度可以不同。例如，第1像素PX1的开关晶体管Ts1的半导体层2130的长度可以长于第2像素PX2的开关晶体管Ts2的半导体层2130的长度。第2像素PX2的开关晶体管Ts2的半导体层2130的长度可以长于第3像素PX3的开关晶体管Ts3的半导体层2130的长度。
驱动电压线172可以沿一方向长长地延伸。驱动电压线172可以向与数据线171a、171b、171c并排的方向延伸。例如，驱动电压线172可以沿列方向长长地延伸。驱动电压ELVDD可以施加到驱动电压线172。
驱动晶体管Td1、Td2、Td3的半导体层1130的第1区域1131可以与驱动电压线172重叠。驱动晶体管Td1、Td2、Td3的半导体层1130的第1区域1131可以与驱动电压线172连接，并且，可以从驱动电压线172接收驱动电压ELVDD。第2绝缘层160可以包括与驱动晶体管Td1、Td2、Td3的半导体层1130的第1区域1131以及驱动电压线172重叠的接触孔161。接触孔161可以进一步形成在第1绝缘层120中。驱动电压线172可以通过接触孔161与驱动晶体管Td1、Td2、Td3的半导体层1130的第1区域1131连接。然而，不限于此，驱动电压线172也可以通过其它连接电极与驱动晶体管Td1、Td2、Td3的半导体层1130的第1区域1131连接。
上部维持电极1154可以与下部维持电极1153重叠。下部维持电极1153和上部维持电极1154可以将第2绝缘层160置于中间而彼此重叠，从而形成电容器Cst1、Cst2、Cst3。上部维持电极1154可以与驱动晶体管Td1、Td2、Td3的半导体层1130的第2区域1133重叠。第2绝缘层160可以包括与上部维持电极1154以及驱动晶体管Td1、Td2、Td3的半导体层1130的第2区域1133重叠的接触孔162。接触孔162可以进一步形成在第1绝缘层120中。上部维持电极1154可以通过接触孔162与驱动晶体管Td1、Td2、Td3的半导体层1130的第2区域1133连接。第1像素PX1至第3像素PX3的上部维持电极1154可以位置为沿一方向相邻。在平面上，在第1像素PX1的上部维持电极1154的下侧可以位置有第2像素PX2的上部维持电极1154，在第2像素PX2的上部维持电极1154的下侧可以位置有第3像素PX3的上部维持电极1154。
第2导电层还可以包括连接电极179。每个像素PX1、PX2、PX3可以包括连接电极179。各像素PX1、PX2、PX3的连接电极179可以与下部维持电极1153重叠。第2绝缘层160可以包括与连接电极179以及下部维持电极1153重叠的接触孔163。连接电极179可以通过接触孔163与下部维持电极1153连接。各像素PX1、PX2、PX3的连接电极179可以与开关晶体管Ts1、Ts2、Ts3的半导体层2130的第2区域2133重叠。第2绝缘层160可以包括与连接电极179以及开关晶体管Ts1、Ts2、Ts3的半导体层2130的第2区域2133重叠的接触孔164。接触孔164可以进一步形成在第1绝缘层120中。连接电极179可以通过接触孔164与开关晶体管Ts1、Ts2、Ts3的半导体层2130的第2区域2133连接。因此，在各像素PX1、PX2、PX3中连接电极179可以连接下部维持电极1153和开关晶体管Ts1、Ts2、Ts3的半导体层2130的第2区域2133之间。
在包括数据线171a、171b、171c、驱动电压线172、上部维持电极1154的第2导电层之上可以位置有保护膜180。
在保护膜180之上可以配置有包括第1像素电极191a、第2像素电极191b以及第3像素电极191c的第3导电层。图7示出了根据一实施例的显示装置的一部分层即第3导电层。
像素电极191a、191b、191c也称为阳极电极，可以形成为包含透明导电性氧化膜或者金属物质的单层或者包含它们的多层。透明导电性氧化膜可以包含ITO(铟锡氧化物，Indium Tin Oxide)、多晶(poly)-ITO、IZO(铟锌氧化物，Indium Zinc Oxide)、IGZO(铟镓锌氧化物，Indium Gallium Zinc Oxide)以及ITZO(铟锡锌氧化物，Indium Tin ZincOxide)等。金属物质可以包含银(Ag)、钼(Mo)、铜(Cu)、金(Au)以及铝(Al)等。
第1像素电极191a可以与第1像素PX1的驱动部PXD1连接。尤其，第1像素电极191a可以与第1像素PX1的驱动晶体管Td1连接。保护膜180可以包括与第1像素电极191a以及上部维持电极1154重叠的接触孔181。第1像素电极191a可以通过接触孔181与上部维持电极1154连接。上部维持电极1154与第1像素PX1的驱动晶体管Td1的半导体层1130的第2区域1133连接。因此，第1像素电极191a可以与第1像素PX1的驱动晶体管Td1的半导体层1130的第2区域1133连接。
同样地，第2像素电极191b可以与第2像素PX2的驱动部PXD2的驱动晶体管Td2连接，第3像素电极191c可以与第3像素PX3的驱动部PXD3的驱动晶体管Td3连接。
第1像素电极191a可以与第1像素PX1的驱动部PXD1重叠。第1像素电极191a可以与第2像素PX2的驱动部PXD2以及第3像素PX3的驱动部PXD3不重叠。第1像素电极191a的情况下，由于与其它像素的驱动部不重叠，因此在第1像素电极191a和其它像素之间不形成寄生电容。
第2像素电极191b可以与第1像素PX1的驱动部PXD1以及第2像素PX2的驱动部PXD2重叠。第2像素电极191b可以与第3像素PX3的驱动部PXD3不重叠。第2像素电极191b的情况下，由于与其它像素的驱动部重叠，因此在第2像素电极191b和其它像素的驱动部之间可能形成寄生电容。例如，第2像素电极191b和第1像素PX1的驱动晶体管Td1重叠而可能形成寄生电容，由此第2像素PX2的亮度可能降低。第2像素电极191b可以与第1像素PX1的下部维持电极1153以及上部维持电极1154重叠，由此产生的寄生电容可能几乎不会对第2像素PX2的亮度产生影响。在根据一实施例的显示装置中，与其它像素的驱动部重叠的第2像素电极191b包括开口部195b，由此可以减少在第2像素电极191b和其它像素之间形成的寄生电容。
第2像素电极191b可以包括与第1像素PX1的驱动晶体管Td1重叠的开口部195b。即，通过形成在第2像素电极191b中的开口部195b可以减少第2像素电极191b和第1像素PX1的驱动晶体管Td1的重叠面积。开口部195b可以与第1像素PX1的驱动晶体管Td1的栅极电极1155重叠。开口部195b可以与第1像素PX1的驱动晶体管Td1的半导体层1130的第1区域1131、沟道1132以及第2区域1133重叠。开口部195b可以与第1像素PX1的驱动晶体管Td1的半导体层1130的第1区域1131和驱动电压线172的连接部即接触孔161重叠。开口部195b可以与第1像素PX1的驱动晶体管Td1的半导体层1130的第2区域1133和上部维持电极1154的连接部即接触孔162重叠。随着开口部195b和第1像素PX1的重叠面积变宽，可以进一步减少寄生电容。然而，随着开口部195b的面积增加，可能不利于第2像素PX2的透射率。在根据一实施例的显示装置中，通过使得开口部195b与第1像素PX1的驱动晶体管Td1重叠，无需将开口部195b的面积形成为较大也可以有效减少寄生电容。即，可以最小化第2像素PX2的透射率的降低量的同时也可以有效防止由寄生电容引起的亮度降低。
第3像素电极191c可以与第2像素PX2的驱动部PXD2以及第3像素PX3的驱动部PXD3重叠。第3像素电极191c可以与第1像素PX1的驱动部PXD1不重叠。第3像素电极191c的情况下，虽然与其它像素的驱动部重叠，但与其它像素的驱动晶体管不重叠。第3像素电极191c可以与第2像素PX2的开关晶体管Ts2重叠，并且，与驱动晶体管Td2不重叠。因此，在第3像素电极191c和其它像素之间形成的寄生电容可能几乎不会对第3像素PX3的亮度产生影响。
在包括第1像素电极191a、第2像素电极191b以及第3像素电极191c的第3导电层以及保护膜180之上可以位置有像素界定层350(PDL，Pixel Defining Layer)。像素界定层350可以包括像素开口部351。像素开口部351可以与第1像素电极191a、第2像素电极191b以及第3像素电极191c重叠。像素开口部351可以与第1像素电极191a、第2像素电极191b以及第3像素电极191c的中心部重叠。像素界定层350可以形成为覆盖第1像素电极191a、第2像素电极191b以及第3像素电极191c的边缘。像素界定层350可以位于开口部195b内而覆盖开口部195b。此时，像素界定层350可以形成为覆盖位于开口部195b周边的第2像素电极191b的一部分。
在第1像素电极191a、第2像素电极191b、第3像素电极191c以及像素界定层350之上可以位置有发光层370。发光层370可以整体位于基板110之上。发光层370可以包含发射光的有机物。例如，发光层370可以包含发射蓝色光的低分子或者高分子有机物。然而，不限于此，发光层370可以不整体地位于基板110之上，而仅位于一部分区域中。此时，发光层370可以位于各像素PX1、PX2、PX3的像素开口部351内。此时，位于各像素PX1、PX2、PX3的像素开口部351内的发光层370可以由发射彼此不同波长的光的有机物构成。
虽然发光层370示出为单层，但实际上，在发光层370的上方和下方也可以包括有电子注入层、电子输送层、空穴输送层以及空穴注入层之类的辅助层。此时，在发光层370的下方可以配置有空穴注入层以及空穴输送层，在发光层370的上方可以配置有电子输送层以及电子注入层。
在发光层370之上可以位置有公共电极270。公共电极270也称为阴极电极，可以由包含ITO(铟锡氧化物，Indium Tin Oxide)、IZO(铟锌氧化物，Indium Zinc Oxide)、IGZO(铟镓锌氧化物，Indium Gallium Zinc Oxide)以及ITZO(铟锡锌氧化物，Indium Tin ZincOxide)等的透明导电层形成。公共电极270可以整体位于基板110上。
像素电极191a、191b、191c、发光层370以及公共电极270可以构成各像素PX1、PX2、PX3的发光二极管ED1、ED2、ED3。像素电极191a、191b、191c可以包含高反射性金属物质，此时，从发光层370发射的光可以被像素电极191a、191b、191c反射并穿过公共电极270而向外部发射。
虽然省略了在图中示出，但在公共电极270上可以位置有包含有机绝缘物质以及/或者无机绝缘物质的封装层。在封装层上可以位置有包含填充剂的填充层，在填充层上可以位置有包含绝缘物质的覆盖层、多个颜色转换层以及透过层。
颜色转换层可以转换入射光的波长而发射成不同波长的光，透过层可以按原样发射入射光。各像素PX1、PX2、PX3可以包括彼此不同的颜色转换层或者透过层，由此来发射彼此不同颜色的光。例如，第1像素PX1可以包括透过层来按原样显示蓝色光。第2像素PX2可以包括绿色转换层来发射绿色光。第3像素PX3可以包括红色转换层来发射红色光。颜色转换层可以包括彼此不同的半导体纳米结晶。半导体纳米结晶可以包含转换入射的光的波长的荧光体以及量子点(quantum dot)物质中的至少任意一个。量子点可以根据粒子尺寸调整发射的光的颜色，由此量子点可以具有蓝色、红色、绿色等各种发光颜色。
在多个颜色转换层以及透射层之上可以位置有绝缘层，在其上可以位置有多个滤色器以及遮光部件。
接着，将参照图8说明根据一实施例的显示装置，其如下。
由于根据图8所示的实施例的显示装置与根据图1至图7所示的实施例的显示装置具有相同的部分，因此将省略对相同的部分的说明。在本实施例中，在第3像素电极包括开口部的方面上与先前的实施例不同，将在下面进一步说明。
图8是示出根据一实施例的显示装置的平面图。
根据一实施例的显示装置包括基板110、位于基板110上的各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3及开关晶体管Ts1、Ts2、Ts3、与驱动晶体管Td1、Td2、Td3连接的像素电极191a、191b、191c、位于像素电极191a、191b、191c上的发光层370以及位于发光层370上的公共电极270。
第1像素电极191a可以与第1像素PX1的驱动部PXD1重叠。第1像素电极191a可以与第2像素PX2的驱动部PXD2以及第3像素PX3的驱动部PXD3不重叠。
第2像素电极191b可以与第2像素PX2的驱动部PXD2以及第3像素PX3的驱动部PXD3重叠。第2像素电极191b可以与第1像素PX1的驱动部PXD1不重叠。第2像素电极191b可以与第3像素PX3的开关晶体管Ts3重叠，并且可以与驱动晶体管Td3不重叠。
第3像素电极191c可以与第2像素PX2的驱动部PXD2以及第3像素PX3的驱动部PXD3重叠。第3像素电极191c可以与第1像素PX1的驱动部PXD1不重叠。第3像素电极191c可以包括开口部195c。开口部195c可以与第2像素PX2的驱动晶体管Td2重叠。通过形成在第3像素电极191c中的开口部195c可以减少第3像素电极191c和第2像素PX2的驱动晶体管Td2的重叠面积。开口部195c可以与第2像素PX2的驱动晶体管Td2的栅极电极1155重叠。开口部195c可以与第2像素PX2的驱动晶体管Td2的半导体层1130的第1区域1131、沟道1132以及第2区域1133重叠。开口部195c可以与第2像素PX2的驱动晶体管Td2的半导体层1130的第1区域1131和驱动电压线172的连接部即接触孔161重叠。开口部195c可以与第2像素PX2的驱动晶体管Td2的半导体层1130的第2区域1133和上部维持电极1154的连接部即接触孔162重叠。
在根据一实施例的显示装置中，与其它像素重叠的第3像素电极191c包括开口部195c，由此可以减少在第3像素电极191c和其它像素之间形成的寄生电容。
接着，将参照图9说明根据一实施例的显示装置，其如下。
由于根据图9所示的实施例的显示装置与根据图1至图7所示的实施例的显示装置具有相同的部分，因此将省略对相同的部分的说明。在本实施例中，在第2像素电极包括两个开口部的方面上与先前的实施例不同，将在下面进一步说明。
图9是示出根据一实施例的显示装置的平面图。
根据一实施例的显示装置包括基板110、位于基板110上的各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3及开关晶体管Ts1、Ts2、Ts3、与驱动晶体管Td1、Td2、Td3连接的像素电极191a、191b、191c、位于像素电极191a、191b、191c上的发光层370以及位于发光层370上的公共电极270。
第1像素电极191a可以与第1像素PX1的驱动部PXD1重叠。第1像素电极191a可以与第2像素PX2的驱动部PXD2以及第3像素PX3的驱动部PXD3不重叠。
第2像素电极191b可以与第1像素PX1的驱动部PXD1、第2像素PX2的驱动部PXD2以及第3像素PX3的驱动部PXD3重叠。第2像素电极191b可以包括第1开口部195b1以及第2开口部195b2。第1开口部195b1可以与第1像素PX1的驱动晶体管Td1重叠。通过形成在第2像素电极191b的第1开口部195b1可以减少第2像素电极191b和第1像素PX1的驱动晶体管Td1的重叠面积。第1开口部195b1可以与第1像素PX1的驱动晶体管Td1的栅极电极1155重叠。第1开口部195b1可以与第1像素PX1的驱动晶体管Td1的半导体层1130的第1区域1131、沟道1132以及第2区域1133重叠。第1开口部195b1可以与第1像素PX1的驱动晶体管Td1的半导体层1130的第1区域1131和驱动电压线172的连接部即接触孔161重叠。第1开口部195b1可以与第1像素PX1的驱动晶体管Td1的半导体层1130的第2区域1133和上部维持电极1154的连接部即接触孔162重叠。第2开口部195b2可以与第3像素PX3的开关晶体管Ts3重叠。通过形成在第2像素电极191b的第2开口部195b2可以减少第2像素电极191b和第3像素PX3的开关晶体管Ts3的重叠面积。第2开口部195b2可以与第3像素PX3的开关晶体管Ts3的栅极电极2155重叠。第2开口部195b2可以与第3像素PX3的开关晶体管Ts3的半导体层2130的至少一部分重叠。例如，第2开口部195b2可以与第3像素PX3的开关晶体管Ts3的半导体层2130的沟道2132以及第2区域2133重叠。第2开口部195b2可以与第3像素PX3的开关晶体管Ts3的半导体层2130的第2区域2133和连接电极179的连接部即接触孔164重叠。第2开口部195b2可以与第3像素PX3的连接电极179和下部维持电极1153的连接部即接触孔163重叠。
第3像素电极191c可以与第2像素PX2的驱动部PXD2以及第3像素PX3的驱动部PXD3重叠。第3像素电极191c可以与第1像素PX1的驱动部PXD1不重叠。第3像素电极191c可以与第2像素PX2的开关晶体管Ts2重叠，并且，可以与驱动晶体管Td2不重叠。
在根据一实施例的显示装置中，通过与其它像素重叠的第2像素电极191b包括第1开口部195b1以及第2开口部195b2，可以减少在第2像素电极191b和其它像素之间形成的寄生电容。
接着，将参照图10说明根据一实施例的显示装置，其如下。
由于根据图10所示的实施例的显示装置与根据图1至图7所示的实施例的显示装置具有相同的部分，因此将省略对相同的部分的说明。在本实施例中，在第3像素电极包括三个开口部的方面上与先前的实施例不同，将在下面进一步说明。
图10是示出根据一实施例的显示装置的平面图。
根据一实施例的显示装置包括基板110、位于基板110上的各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3及开关晶体管Ts1、Ts2、Ts3、与驱动晶体管Td1、Td2、Td3连接的像素电极191a、191b、191c、位于像素电极191a、191b、191c上的发光层370以及位于发光层370上的公共电极270。
第1像素电极191a可以与第1像素PX1的驱动部PXD1重叠。第1像素电极191a可以与第2像素PX2的驱动部PXD2以及第3像素PX3的驱动部PXD3不重叠。
第2像素电极191b可以与第2像素PX2的驱动部PXD2以及第3像素PX3的驱动部PXD3重叠。第2像素电极191b可以与第1像素PX1的驱动部PXD1不重叠。第2像素电极191b可以与第3像素PX3的开关晶体管Ts3重叠，并且，可以与驱动晶体管Td3不重叠。
第3像素电极191c可以与第1像素PX1的驱动部PXD1、第2像素PX2的驱动部PXD2以及第3像素PX3的驱动部PXD3重叠。第3像素电极191c可以包括第1开口部195c1、第2开口部195c2以及第3开口部195c3。第1开口部195c1可以与第1像素PX1的驱动晶体管Td1重叠。通过形成在第3像素电极191c的第1开口部195c1可以减少第3像素电极191c和第1像素PX1的驱动晶体管Td1的重叠面积。第2开口部195c2可以与第2像素PX2的驱动晶体管Td2重叠。通过形成在第3像素电极191c的第2开口部195c2可以减少第3像素电极191c和第2像素PX2的驱动晶体管Td2的重叠面积。第3开口部195c3可以与第3像素PX3的驱动晶体管Td3重叠。通过形成在第3像素电极191c的第3开口部195c3可以减少第3像素电极191c和第3像素PX3的驱动晶体管Td3的重叠面积。
在根据一实施例的显示装置中，通过与其它像素重叠的第3像素电极191c包括第1开口部195c1以及第3开口部195c3，可以减少在第3像素电极191c和其它像素之间形成的寄生电容。另外，第3像素电极191c也可以还包括与第3像素PX3的驱动晶体管Td3重叠的第2开口部195c2。
接着，将参照图11说明根据一实施例的显示装置，其如下。
由于根据图11所示的实施例的显示装置与根据图1至图7所示的实施例的显示装置具有相同的部分，因此将省略对相同的部分的说明。在本实施例中，在开口部内未配置有像素界定层的方面上与先前的实施例不同，将在下面进一步说明。
图11是示出根据一实施例的显示装置的截面图。
根据一实施例的显示装置包括基板110、位于基板110上的各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3及开关晶体管Ts1、Ts2、Ts3、与驱动晶体管Td1、Td2、Td3连接的像素电极191a、191b、191c、位于像素电极191a、191b、191c上的发光层370以及位于发光层370上的公共电极270。
第2像素电极191b可以与第1像素PX1的驱动部PXD1以及第2像素PX2的驱动部PXD2重叠。第2像素电极191b可以包括与第1像素PX1的驱动晶体管Td1重叠的开口部195b。通过形成在第2像素电极191b中的开口部195b可以减少第2像素电极191b和第1像素PX1的驱动晶体管Td1的重叠面积。
可以是，在像素电极191a、191b、191c以及保护膜180上位置有像素界定层350，像素界定层350包括像素开口部351。
在先前的实施例中，像素界定层350可以通过位置在开口部195b内来覆盖开口部195b。在本实施例中，可以是，像素界定层350不位置在开口部195b内，并且，不覆盖开口部195b。即，像素开口部351可以与第2像素电极191b的开口部195b重叠。因此，在第2像素电极191b的开口部195b内位置有发光层370。在开口部195b内发光层370直接位于保护膜180上。
在根据一实施例的显示装置中，通过与其它像素重叠的第2像素电极191b包括开口部195b，可以减少在第2像素电极191b和其它像素之间形成的寄生电容。
接着，将参照图12说明根据一实施例的显示装置，其如下。
由于根据图12所示的实施例的显示装置与根据图1至图7所示的实施例的显示装置具有相同的部分，因此将省略对相同的部分的说明。在本实施例中，在像素界定层的厚度为二元化的方面上与先前的实施例不同，将在下面进一步说明。
图12是示出根据一实施例的显示装置的截面图。
根据一实施例的显示装置包括基板110、位于基板110上的各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3及开关晶体管Ts1、Ts2、Ts3、与驱动晶体管Td1、Td2、Td3连接的像素电极191a、191b、191c、位于像素电极191a、191b、191c上的发光层370以及位于发光层370上的公共电极270。
第2像素电极191b可以与第1像素PX1的驱动部PXD1以及第2像素PX2的驱动部PXD2重叠。第2像素电极191b可以包括与第1像素PX1的驱动晶体管Td1重叠的开口部195b。通过形成在第2像素电极191b的开口部195b可以减少第2像素电极191b和第1像素PX1的驱动晶体管Td1的重叠面积。
可以是，在像素电极191a、191b、191c以及保护膜180上位置有像素界定层350，像素界定层350包括像素开口部351。
在先前的实施例中，像素界定层350可以具有一定的厚度，在本实施例中，像素界定层350可以根据位置具有不同的厚度。即，像素界定层350的厚度可以构成二元化。像素界定层350可以包括与开口部195b重叠的第1部分350a以及除了第1部分350a之外的其余的第2部分350b。第1部分350a的厚度可以比第2部分350b的厚度厚。像素界定层350的第1部分350a可以与开口部195b的一部分重叠。如图12所示，可以是，像素界定层350的第1部分350a与开口部195b的中心部重叠，开口部195b的边缘一部分区域与像素界定层350的第2部分350b重叠。然而，不限于此，像素界定层350的第1部分350a也可以与开口部195b的整体重叠。此时，像素界定层350的第2部分350b与开口部195b不重叠。
可以是，在像素电极191a、191b、191c以及像素界定层350上位置有发光层370，在发光层370上位置有公共电极270。在公共电极270和第1像素PX1的驱动晶体管Td1之间可以位置有像素界定层350。在本实施例中，通过将与开口部195b重叠的像素界定层350的第1部分350a的厚度形成为相对较厚，可以增加公共电极270和第1像素PX1的驱动晶体管Td1之间的距离。因此，可以减少在公共电极270和第1像素PX1的驱动晶体管Td1之间形成的寄生电容。
接着，将参照图13以及图14说明根据一实施例的显示装置，其如下。
由于根据图13以及图14所示的实施例的显示装置与根据图1至图7所示的实施例的显示装置具有相同的部分，因此将省略对相同的部分的说明。在本实施例中，在上部维持电极与驱动晶体管的栅极电极重叠的方面上与先前的实施例不同，将在下面进一步说明。
图13是示出根据一实施例的显示装置的平面图，图14是沿图13的XIV-XIV线示出的根据一实施例的显示装置的截面图。
根据一实施例的显示装置包括基板110、位于基板110上的各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3及开关晶体管Ts1、Ts2、Ts3、与驱动晶体管Td1、Td2、Td3连接的像素电极191a、191b、191c、位于像素电极191a、191b、191c上的发光层370以及位于发光层370上的公共电极270。
第2像素电极191b可以与第1像素PX1的驱动部PXD1以及第2像素PX2的驱动部PXD2重叠。第2像素电极191b可以包括与第1像素PX1的驱动晶体管Td1重叠的开口部195b。通过形成在第2像素电极191b中的开口部195b可以减少第2像素电极191b和第1像素PX1的驱动晶体管Td1的重叠面积。
在先前的实施例中，上部维持电极1154可以与驱动晶体管Td1、Td2、Td3的半导体层1130的第2区域1133重叠，并且，可以与沟道1132不重叠。即，上部维持电极1154可以形成为不覆盖驱动晶体管Td1、Td2、Td3的栅极电极1155。在本实施例中，上部维持电极1154可以与驱动晶体管Td1、Td2、Td3的半导体层1130的沟道1132以及第2区域1133重叠。即，上部维持电极1154可以形成为覆盖驱动晶体管Td1、Td2、Td3的栅极电极1155。
在根据一实施例的显示装置中，驱动晶体管Td1、Td2、Td3的大部分区域可以被第2导电层覆盖。因此，可以减少施加到驱动晶体管Td1、Td2、Td3的信号对位于驱动晶体管Td1、Td2、Td3的上方的其它电极层产生的影响。例如，可以减少施加到第1像素PX1的驱动晶体管Td1的信号对第2像素电极191b产生的影响。即，可以减少在第2像素电极191b和第1像素PX1之间形成的寄生电容。另外，通过与其它像素重叠的第2像素电极191b包括开口部195b，可以进一步减少在第2像素电极191b和其它像素之间形成的寄生电容。
接着，将参照图15说明根据一实施例的显示装置，其如下。
由于根据图15所示的实施例的显示装置与根据图13以及图14所示的实施例的显示装置具有相同的部分，因此将省略对相同的部分的说明。在本实施例中，在像素界定层的厚度为二元化的方面上与先前的实施例不同，将在下面进一步说明。
图15是示出根据一实施例的显示装置的截面图。
根据一实施例的显示装置包括基板110、位于基板110上的各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3及开关晶体管Ts1、Ts2、Ts3、与驱动晶体管Td1、Td2、Td3连接的像素电极191a、191b、191c、位于像素电极191a、191b、191c上的发光层370以及位于发光层370上的公共电极270。
第2像素电极191b可以与第1像素PX1的驱动部PXD1以及第2像素PX2的驱动部PXD2重叠。第2像素电极191b可以包括与第1像素PX1的驱动晶体管Td1重叠的开口部195b。通过形成在第2像素电极191b的开口部195b可以减少第2像素电极191b和第1像素PX1的驱动晶体管Td1的重叠面积。
上部维持电极1154可以与驱动晶体管Td1、Td2、Td3的半导体层1130的沟道1132以及第2区域1133重叠。即，上部维持电极1154可以形成为覆盖驱动晶体管Td1、Td2、Td3的栅极电极1155。
可以是，在像素电极191a、191b、191c以及保护膜180上位置有像素界定层350，像素界定层350包括像素开口部351。像素界定层350可以根据位置具有不同的厚度。像素界定层350可以包括与开口部195b重叠的第1部分350a以及除了第1部分350a之外的其余的第2部分350b。第1部分350a的厚度可以比第2部分350b的厚度厚。像素界定层350的第1部分350a可以与开口部195b的一部分或者整体重叠。
在本实施例中，通过将与开口部195b重叠的像素界定层350的第1部分350a的厚度形成为相对较厚，可以减少在公共电极270和第1像素PX1的驱动晶体管Td1之间形成的寄生电容。另外，驱动晶体管Td1、Td2、Td3的大部分区域被第2导电层覆盖，从而可以减少施加到驱动晶体管Td1、Td2、Td3的信号对位于驱动晶体管Td1、Td2、Td3的上方的其它电极层产生的影响。另外，通过与其它像素重叠的第2像素电极191b包括开口部195b，可以进一步减少在第2像素电极191b和其它像素之间形成的寄生电容。
接着，将参照图16以及图17说明根据一实施例的显示装置，其如下。
由于根据图16以及图17所示的实施例的显示装置与根据图1至图7所示的实施例的显示装置具有相同的部分，因此将省略对相同的部分的说明。在本实施例中，在像素电极中未形成有开口部的方面上与先前的实施例不同，将在下面进一步说明。
图16是示出根据一实施例的显示装置的平面图，图17是沿图16的XVII-XVII线示出的根据一实施例的显示装置的截面图。
根据一实施例的显示装置包括基板110、位于基板110上的各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3及开关晶体管Ts1、Ts2、Ts3、与驱动晶体管Td1、Td2、Td3连接的像素电极191a、191b、191c、位于像素电极191a、191b、191c上的发光层370以及位于发光层370上的公共电极270。
第2像素电极191b可以与第1像素PX1的驱动部PXD1以及第2像素PX2的驱动部PXD2重叠。在先前的实施例中，第2像素电极191b可以包括开口部，在本实施例中，第2像素电极191b可以不包括开口部。第1像素电极191a以及第3像素电极191c也可以不包括开口部。
像素电极191a、191b、191c可以位于保护膜180上。在第2像素电极191b和第1像素PX1的驱动晶体管Td1之间可以位置有保护膜180。在先前的实施例中，保护膜180可以具有一定的厚度，在本实施例中，保护膜180可以根据位置具有不同的厚度。即，保护膜180的厚度可以构成二元化。保护膜180可以包括位于第1像素PX1的驱动晶体管Td1和第2像素电极191b之间的第1部分180a以及除了第1部分180a之外的其余的第2部分180b。第1部分180a的厚度可以比第2部分180b的厚度厚。如图17所示，保护膜180的第1部分180a可以与第1像素PX1的驱动晶体管Td1的一部分重叠。然而，不限于此，保护膜180的第1部分180a也可以与第1像素PX1的驱动晶体管Td1的整体重叠。此时，保护膜180的第2部分180b与第1像素PX1的驱动晶体管Td1不重叠。
通过将位于第2像素电极191b和第1像素PX1的驱动晶体管Td1之间的保护膜180的第1部分180a的厚度形成为相对较厚，可以增加第2像素电极191b和第1像素PX1的驱动晶体管Td1之间的距离。因此，可以减少在第2像素电极191b和第1像素PX1的驱动晶体管Td1之间形成的寄生电容。
接着，将参照图18以及图19说明根据一实施例的显示装置，其如下。
由于根据图18以及图19所示的实施例的显示装置与根据图16以及图17所示的实施例的显示装置具有相同的部分，因此将省略对相同的部分的说明。在本实施例中，在上部维持电极与驱动晶体管的栅极电极重叠的方面上与先前的实施例不同，将在下面进一步说明。
图18是示出根据一实施例的显示装置的平面图，图19是沿图18的XIX-XIX线示出的根据一实施例的显示装置的截面图。
根据一实施例的显示装置包括基板110、位于基板110上的各像素PX1、PX2、PX3的驱动晶体管Td1、Td2、Td3及开关晶体管Ts1、Ts2、Ts3、与驱动晶体管Td1、Td2、Td3连接的像素电极191a、191b、191c、位于像素电极191a、191b、191c上的发光层370以及位于发光层370上的公共电极270。
第2像素电极191b可以与第1像素PX1的驱动部PXD1以及第2像素PX2的驱动部PXD2重叠。
保护膜180可以包括位于第1像素PX1的驱动晶体管Td1和第2像素电极191b之间的第1部分180a以及除了第1部分180a之外的其余的第2部分180b。第1部分180a的厚度可以比第2部分180b的厚度厚。因此，可以减少在第2像素电极191b和第1像素PX1的驱动晶体管Td1之间形成的寄生电容。
在先前的实施例中，上部维持电极1154可以与驱动晶体管Td1、Td2、Td3的半导体层1130的第2区域1133重叠，并且，可以与沟道1132不重叠。即，上部维持电极1154可以形成为不覆盖驱动晶体管Td1、Td2、Td3的栅极电极1155。在本实施例中，上部维持电极1154可以与驱动晶体管Td1、Td2、Td3的半导体层1130的沟道1132以及第2区域1133重叠。即，上部维持电极1154可以形成为覆盖驱动晶体管Td1、Td2、Td3的栅极电极1155。
在根据一实施例的显示装置中，驱动晶体管Td1、Td2、Td3的大部分区域可以被第2导电层覆盖。因此，可以减少施加到驱动晶体管Td1、Td2、Td3的信号对位于驱动晶体管Td1、Td2、Td3的上方的其它电极层产生的影响。
以上，针对本发明的实施例详细地进行了说明，但是本发明的权利范围不限于此，本领域技术人员利用权利要求书中所定义的本发明的基本概念进行的多种变形和改良形式也属于本发明的权利范围。

Claims (20)

1.一种显示装置，其中，包括：
基板，包括多个像素，所述多个像素包括第1像素以及第2像素；
位于所述基板上的所述第1像素的驱动部以及所述第2像素的驱动部；
第1像素电极，与所述第1像素的所述驱动部重叠，并与所述第1像素的所述驱动部连接；
第2像素电极，与所述第1像素的所述驱动部以及所述第2像素的所述驱动部重叠，并与所述第2像素的所述驱动部连接；
发光层，位于所述第1像素电极以及所述第2像素电极上；以及
公共电极，位于所述发光层上，
所述第2像素电极包括与所述第1像素的所述驱动部重叠的第1开口部。
2.根据权利要求1所述的显示装置，其中，
所述多个像素的驱动部的每一个包括：
驱动晶体管；以及
开关晶体管，与所述驱动晶体管连接，
所述第2像素电极的所述第1开口部与所述第1像素的驱动晶体管重叠。
3.根据权利要求2所述的显示装置，其中，
所述显示装置还包括位于所述基板上的驱动电压线、第1数据线以及第2数据线，
所述第1像素的所述驱动晶体管以及所述第2像素的驱动晶体管与所述驱动电压线连接，
所述第1像素的开关晶体管与所述第1数据线连接，
所述第2像素的开关晶体管与所述第2数据线连接。
4.根据权利要求2所述的显示装置，其中，
所述多个像素还包括第3像素，
所述显示装置还包括：
位于所述基板上的所述第3像素的驱动部；以及
与所述第3像素的所述驱动部连接的第3像素电极，
所述第2像素电极与所述第3像素的所述驱动部进一步重叠，
所述第2像素电极还包括与所述第3像素的驱动晶体管重叠的第2开口部。
5.根据权利要求4所述的显示装置，其中，
所述第2像素电极还包括与所述第2像素的驱动晶体管重叠的第3开口部。
6.根据权利要求2所述的显示装置，其中，
所述显示装置还包括：
保护膜，位于所述第1像素的所述驱动晶体管以及所述第2像素的驱动晶体管上；以及
像素界定层，位于所述第1像素电极、所述第2像素电极以及所述保护膜上，并包括像素开口部，
所述像素开口部与所述第1像素电极以及所述第2像素电极重叠。
7.根据权利要求6所述的显示装置，其中，
所述像素界定层位于所述第1开口部内。
8.根据权利要求6所述的显示装置，其中，
所述像素界定层与所述第1开口部不重叠。
9.根据权利要求6所述的显示装置，其中，
所述像素界定层包括：
与所述第1开口部重叠的第1部分；以及
除了所述第1部分之外的其余的第2部分，
所述第1部分的厚度比所述第2部分的厚度厚。
10.根据权利要求2所述的显示装置，其中，
所述多个像素的每一个的驱动晶体管包括：
半导体层，位于所述基板上，并包括第1区域、沟道以及第2区域；以及
栅极电极，与所述半导体层的沟道重叠，
所述显示装置还包括：
下部维持电极，从所述驱动晶体管的栅极电极延伸；以及
上部维持电极，位于所述下部维持电极上，并与所述下部维持电极重叠，并且，与所述驱动晶体管的所述半导体层的所述第2区域连接。
11.根据权利要求10所述的显示装置，其中，
所述上部维持电极与所述驱动晶体管的所述半导体层的所述第2区域重叠。
12.根据权利要求11所述的显示装置，其中，
所述上部维持电极与所述驱动晶体管的所述栅极电极进一步重叠。
13.根据权利要求12所述的显示装置，其中，
所述显示装置还包括：
保护膜，位于所述第1像素的所述驱动晶体管以及所述第2像素的驱动晶体管上；以及
像素界定层，位于所述第1像素电极、所述第2像素电极以及所述保护膜上，并包括像素开口部，
所述像素开口部与所述第1像素电极以及所述第2像素电极重叠。
14.根据权利要求13所述的显示装置，其中，
所述像素界定层位于所述第1开口部内。
15.根据权利要求13所述的显示装置，其中，
所述像素界定层包括：
与所述第1开口部重叠的第1部分；以及
除了所述第1部分之外的其余的第2部分，
所述第1部分的厚度比所述第2部分的厚度厚。
16.根据权利要求1所述的显示装置，其中，
所述第1像素和所述第2像素显示彼此不同的颜色。
17.一种显示装置，其中，包括：
基板，包括多个像素，所述多个像素包括第1像素以及第2像素；
位于所述基板上的所述第1像素的驱动部以及所述第2像素的驱动部；
保护膜，位于所述第1像素的所述驱动部以及所述第2像素的所述驱动部上；
第1像素电极，位于所述保护膜上，并与所述第1像素的所述驱动部重叠，并且，与所述第1像素的所述驱动部连接；
第2像素电极，位于所述保护膜上，并与所述第1像素的所述驱动部以及所述第2像素的所述驱动部重叠，并且，与所述第2像素的所述驱动部连接；
发光层，位于所述第1像素电极以及所述第2像素电极上；以及
公共电极，位于所述发光层上，
所述保护膜包括：
位于所述第1像素的所述驱动部和所述第2像素电极之间的第1部分；以及
除了所述第1部分之外的其余的第2部分，
所述第1部分的厚度比所述第2部分的厚度厚。
18.根据权利要求17所述的显示装置，其中，
所述多个像素的驱动部的每一个包括：
驱动晶体管；以及
开关晶体管，与所述驱动晶体管连接，
所述保护膜的所述第1部分位于所述第1像素电极的驱动晶体管和所述第2像素电极之间。
19.根据权利要求18所述的显示装置，其中，
所述多个像素的每一个的驱动晶体管包括：
半导体层，位于所述基板上，并包括第1区域、沟道以及第2区域；以及
栅极电极，与所述半导体层的所述沟道重叠，
所述显示装置还包括：
下部维持电极，从所述驱动晶体管的所述栅极电极延伸；以及
上部维持电极，位于所述下部维持电极上，并与所述下部维持电极重叠，并且，与所述驱动晶体管的所述半导体层的所述第2区域连接。
20.根据权利要求19所述的显示装置，其中，
所述上部维持电极与所述驱动晶体管的所述栅极电极进一步重叠。
CN202110905608.9A 2020-10-29 2021-08-05 显示装置 Pending CN114429972A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200142037A KR20220058687A (ko) 2020-10-29 2020-10-29 표시 장치
KR10-2020-0142037 2020-10-29

Publications (1)

Publication Number Publication Date
CN114429972A true CN114429972A (zh) 2022-05-03

Family

ID=81310276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110905608.9A Pending CN114429972A (zh) 2020-10-29 2021-08-05 显示装置

Country Status (3)

Country Link
US (1) US11963399B2 (zh)
KR (1) KR20220058687A (zh)
CN (1) CN114429972A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5386994U (zh) 1976-12-20 1978-07-17
JP2004191627A (ja) 2002-12-11 2004-07-08 Hitachi Ltd 有機発光表示装置
KR100581913B1 (ko) * 2004-05-22 2006-05-23 삼성에스디아이 주식회사 유기 전계 발광 표시장치
KR100700648B1 (ko) * 2005-01-31 2007-03-27 삼성에스디아이 주식회사 전면발광 유기전계발광표시장치
KR100635514B1 (ko) 2006-01-23 2006-10-18 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101534006B1 (ko) * 2008-07-29 2015-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5386994B2 (ja) 2009-01-09 2014-01-15 ソニー株式会社 表示装置および電子機器
US20130069067A1 (en) 2011-09-20 2013-03-21 Keun Chun Youn Organic light emitting diode (oled) display device and method for manufacturing the same
WO2016098317A1 (ja) 2014-12-18 2016-06-23 株式会社Ｊｏｌｅｄ 表示装置
KR102483953B1 (ko) 2015-10-16 2023-01-03 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치

Also Published As

Publication number Publication date
US11963399B2 (en) 2024-04-16
KR20220058687A (ko) 2022-05-10
US20220140036A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US11990480B2 (en) Display device and array substrate
US9947725B2 (en) Display device
US12015021B2 (en) Display device and array substrate
JP6985983B2 (ja) 表示装置
US11824150B2 (en) Display device and array substrate
KR102476562B1 (ko) 전계발광 표시장치
US10836538B2 (en) Display device
CN113314565B (zh) 显示装置
CN104241325A (zh) 显示装置
KR20120062280A (ko) 박막 트랜지스터 및 유기 발광 표시 장치
KR20180032249A (ko) 표시 장치
KR102691390B1 (ko) 유기발광표시장치
KR102476561B1 (ko) 전계발광 표시장치
CN107845660B (zh) 发光二极管显示器件
US20240258295A1 (en) Display device and array substrate
CN114429972A (zh) 显示装置
US20240395973A1 (en) Display device
CN113130566B (zh) 有机发光二极管显示装置
WO2023127158A1 (ja) 表示装置及び表示装置の製造方法
KR102341493B1 (ko) 유기발광 표시소자
KR20250042905A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination