CN114356018B - 一种可以切换常规模式与低压模式的带隙基准源电路 - Google Patents

Abstract

本申请提供了一种带隙基准源电路及其控制方法。带隙基准源电路包括：核心带隙基准源生成电路及其控制电路、以及带隙基准源输出电路。控制电路根据控制信号，切换核心带隙基准源生成电路的工作模式，包括常规模式和低压模式。核心带隙基准源生成电路在常规模式下输出第一基准电压，还用于在低压模式下输出第二基准电压。带隙基准源输出电路用于基于第一基准电压或者第二基准电压，输出目标电压或者目标电流。

Description

一种可以切换常规模式与低压模式的带隙基准源电路

技术领域

本申请涉及集成电路技术领域，尤其涉及一种可以切换常规模式与低压模式的带隙基准源电路。

背景技术

在模拟集成电路中需要带隙基准源电路提供稳定的直流电压，这样的基准电压几乎不受电源电压和温度的影响。最经典的带隙基准源电路是利用一个与温度成正比的电压与一个与温度成反比的电压之和，二者温度系数相互抵消，从而获得与温度几乎无关的基准电压。带隙基准源电路由于具有电路简单，便于控制，温漂低等优点而得到广泛应用。随着微电子技术发展，带隙基准源电路在模数-数模转换、电源芯片和锁相环等模拟电路中有广泛应用。

一般，双极晶体管(bipolarjunctiontransistor，BJT)中基极发射极电压V_be具有负温系数，而两个相同双极晶体管工作在不同电流密度下时，它们的基极发射极电压V_be的差值(ΔV_be)就与绝对温度成正比。正负温电压以一定比例补偿，可以使带隙基准源电路产生1.25v左右的基准电压，并且基本保持不变，该基准电压与硅的带隙电压差不多。

发明内容

本申请提供了一种可以切换常规模式和低压模式的带隙基准源电路，该带隙基准源电路中核心带隙基准源生成电路可以在控制电路的控制下，工作在常规模式或者低压模式，并且输出两种大小不同的基准电压。

第一方面，本申请提供一种可以切换常规模式和低压模式的带隙基准源电路。

该带隙基准源电路包括：核心带隙基准源生成电路及其控制电路、以及带隙基准源输出电路。

其中，控制电路根据控制信号，控制所述核心带隙基准源生成电路工作在常规模式或者低压模式；所述核心带隙基准源生成电路用于在所述常规模式下输出第一基准电压，以及在所述低压模式下输出第二基准电压；所述带隙基准源输出电路用于基于所述第一基准电压或者第二基准电压，输出目标电压或目标电流。

该带隙基准源电路可以被控制在不同模式下工作，其中的核心带隙基准源生成电路在不同模式下输出不同大小的基准电压。核心带隙基准源生成电路可以工作在低压模式下，并输出低于常规模式下的第一基准电压的第二基准电压。使得带隙基准源输出电路在不同模式下均可以保证输出设计的目标电压或目标电流。在一种可能的实施方式中，所述核心带隙基准源生成电路包括：第一支路、第二支路、第三支路和第一选择器；

所述第二支路和所述第三支路均与所述第一支路连接，所述第一支路、所述第二支路、所述第三支路用于在所述控制电路的控制下，向所述第一选择器提供所述第一基准电压或者第二基准电压；

所述第一支路包括第一电阻支路、第二电阻支路、第三电阻支路以及双极晶体管支路；

所述第一电阻支路的第二端与所述双极晶体管支路连接，所述第二电阻支路的第二端通过所述第三电阻支路与所述双极晶体管支路连接。

在一种可能的实施方式中，所述第二支路包括第一接地电阻、第二接地电阻，第一传输门和第二传输门；

所述第一接地电阻的第一端通过所述第一传输门与所述第一电阻支路的第二端连接，所述第二接地电阻的第一端通过所述第二传输门与所述第二电阻支路的第二端连接，所述第一接地电阻的第二端和所述第二接地电阻的第二端接地。

在一种可能的实施方式中，所述第一支路还包括：第一放大器、第一场效应管和第二场效应管；

其中，所述第一放大器的正输入端和负输入端分别与所述第一电阻支路的第二端和所述第二电阻支路的第二端连接，所述第一场效应管的源极接收电源电压，所述第一场效应管的栅极与所述第一放大器的输出端连接，所述第一场效应管的漏极与所述第二场效应管的源极连接，所述第二场效应管的漏极分别与所述第一电阻支路的第一端和所述第二电阻支路的第一端连接，所述第二场效应管的漏极还与所述第一选择器连接，所述第二场效应管的栅极与内部偏置电路连接。

在一种可能的实施方式中，所述第一电阻支路与所述第二电阻支路的结构相同，均包括第一电阻网络；

其中，所述第一电阻网络在所述常规模式下的阻值为第一阻值，在所述低压模式下的阻值为第二阻值。

在一种可能的实施方式中，所述双极晶体管支路包括第一双极晶体管和第二双极晶体管；

所述第一双极晶体管的基极和集电极均接地，所述第一双极晶体管的发射极与所述第一电阻支路连接，所述第二双极晶体管的基极和集电极均接地，所述第二双极晶体管的发射极与所述第三电阻支路的第二端连接，所述第三电阻支路的第一端与所述第二电阻支路第二端连接；

其中，所述第三电阻支路在所述常规模式下的阻值为第三阻值，在所述低压模式下的阻值为第四阻值。

在一种可能的实施方式中，所述第三支路用于接收所述第一支路提供的镜像电流，所述第三支路包括第三场效应管、第四场效应管和第三接地电阻，所述第三接地电阻用于基于所述镜像电流形成所述第二基准电压；

所述第三场效应管的源极接收电源电压，所述第三场效应管的栅极与所述第一支路连接，所述第三场效应管的漏极与所述第四场效应管的源极连接，所述第四场效应管的栅极与所述所述第一支路中的第二场效应管的栅极连接；所述第四场效应管的漏极与所述第三接地电阻连接；所述第四场效应管的漏极还与所述第一选择器连接。

在一种可能的实施方式中，所述带隙基准源输出电路包括电压到电流转换电路；

所述电压到电流转换电路用于将所述第一基准电压或者所述第二基准电压转换为所述目标电流输出。

在一种可能的实施方式中，所述电压到电流转换电路包括第二放大器、电流输出电路、和第四电阻支路；所述第二放大器和第四电阻支路均与电流输出电路连接；

所述第四电阻支路在所述常规模式下的阻值为第五阻值，在所述低压模式下的阻值为第六阻值。

第二方面，本申请还提供一种带隙基准源电路的控制方法。该方法包括：

控制第一选择器控制端为0、第一传输门和第二传输门关闭、控制第一电阻支路和第二电阻值的阻值为第一阻值、控制第三电阻支路和第四电阻支路的阻值分别为第三阻值和第五阻值，以使所述带隙基准源电路工作在常规模式下；其中，所述核心带隙基准源生成电路在所述常规模式下，输出第一基准电压；所述带隙基准源输出电路在所述常规模式下，基于所述第一基准电压输出目标电压或目标电流；

或者，控制所述第一选择器控制端为1、所述第一传输门和所述第二传输门打开、控制第一电阻支路和第二电阻值的阻值为第二阻值、控制第三电阻支路和第四电阻支路的阻值分别为第四阻值和第六阻值，以使所述带隙基准源电路工作在低压模式下；其中，所述核心带隙基准源生成电路在所述低压模式下，输出第二基准电压；所述带隙基准源输出电路在所述低压模式下，基于所述第二基准电压输出所述目标电压或所述目标电流。

附图说明

图1是本申请提供的一种经典带隙基准源电路的结构示意图；

图2是本申请提供的一种常规基准电压的温漂曲线图；

图3是本申请实施提供的一种电压到电流转换电路(V2I)的结构示意图；

图4是本申请实施提供的一种可以切换常规模式与低压模式的带隙基准源电路的结构示意图；

图5a是本申请实施提供的一种电阻网络的结构示意图；

图5b是本申请实施提供的一种电阻网络的结构示意图；

图5c是本申请实施提供的一种电阻网络的结构示意图；

图6是本申请实施提供的一种带隙基准源电路在低压模式下的电流走向示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本申请实施例的描述中，“示例性的”、“例如”或者“举例来说”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”、“例如”或者“举例来说”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”、“例如”或者“举例来说”等词旨在以具体方式呈现相关概念。

在本申请实施例的描述中，术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B这三种情况。另外，除非另有说明，术语“多个”的含义是指两个或两个以上。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

图1是本申请提供的一种经典带隙基准源电路的结构示意图。该带隙基准源电路主要由核心带隙基准源生成电路和带隙基准源输出电路两部分组成。

bandgap的作用是产生一个与电源和工艺无关，并且温漂很小的基准电压。如图1所示，双极晶体管BJT中Vbe具有负温系数，而两个相同双极晶体管工作在不同电流密度下，他们的基极发射极电压的差值(ΔVbe)就与绝对温度成正比。正负温电压以一定比例补偿，可以产生电压值为1.25v左右的基准电压。此基准电压在温度-40度到125度的范围区间基本保持不变。如图2所示的带隙基准源温漂曲线示意图，

图1所示的带隙基准源bandgap中包括：场效应晶体管Mb0、场效应晶体管Mb1、放大器OP1、电阻Rb1、电阻Rb2、电阻Rbg、双极晶体管Q1和Q2。

其中，Q1和Q2可以采用PNP型晶体管。带隙基准源bandgap中还包含外围的基本电路：偏置电流产生模块(Iref)和启动电路(startup)。Iref为整个带隙基准源电路提供所需电流。带隙基准源电路中需要启动电路，在系统上电后带隙基准源能进入正常的工作状态。

带隙基准源输出电路可以输出目标电压或者目标电流，或者同时输出目标电压和目标电流。本申请中，带隙基准源输出电路以电压到电流转换电路(V2I)为例进行说明。在具体的应用场景中，可以根据实际需要将V2I替换其他形式的电路。

如图1所示，V2I根据带隙基准源bandgap提供的基准电压可以产生需要的目标电流。在一个示例中，V2I输出的目标电流可以送入芯片内部的其他模拟模块，例如PLL，OSC，LDO，IO等。

由于带隙基准源电路会给整个芯片提供电压(或电流)基准，所以带隙基准源电路的性能会直接影响整个芯片的性能。其中，可以通过一些设计指标表征带隙基准源电路的性能，例如：温漂、噪声、功耗和电源电压抑制比(PSRR)。其中，PSRR是表征电路对电源噪声的抑制能力，绝对值越大，说明对电源噪声有更好的抑制能力。

为了改善带隙基准源电路的PSRR，本申请实施例提供一种V2I电路。V2I电路在图1所示电路的基础上，采用了级连结构的电流镜输出电路。

图3是本申请实施例提供的一种V2I电路的结构示意图。

如图3所示，该V2I电路中电流镜输出电路具体是，分别在MV1、MV3、MV5和MV7下面增加一个场效应管(MV2、MV4、MV6、MV8)，同时在MV1栅级和源极间接足够大的滤波电容，电路的PSRR得到提高。其中，以MV1和MV2为例，MV2的源极与MV1的漏极连接，MV3和MV4、MV5、MV6、以及MV7和MV8的连接关系与MV1和MV2的连接关系相似。图3所示的V2I电路电路中也包含偏置电路，为电流镜提供合适的偏置电流。

图3所示的V2I电路虽然采用电流镜结构改善了PSRR，但仍然存在问题。由于经典的带隙基准源只能产生1.25v左右的基准电压，图3中VBG＝1.25v，VBG_out也是1.25v左右，电压值相对高。当电源电压不断变低(由于供电不足或者或者其他原因)，例如从1.8v再继续降低，PMOS管MV1和MV2的V_DS会持续减小，使MV1和MV2不是深度饱和，不是最优工作状态了。在这种情况下，如果图3中的VBG不是1.25v，而是相对低的基准电压，将会相对改善带隙基准源输出电路的性能。

基于上述分析，本申请实施例提供一种可以切换常规模式和低压模式的带隙基准源电路，该带隙基准源电路中包含控制电路，控制电路可以使带隙基准源bandgap输出两种基准电压：一种是常规的基准电压，值为1.25v左右，与硅的带隙电压差不多；一种是低于常规基准电压的基准电压。加入此控制电路，带隙基准源bandgap后面带的带隙基准源输出电路(如V2I)在电源电压降低的情况下，其性能将不会因为基准电压过高而受到限制。

下面将结合图4详细介绍上述带控制电路的带隙基准源电路。

图4是本申请实施例提供一种可以切换常规模式和低压模式的带隙基准源电路的结构示意图。

首先介绍该带隙基准源电路中包含的器件以及各个器件的连接关系。

如图4所示，该带隙基准源电路中的核心带隙基准源生成电路包括：放大器OP1、场效应管Mb0、场效应管Mb1、电阻网络Rb1、电阻网络Rb2、电阻网络Rbg、双极晶体管Q1、双极晶体管Q2、接地电阻Rlv1、接地电阻Rlv2、传输门TG3、传输门TG4、场效应管Mb1、场效应管Mb2、接地电阻Rref，选择器MUX0。

图4中核心带隙基准源生成电路包含的各个器件的连接关系如下：

OP1的输出端与Mb0的栅极连接，Mb0的源极接收电源电压，Mb0的漏极与Mb1的源极连接，Mb1的漏极与Rb1和Rb2的第一端连接，Mb1的栅极与内部偏置电路相连，Mb1的漏极还与MUX0的一个输入端连接；

Rb1的第二端与OP1的正相输入端、Q1的集电极连接，Rb1的第二端还通过TG4与Rlv1连接，Rb2的第二端分别与OP1的负相输入端和Rbg的第一端连接，Rb2的第二端还通过TG3与Rlv2连接，Q2的发射级与Rbg的第二端连接，Q1和Q2的基极和集电极均接地；

Mb2的源极接收电源电压，Mb2的漏极与Mb3的源极连接，Mb2栅极和Mb0栅极均与OP1的输出相连，Mb3的漏极与Rref连接，Mb3的漏极还与MUX0的另一个输入端连接。Mb3的栅极与Mb1的栅极与内部偏置电路相连。

如图4所示，该带隙基准源输出电路中的V2I包括：单位增益放大器OP2、场效应管MV1、场效应管MV2、场效应管MV3、场效应管MV4、场效应管MV5、场效应管MV6、场效应管MV7、场效应管MV8、电阻网络Rout。

图4中V2I包含的各个器件的连接关系如下：

MV1、MV3、MV5、MV7的源极接收电源电压，MV1、MV3、MV5、MV7的栅极均与OP2的输出端连接，MV1的漏极、MV3的漏极、MV5的漏极、MV7的漏极分别与MV2的源极、MV4的源极、MV6的源极、MV8的源极连接。MV2的漏极与Rout和OP2的负相输入端连接，OP2的正相输入端与MUX0的输出端连接，MV4的漏极、MV6的漏极、MV8的漏极用于向其他模拟模块(analog block)提供目标电流(Irefout)，MV2、MV4、MV6、MV8的栅极均与V 2I的偏置电路相连。

在其他示例中，根据设计需要拓展电流输出模块，例如增加场效应管的数量。

图4所示的核心带隙基准源生成电路中的Rb1、Rb2、TG3、TG4、Rbg和MUX0，以及V2I中的Rout，均为带隙基准源电路的可控单元。其中，Rb1、Rb2、Rbg和Rout在不同工作模式下阻值不同。TG3和TG4用于在不同工作模式的控制下，控制Rlv1和Rlv2是否接入带隙基准源电路。MUX0用于在不同工作模式的控制下，输出常规的基准电压或者相对低的基准电压。为方便表述，常规的基准电压成为第一基准电压，相对低的基准电压称为第二基准电压。

由此，可以根据具体的场景需求，使用控制信号控制这些可控单元，使带隙基准源电路工作在常规模式或者低压模式，以保证基准电压输出模块，例如V2I在电源电压越来越低的趋势下均能输出目标电流。

在介绍图4所示带隙基准源电路的两种工作模式之前，先示例性的介绍一种上述各个电阻网络(Rb1、Rb2、Rbg、Rout)的具体实施电路。

图5a～图5c分别为图4中电阻网络Rb1/Rb2、Rbg和Rout的具体电路实现。其中，图5a是电阻网络Rb1和Rb2的结构示意图，图5b是电阻网络Rbg的结构示意图，图5c是电阻网络Rout的结构示意图。

具体地，可以通过控制信号分别控制各个电阻网络中的传输门的开合，使各个电阻网络呈现出两种工作模式中对应的阻值。其中，图5a～图5c中LVBG_SEL和LVBG_SELB表示控制信号，LVBG_SELB为LVBG_SEL的取反信号。

图5a所示的电阻网络包括电阻r1-r3、以及选择器TG1和TG2。电阻r1-r3的阻值可以根据实际场景的需求具体设置。

其中，r1-r3串联连接，r1的第一端与TG1的第一端连接，r1的第二端与TG1的第二端和r2的第一端连接，r2的第二端与TG2的第二端和r3的第一端连接，TG2的第一端与TG1的第一端连接还与r1第一端连接，r1的第一端和r3的第二端作为电阻网络的两个接口，例如，与Mb1的漏极、和Q1发射级连接。

在一个示例中，图4所示的Rb1和Rb2均采用图5a所示的电路结构。如图5a所示，采用控制信号LVBG_SELB和LVBG_SEL分别控制TG1和TG2打开或者关闭，使Rb1和Rb2在常规模式下的阻值为第一阻值，在低压模式下的阻值为第二阻值。

图5b所示的Rbg电阻网络包括电阻r4和r5、以及选择器TG5。电阻r4和r5的阻值可以根据实际场景的需求具体设置。

其中，r4和r5串联连接，r4的第一端与TG5的第一端连接，r4第二端与TG5的第二端连接同时与r5第一端连接。r4的第一端和r5的第二端为电阻网络的对外接口，例如，与Rb2和Q2发射级连接。

在一个示例中，图4所示的Rbg可以采用图5b所示的电路结构。如图5b所示，可以采用控制信号LVBG_SELB控制TG5打开或关闭，使得Rbg在常规模式下的阻值为第三阻值，在低压模式下的阻值为第四阻值。

图5c所示的Rout电阻网络包括电阻r6-r8、选择器TG6和TG7。电阻r6-r8的阻值可以根据实际场景的需求具体设置。

其中，r6的第一端与TG6的第一端连接并与TG7第一端连接，r6的第二端与TG6的第二端和r7的第一端连接，r7的第二端与TG7的第二端和r8的第一端连接，r6的第一端和r8的第二端作为该电阻网络的两个接口。

在一个示例中，图4所示的Rout可以采用图5c所示的电路结构。如图5c所示，可以采用控制信号LVBG_SEL和LVBG_SELB分别控制TG6和TG7打开或关闭，使Rout在在常规模式下的阻值为第五阻值，在低压模式下的阻值为第六阻值。

接下来，介绍图4所示带隙基准源电路的两种工作模式。

常规模式：带隙基准源电路中的核心带隙基准源生成电路输出第一基准电压(本申请中核心带隙基准源生成电路输出的第一基准电压为1.25V左右)。

当需要带隙基准源电路在常规模式下工作时，可以令控制信号LVBG_SEL＝0，相应的LVBG_SELB＝1。由此，核心带隙基准源生成电路中MUX0选择通路0并输出VREF_H，TG2、TG3、TG4、和TG7关断，TG1、TG5和TG6打开。

其中，TG3和TG4关断，使得Rlv1和Rlv2与bandgap断开连接。TG1打开、TG2关断，使Rb1和Rb2中的r2串联r3均接入电路，使Rb1和Rb2的阻值均为第一阻值(r2与r3的阻值之和)。TG5打开，使Rbg的阻值为第三阻值(r5的阻值)。TG6打开和TG7关断，使Rout的阻值为第五阻值(r7与r8的阻值之和)。MUX0选通电压VREF_H输出，即核心带隙基准源生成电路输出第一基准电压给V2I，V2I将第一基准电压转换为目标电流输出。

常规模式下，带隙基准源输出电压VREF_H具体推导过程如下。

通过合理设计高性能放大器OP1，放大器OP1的高增益使na和nb点电压相等(见图4)，两个双极晶体管Q1和Q2工作在不同电流密度下，电压VREF_H电压值如下：

公式(1)中，Rb1＝Rb2，V_BE1为Q1基级－发射级之间的电压，V_BE2为Q2基级－发射级之间的电压，V_Rb1为Rb1两端的电压，ΔV_BE为V_BE1的V_BE2的差值。其中，ΔV_BE可以根据公式(2)计算获得。

公式(2)中，V_T表示热电压，I₀表示双极晶体管Q2的集电极电流，nI₀表示双极晶体管Q1的集电极电流，I_S1表示双极晶体管Q1的饱和电流，I_S2表示双极晶体管Q2的饱和电流。其中，对于两个一样的双极晶体管Q1和Q2，I_S1＝I_S2。其中，根据经验值，双极晶体管电流密度的比例Q1：Q2＝1∶8，因此n可以取8。

根据可知，公式(2)在微分情况下，可以表示为可以看出，始终大于0，所以ΔV_BE具有正温度系数，且与温度或集电极电流无关。其中，k表示玻耳兹曼常量，q表示单个正电子所带的电荷量。

因此，双极性晶体管基极－发射极电压V_BE具有负温度系数，基极－发射极电压差ΔV_BE就与绝对温度成正比，即具有正温系数。

根据上述公式(1)可以看出，R_b2和R_bg选择合适的电阻值，补偿双极晶体管的正负温度系数，可以产生出一个零温度系数的基准，即这里的V_{REF_H}，电压值为1.25v左右。输出曲线见图2。从图2可以看出，当横轴扫描温度从-40到125度，纵轴是带隙基准电压随温度的变化非常小，即产生了一个与电源和工艺都关系不大，具有确定温度特性的直流电压。

低压模式：带隙基准源电路中的核心带隙基准源生成电路输出第二基准电压(本申请中核心带隙基准源生成电路输出的第二基准电压为0.95V(这个值是根据具体设计定的，这里以0.95v为例)。

当需要带隙基准源电路在低压模式下工作时，可以令控制信号LVBG_SEL＝1，相应的，LVBG_SELB＝0。由此，带隙基准源电路中的MUX0选择通路1打开，输出VREF_L，TG2、TG3、TG4、和TG7打开，TG1、TG5和TG6关断。

其中，TG3和TG4打开，使得Rlv1和Rlv2与接入bandgap电路。TG1关闭、TG2打开，使Rb1和Rb2中的r3接入电路，使Rb1和Rb2的阻值均为第二阻值(r3的阻值)。TG5关闭，使Rbg中的r4和r5串联接入电路，Rbg的阻值为第四阻值(r4和r5串联的阻值之和)。TG6关断和TG7打开，使Rout中的r8接入电路，Rout的阻值r8为第六阻值。MUX0选择通路1，MUX0选通电压VREF_L输出，即bandgap输出第二基准电压给V2I，V2I将第二基准电压转换为目标电流输出。

由于两种工作模式下电流I(见图4中V2I)一样，又由于常规模式下的基准电压高于低压模式下的基准电压，因此，常规模式下的Rout的阻值要大于低压模式下的Rout的阻值。

低压模式下，带隙基准源输出电压VREF_L具体推导过程如下。

低压模式的电流走向见图6，以Mb0和Mb2的电流镜像比例为1∶1为例，VREF_L可以通过公式(3)获得。

公式(3)中，Rlv1＝Rlv2，I_out为经过R_ref的电流。由于电流镜的镜像原理，流经Mb2的电流与流经Mb0的电流成比例关系，比例取决于实际电路的调试情况，本申请以Mb0:Mb2镜像电流比例1：1为例。流经Mb0的电流为两倍的I₁。由于TG3和TG4打开，R_lv1和R_lv2接入，I₁＝I_Rbg+I_Rlv2。通过合理设计高性能放大器OP，放大器OP的高增益使na和nb点电压相等，使I_Rbg＝△V_BE/R_bg。由于R_lv1与Q1并联，即R_lv1两端电压与Q1两端电压相等与R_lv2两端电压也相等，所以I_Rlv2＝I_Rlv1＝V_BE1/R_lv1。

由此可知，

从推导出来的公式可以看出：VREF_{_L}的值中引入了正温度系数项ΔV_BE和负温度系数项V_BE1。和常规模式下，带隙基准源的输出V_{REF_H}思路一样，利用双极晶体管的正负温度系数相互补偿，将这两个拥有相反温度系数的电压以合适的权重相加，获得具有零温度系数的带隙基准源VREF_{_L}。并且合理调节R_refR_bg和R_lv1的电阻值，可以生成基准电压为实际设计所需要的低于常规模式下的数值。

以上详细阐述了带隙基准源电路的两种工作模式。下面通过表1总结列出两种工作模式区别。

表1两种工作模式的区别

可以理解的是，在本申请的实施例中涉及的各种数字编号仅为描述方便进行的区分，并不用来限制本申请的实施例的范围。应理解，在本申请实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，不应对本申请实施例的实施过程构成任何限定。

以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。

Claims (8)

1.一种可以切换常规模式与低压模式的带隙基准源电路，其特征在于，包括：核心带隙基准源生成电路及其控制电路、以及带隙基准源输出电路；

所述控制电路根据控制信号，控制所述核心带隙基准源生成电路工作在常规模式或者低压模式；

所述核心带隙基准源生成电路用于在所述常规模式下输出第一基准电压，以及在所述低压模式下输出第二基准电压；

所述带隙基准源输出电路用于基于所述第一基准电压或者第二基准电压，输出目标电压或目标电流；

其中，所述带隙基准源电路包括第一场效应管支路、第二场效应管支路、第一电阻支路、第二电阻支路、第三电阻支路、双极晶体管支路、第三接地电阻、第一控制支路、第二控制支路、以及第一选择器；

所述第一场效应管支路的第一端和所述第二场效应管支路的第一端连接电源电压，所述第一场效应管支路的第二端连接所述第一电阻支路的第一端和所述第二电阻支路的第一端，所述第二场效应管支路的第二端连接所述第三接地电阻的第一端，所述第一场效应管支路的电流和所述第二场效应管支路的电流成比例；

所述第一电阻支路的第二端连接所述双极晶体管支路的第一端，所述第二电阻支路的第二端通过所述第三电阻支路连接所述双极晶体管支路的第二端，所述第一电阻支路的第二端的电压和所述第二电阻支路的第二端的电压相等；

所述第一控制支路的两端连接所述第一电阻支路的第二端和所述双极晶体管支路的第三端，所述第二控制支路的两端连接所述第二电阻支路的第二端和所述双极晶体管支路的第三端，所述第一控制支路和所述第二控制支路只在所述低压模式打开；

所述第一选择器的第一端连接所述第一场效应管支路的第二端，所述第一选择器的第二端连接所述第二场效应管支路的第二端，用于在所述常规模式将所述第一选择器的第一端的输入电压作为所述第一基准电压输出，以及用于在所述低压模式将所述第一选择器的第二端的输入电压作为所述第二基准电压输出。

2.根据权利要求1所述的带隙基准源电路，其特征在于，所述第一控制支路包括第一接地电阻和第一传输门，所述第二控制支路包括第二接地电阻和第二传输门；

所述第一接地电阻的第一端通过所述第一传输门与所述第一电阻支路的第二端连接，所述第二接地电阻的第一端通过所述第二传输门与所述第二电阻支路的第二端连接，所述第一接地电阻的第二端和所述第二接地电阻的第二端接地，所述第一传输门和所述第二传输门只在所述低压模式打开。

3.根据权利要求1或2所述的带隙基准源电路，其特征在于，所述带隙基准源电路包括还包括：第一放大器，所述第一场效应管支路包括第一场效应管和第二场效应管，所述第二场效应管支路包括第三场效应管和第四场效应管；

所述第一放大器的正输入端和负输入端分别与所述第一电阻支路的第二端和所述第二电阻支路的第二端连接，所述第一放大器的输出端与所述第一场效应管的栅极和所述第三场效应管的栅极连接；

所述第一场效应管的源极连接所述电源电压，所述第一场效应管的漏极与所述第二场效应管的源极连接，所述第二场效应管的漏极分别与所述第一电阻支路的第一端和所述第二电阻支路的第一端连接，所述第二场效应管的漏极与所述第一选择器连接,所述第二场效应管的栅极与内部偏置电路连接；

所述第三场效应管的源极接收所述电源电压，所述第三场效应管的漏极与所述第四场效应管的源极连接，所述第四场效应管的栅极与所述第二场效应管的栅极连接，第四场效应管的漏极与所述第三接地电阻连接，所述第四场效应管的漏极与所述第一选择器连接。

4.根据权利要求1所述的带隙基准源电路，其特征在于，所述第一电阻支路与所述第二电阻支路的结构相同，均包括第一电阻网络；

其中，所述第一电阻网络在所述常规模式下的阻值为第一阻值，在所述低压模式下的阻值为第二阻值。

5.根据权利要求1所述的带隙基准源电路，其特征在于，所述双极晶体管支路包括第一双极晶体管和第二双极晶体管；

所述第一双极晶体管的基极和集电极均接地，所述第一双极晶体管的发射极与所述第一电阻支路连接，所述第二双极晶体管的基极和集电极均接地，所述第二双极晶体管的发射极与所述第三电阻支路的第二端连接，所述第三电阻支路的第一端与所述第二电阻支路第二端连接；

所述双极晶体管支路的第一端包括所述第一双极晶体管的发射极，所述双极晶体管支路的第二端包括所述第二双极晶体管的发射极，所述双极晶体管支路的第三端包括所述第一双极晶体管的集电极和所述第二双极晶体管的集电极；

其中，所述第三电阻支路在所述常规模式下的阻值为第三阻值，在所述低压模式下的阻值为第四阻值。

6.根据权利要求1所述的带隙基准源电路，其特征在于，所述带隙基准源输出电路为电压到电流转换电路；

所述电压到电流转换电路用于将所述第一基准电压或者所述第二基准电压转换为所述目标电流输出。

7.根据权利要求6所述的带隙基准源电路，其特征在于，所述电压到电流转换电路包括第二放大器、电流输出电路、和第四电阻支路；所述第二放大器和所述第四电阻支路均与所述电流输出电路连接；

所述第四电阻支路在所述常规模式下的阻值为第五阻值，在所述低压模式下的阻值为第六阻值。

8.一种权利要求1-7任一项所述的带隙基准源电路的控制方法，其特征在于，所述方法包括：

控制第一选择器的控制端为0、第一控制支路和第二控制支路关闭、控制第一电阻支路和第二电阻支路的阻值为第一阻值、控制第三电阻支路和第四电阻支路的阻值分别为第三阻值和第五阻值，以使所述带隙基准源电路工作在常规模式下；其中，所述核心带隙基准源生成电路在所述常规模式下，输出第一基准电压；所述带隙基准源输出电路在所述常规模式下，基于所述第一基准电压输出目标电压或目标电流；

或者，控制所述第一选择器的控制端为1、所述第一控制支路和所述第二控制支路打开、控制第一电阻支路和第二电阻支路的阻值为第二阻值、控制第三电阻支路和第四电阻支路的阻值分别为第四阻值和第六阻值，以使所述带隙基准源电路工作在低压模式下；其中，所述核心带隙基准源生成电路在所述低压模式下，输出第二基准电压；所述带隙基准源输出电路在所述低压模式下，基于所述第二基准电压输出所述目标电压或所述目标电流。