CN114172511A - 一种基于fpga的频率预置控制方法、装置、介质、电子设备 - Google Patents
一种基于fpga的频率预置控制方法、装置、介质、电子设备 Download PDFInfo
- Publication number
- CN114172511A CN114172511A CN202111517282.9A CN202111517282A CN114172511A CN 114172511 A CN114172511 A CN 114172511A CN 202111517282 A CN202111517282 A CN 202111517282A CN 114172511 A CN114172511 A CN 114172511A
- Authority
- CN
- China
- Prior art keywords
- frequency
- frequency point
- tuning voltage
- point
- target frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 claims abstract description 14
- 101150046378 RAM1 gene Proteins 0.000 claims abstract description 14
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 claims abstract description 14
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 claims abstract description 3
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 claims abstract description 3
- 238000012545 processing Methods 0.000 claims description 7
- 238000005070 sampling Methods 0.000 claims description 4
- 238000004590 computer program Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种基于FPGA的频率预置控制方法、装置、介质、电子设备，包括对频率源初始化，配置频率源输出频率至起始频点，配置预存在RAM1中目标频点对应的寄存器至频率源锁相环，判断目标频点是否锁定，当目标频点锁定，采集目标频点的调谐电压，并存入RAM2，建立频点—调谐电压查找表，并存入RAM3，跳频时，配置跳频频点对应的寄存器至锁相环，并根据频点—调谐电压查找表将跳频频点的数据配置DA，DA产生预置调谐电压，完成频率预置；本发明对建立频率‑调谐电压查找表，查找表建立完成后，依据目标频率，对频率‑调谐电压查找表查找出对应的值送入给DA，转换为调谐电压，从而实现频率快速预置，达到快速锁定的目的。
Description
技术领域
本发明涉及雷达通信领域，具体涉及一种基于FPGA的频率预置控制方法、装置、介质、电子设备。
背景技术
近年来，随着雷达通信领域中数据速率的提高，锁相环的锁定时间愈来愈成为雷达通信系统设计的关键指标。
在雷达通信系统中，锁相环的锁定时间制约着射频收发机接收和发射信号之间的时间间隔。另外，在跳频扩频通信应用中，锁相环跳频速度越快，越有利于抗多径衰落和避免干扰，从而提高数据通信质量；
在军事跳频通信领域中，跳频速度越快，通信频率越难以跟踪，从而提高数据通信安全性。
目前，业内一般采用频率预置的方式来减少锁相环锁定时间。传统的频率预置控制方式，存在预置精度不够，预置不合理等情况。而预置精度不够，预置不合理常常无法达到减少跳频时间的目的，甚至会导致频率源无法锁定。
发明内容
本发明所要解决的技术问题是传统的频率预置控制方式，预置精度不够，预置不合理等情况，目的在于提供一种基于FPGA的频率预置控制方法、装置、介质、电子设备，解决了如何进行频率预置，使电路自动化精准稳定控制问题。
本发明通过下述技术方案实现：
一种基于FPGA的频率预置控制方法，包括：
对频率源初始化，配置频率源输出频率至起始频点；
配置预存在RAM1中目标频点对应的寄存器至频率源锁相环；
判断目标频点是否锁定；
当目标频点锁定，采集目标频点的调谐电压，并存入RAM2；
建立频点—调谐电压查找表，并存入RAM3；
跳频时，配置跳频频点对应的寄存器至锁相环，并根据频点—调谐电压查找表将跳频频点的数据配置DA；
DA产生预置调谐电压，完成频率预置。
具体地，所述配置预存在RAM1中目标频点对应的寄存器至频率源锁相环的方法具体包括以下步骤：
将多个目标频点对应的寄存器值存入RAM1；
根据当前的目标频点，配置对应的寄存器至频率源锁相环。
具体地，所述判断目标频点是否锁定的方法包括如下步骤：
检测频率源锁定指示信号是否为高；
若信号为高，则目标频点已锁定；
若信号为低，则目标频点未锁定，若目标频点未锁定，则重新对频率源初始化。
优选地，所述采集目标频点的调谐电压通过采用16bit精度AD采样。
具体地，所述采集目标频点的调谐电压具体包括以下步骤：
设定对目标频点的调谐电压的采集次数N；
判断是否完成采集目标频点的调谐电压，若未完成采集，则重新配置预存在RAM1中目标频点对应的寄存器至频率源锁相环；
若完成采集，则采集次数n+1；
判断n＝N，若不相等，则重新对频率源初始化；
若相等，则取N个调谐电压的平均值，并将其作为目标频点的调谐电压，并存入RAM2。
进一步，的完成频率预置后，判断频率源锁定是否锁定；
若频率源已锁定，则结束；
若频率源未锁定，则重新对频率源初始化。
一种基于FPGA的频率预置控制装置，包括：
初始模块，用于对频率源初始化，配置频率源输出频率至起始频点；
第一配置模块，用于配置预存在RAM1中目标频点对应的寄存器至频率源锁相环；
判定模块，用于判断目标频点是否锁定；
采集模块，用于当目标频点锁定，采集目标频点的调谐电压，并存入RAM2；
处理模块，用于建立频点—调谐电压查找表，并存入RAM3；
第二配置模块，用于在跳频时，配置跳频频点对应的寄存器至锁相环，并根据频点—调谐电压查找表将跳频频点的数据配置DA；
输出模块，用于DA产生预置调谐电压，完成频率预置。
具体地，所述采集模块具体包括：
设定模块，用于设定对目标频点的调谐电压的采集次数N；
第一判断模块，用于判断是否完成采集目标频点的调谐电压；若未完成采集，则重新配置预存在RAM1中目标频点对应的寄存器至频率源锁相环；
计数模块，用于在完成采集后，将采集次数n+1；
第二判断模块，用于判断n＝N，若不相等，则重新对频率源初始化；
计算模块，用于计算N个调谐电压的平均值，并将其作为目标频点的调谐电压，并存入RAM2。
一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述的一种基于FPGA的频率预置控制方法的步骤。
一种电子设备，包括：至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够：实施上述的一种基于FPGA的频率预置控制方法的步骤。
本发明与现有技术相比，具有如下的优点和有益效果：
本发明上电开始进行锁相环频点初始化和频率预置控制，送入相应频点寄存器值，延时后检查锁相环是否锁定，锁定后开始对AD进行调谐电压采集，采集完成后存入FRAM，最终完成所有频点的调谐电压采集，建立频率-调谐电压查找表。查找表建立完成后，依据目标频率，对频率-调谐电压查找表查找出对应的值送入给DA，转换为调谐电压，从而实现频率快速预置，达到快速锁定的目的。
附图说明
附图示出了本发明的示例性实施方式，并与其说明一起用于解释本发明的原理，其中包括了这些附图以提供对本发明的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分，并不构成对本发明实施例的限定。
图1是根据本发明所述的一种基于FPGA的频率预置控制方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图和实施方式对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本发明的限定。
另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分。
在不冲突的情况下，本发明中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本发明。
目前，业内一般采用频率预置的方式来减少锁相环锁定时间。传统的频率预置控制方式，存在预置精度不够，预置不合理等情况。而预置精度不够，预置不合理常常无法达到减少跳频时间的目的，甚至会导致频率源无法锁定。
本申请的主要目的在于解决目前频率预置控制方法不精确，预置不合理等缺点，实现频率预置电路自动化精准稳定控制。
实施例一，本实施例提供一种基于FPGA的频率预置控制方法，该方法包括：
第一步，(实施例二中的装置)整体上电，对频率源初始化，配置频率源输出频率至起始频点；
第二步，配置预存在RAM1中目标频点对应的寄存器至频率源锁相环；
将多个目标频点对应的寄存器值存入RAM1；
根据当前的目标频点，配置对应的寄存器至频率源锁相环。
配置可能需要一定的时间，因此进行第二步时，需要配置一定的等待时间，等待配置彻底完成。
第三步，判断目标频点是否锁定；
检测频率源锁定指示信号是否为高；
若信号为高，则目标频点已锁定；
若信号为低，则目标频点未锁定，若目标频点未锁定，则重新跳转至第一步。
第四步，当目标频点锁定，采集目标频点的调谐电压，并存入RAM2；
采集目标频点的调谐电压通过采用16bit精度AD采样，采用16bit高精度AD的好处在于：将调谐电压转换为数字信息的过程中，所造成的误差，尽可能做到最小。
第五步，建立频点—调谐电压查找表，并存入RAM3；将目标频点与调谐电压一一对应，能够实现跟目标频点查找调谐电压的目的，在实际使用中，可以根据输入的目标频点快速的查找对应的调谐电压。
第六步，跳频时，配置跳频频点对应的寄存器至锁相环，并根据频点—调谐电压查找表将跳频频点的数据配置DA；
第七步，DA产生预置调谐电压，完成频率预置。
完成频率预置后，需要检测是否完成是否正常，因此在等待配置完成后，即延时等待一段时间后，进行第八步。
第八步，完成频率预置后，判断频率源锁定是否锁定；
若频率源已锁定，则结束；
若频率源未锁定，则重新跳转至第一步。。
实施例二
本实施例是针对实施例一的一种优化，则实施例中，进行目标频点的调谐电压如果次数过少，则可能出现误差，因此本实施例提供一种优化方法。
S1、设定对目标频点的调谐电压的采集次数N，本实施例中N＝10。
S2、判断是否完成采集目标频点的调谐电压，若未完成采集，则证明可能起始频点有误、频率源锁定异常、目标频点异常等情况，因此跳转至第一步，重新进行配置，若多次仍然采集异常，则发出报警；
S3、若完成采集，则将采集次数n+1；
S4、判断n是否等于10，若不相等，则重新跳转至第二步，进行对该频点的调谐电压的第二次采集，依次重复步骤S2、S3；
S5、若n＝10，则证明已经对该目标频点完成了N次调谐电压的采集，然后计算N个调谐电压的平均值，并将其作为目标频点的调谐电压，并存入RAM2。
取平均值的好处在于，对采样过程造成的误差，采样AD器件等误差,归一化，减少误差的随机性。采集10次，综合考虑采集过程所需要的时间及减少误差的可行性，尽量使采集结果的精准，合理。
实施例三
本实施例提供用于实现实施例一的模块化结构，一种基于FPGA的频率预置控制装置，包括初始模块、第一配置模块、判定模块、采集模块、处理模块、第二配置模块和输出模块。
初始模块用于对频率源初始化，配置频率源输出频率至起始频点；
第一配置模块用于配置预存在RAM1中目标频点对应的寄存器至频率源锁相环；
判定模块用于判断目标频点是否锁定；
采集模块用于当目标频点锁定，采集目标频点的调谐电压，并存入RAM2；
处理模块用于建立频点—调谐电压查找表，并存入RAM3；
第二配置模块用于在跳频时，配置跳频频点对应的寄存器至锁相环，并根据频点—调谐电压查找表将跳频频点的数据配置DA；
输出模块用于DA产生预置调谐电压，完成频率预置。
初始模块的信号输出端与第一配置模块的信号输入端电连接，第一配置模块的信号输出端与判定模块的信号输入端电连接，判定模块的信号输出端与初始模块的信号输入端和采集模块的信号输入端电连接，采集模块的信号输出端与处理模块的信号输入端电连接，处理模块的信号输出端与第二配置模块的信号输入端电连接，第二配置模块的信号输出端与输出模块的信号输入端电连接。
另外，为了实现实施例二中的相关结构，本实施例中的采集模块具体包括设定模块、第一判断模块、计数模块、第二判断模块和计算模块。
设定模块用于设定对目标频点的调谐电压的采集次数N；
第一判断模块用于判断是否完成采集目标频点的调谐电压；若未完成采集，则重新配置预存在RAM1中目标频点对应的寄存器至频率源锁相环；
计数模块用于在完成采集后，将采集次数n+1；
第二判断模块用于判断n＝N，若不相等，则重新对频率源初始化；
计算模块用于计算N个调谐电压的平均值，并将其作为目标频点的调谐电压，并存入RAM2。
第一判断模块的信号输入端与设定模块的信号输出端、判断模块的信号输出端电连接，第一判断模块的信号输出端与计数模块的信号输入端和第一配置模块的信号输入端电连接，计数模块的信号输出端与第二判断模块的信号输入端电连接，第二判断模块的信号输出端与计算模块的信号输入端和初始模块的信号输入端电连接。
实施例四
一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述的一种基于FPGA的频率预置控制方法的步骤。
一种电子设备，包括：至少一个处理器；以及，
与至少一个处理器通信连接的存储器；其中，
存储器存储有可被至少一个处理器执行的指令,指令被至少一个处理器执行,以使至少一个处理器能够：实施上述的一种基于FPGA的频率预置控制方法的步骤。
存储器可用于存储软件程序以及模块,处理器通过运行存储在存储器的软件程序以及模块,从而执行终端的各种功能应用以及数据处理。存储器可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的执行程序等。
存储数据区可存储根据终端的使用所创建的数据等。此外,存储器可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件,闪存器件、或其他易失性固态存储器件。
不失一般性，计算机可读介质可以包括计算机存储介质和通信介质。计算机存储介质包括以用于存储诸如计算机可读指令数据结构,程序模块或其他数据等信息的任何方法或技术实现的易失性和非易失性、可移动和不可移动介质。计算机存储介质包括RAM、ROM、EPROM、EEPROM、闪存或其他固态存储其技术,CD-ROM、DVD或其他光学存储﹑磁带盒﹑磁带﹑磁盘存储或其他磁性存储设备。当然,本领域技术人员可知计算机存储介质不局限于上述几种。上述的系统存储器和大容量存储设备可以统称为存储器。
在本说明书的描述中，参考术语“一个实施例/方式”、“一些实施例/方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例/方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例/方式或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例/方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例/方式或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例/方式或示例以及不同实施例/方式或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
本领域的技术人员应当理解，上述实施方式仅仅是为了清楚地说明本发明，而并非是对本发明的范围进行限定。对于所属领域的技术人员而言，在上述发明的基础上还可以做出其它变化或变型，并且这些变化或变型仍处于本发明的范围内。
Claims (10)
1.一种基于FPGA的频率预置控制方法，其特征在于，包括：
对频率源初始化，配置频率源输出频率至起始频点；
配置预存在RAM1中目标频点对应的寄存器至频率源锁相环；
判断目标频点是否锁定；
当目标频点锁定，采集目标频点的调谐电压，并存入RAM2；
建立频点—调谐电压查找表，并存入RAM3；
跳频时，配置跳频频点对应的寄存器至锁相环，并根据频点—调谐电压查找表将跳频频点的数据配置DA；
DA产生预置调谐电压，完成频率预置。
2.根据权利要求1所述的一种基于FPGA的频率预置控制方法，其特征在于，所述配置预存在RAM1中目标频点对应的寄存器至频率源锁相环的方法具体包括以下步骤：
将多个目标频点对应的寄存器值存入RAM1；
根据当前的目标频点，配置对应的寄存器至频率源锁相环。
3.根据权利要求1所述的一种基于FPGA的频率预置控制方法，其特征在于，所述判断目标频点是否锁定的方法包括如下步骤：
检测频率源锁定指示信号是否为高；
若信号为高，则目标频点已锁定；
若信号为低，则目标频点未锁定，若目标频点未锁定，则重新对频率源初始化。
4.根据权利要求1所述的一种基于FPGA的频率预置控制方法，其特征在于，所述采集目标频点的调谐电压通过采用16bit精度AD采样。
5.根据权利要求1中任一项所述的一种基于FPGA的频率预置控制方法，其特征在于，所述采集目标频点的调谐电压具体包括以下步骤：
设定对目标频点的调谐电压的采集次数N；
判断是否完成采集目标频点的调谐电压，若未完成采集，则重新配置预存在RAM1中目标频点对应的寄存器至频率源锁相环；
若完成采集，则采集次数n+1；
判断n＝N，若不相等，则重新对频率源初始化；
若相等，则取N个调谐电压的平均值，并将其作为目标频点的调谐电压，并存入RAM2。
6.根据权利要求1中任一项所述的一种基于FPGA的频率预置控制方法，其特征在于，完成频率预置后，判断频率源锁定是否锁定；
若频率源已锁定，则结束；
若频率源未锁定，则重新对频率源初始化。
7.一种基于FPGA的频率预置控制装置，其特征在于，包括：
初始模块，用于对频率源初始化，配置频率源输出频率至起始频点；
第一配置模块，用于配置预存在RAM1中目标频点对应的寄存器至频率源锁相环；
判定模块，用于判断目标频点是否锁定；
采集模块，用于当目标频点锁定，采集目标频点的调谐电压，并存入RAM2；
处理模块，用于建立频点—调谐电压查找表，并存入RAM3；
第二配置模块，用于在跳频时，配置跳频频点对应的寄存器至锁相环，并根据频点—调谐电压查找表将跳频频点的数据配置DA；
输出模块，用于DA产生预置调谐电压，完成频率预置。
8.根据权利要求7中任一项所述的一种基于FPGA的频率预置控制装置，其特征在于，所述采集模块具体包括：
设定模块，用于设定对目标频点的调谐电压的采集次数N；
第一判断模块，用于判断是否完成采集目标频点的调谐电压；若未完成采集，则重新配置预存在RAM1中目标频点对应的寄存器至频率源锁相环；
计数模块，用于在完成采集后，将采集次数n+1；
第二判断模块，用于判断n＝N，若不相等，则重新对频率源初始化；
计算模块，用于计算N个调谐电压的平均值，并将其作为目标频点的调谐电压，并存入RAM2。
9.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-6中任一项所述的一种基于FPGA的频率预置控制方法的步骤。
10.一种电子设备，其特征在于，包括：至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够：实施如权利要求1-6中任一项所述的一种基于FPGA的频率预置控制方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111517282.9A CN114172511B (zh) | 2021-12-13 | 2021-12-13 | 一种基于fpga的频率预置控制方法、装置、介质、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111517282.9A CN114172511B (zh) | 2021-12-13 | 2021-12-13 | 一种基于fpga的频率预置控制方法、装置、介质、电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114172511A true CN114172511A (zh) | 2022-03-11 |
| CN114172511B CN114172511B (zh) | 2024-06-18 |
Family
ID=80485983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111517282.9A Active CN114172511B (zh) | 2021-12-13 | 2021-12-13 | 一种基于fpga的频率预置控制方法、装置、介质、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114172511B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115940941A (zh) * | 2023-03-09 | 2023-04-07 | 中兵通信科技股份有限公司 | 一种数据链跳频通信的频率源及其快速锁定方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7900724A (nl) * | 1978-01-30 | 1979-08-01 | Sony Corp | Stelsel voor radio-ontvangst op een aantal frequentie- banden. |
| FR2514968A1 (fr) * | 1981-10-16 | 1983-04-22 | Trt Telecom Radio Electr | Synthetiseur de frequence a accord rapide |
| JPH10256906A (ja) * | 1997-03-17 | 1998-09-25 | Nippon Precision Circuits Kk | 位相同期回路 |
| US20090138737A1 (en) * | 2007-11-28 | 2009-05-28 | International Business Machines Corporation | Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors |
| CN101741379A (zh) * | 2009-12-09 | 2010-06-16 | 中国科学院半导体研究所 | 一种快速锁定锁相环的频率综合装置 |
| CN202696580U (zh) * | 2012-07-11 | 2013-01-23 | 四川九洲电器集团有限责任公司 | 双调谐锁相式快跳源 |
| CN202998066U (zh) * | 2012-12-25 | 2013-06-12 | 陕西烽火电子股份有限公司 | 低噪声快速切换频率合成器 |
| CN107846216A (zh) * | 2017-11-16 | 2018-03-27 | 上海华虹集成电路有限责任公司 | 一种锁相环自校准电路 |
| US20190356323A1 (en) * | 2018-05-15 | 2019-11-21 | Perceptia Ip Pty Ltd | PLL with Beat-Frequency Operation |
-
2021
- 2021-12-13 CN CN202111517282.9A patent/CN114172511B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7900724A (nl) * | 1978-01-30 | 1979-08-01 | Sony Corp | Stelsel voor radio-ontvangst op een aantal frequentie- banden. |
| FR2514968A1 (fr) * | 1981-10-16 | 1983-04-22 | Trt Telecom Radio Electr | Synthetiseur de frequence a accord rapide |
| JPH10256906A (ja) * | 1997-03-17 | 1998-09-25 | Nippon Precision Circuits Kk | 位相同期回路 |
| US20090138737A1 (en) * | 2007-11-28 | 2009-05-28 | International Business Machines Corporation | Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors |
| CN101741379A (zh) * | 2009-12-09 | 2010-06-16 | 中国科学院半导体研究所 | 一种快速锁定锁相环的频率综合装置 |
| CN202696580U (zh) * | 2012-07-11 | 2013-01-23 | 四川九洲电器集团有限责任公司 | 双调谐锁相式快跳源 |
| CN202998066U (zh) * | 2012-12-25 | 2013-06-12 | 陕西烽火电子股份有限公司 | 低噪声快速切换频率合成器 |
| CN107846216A (zh) * | 2017-11-16 | 2018-03-27 | 上海华虹集成电路有限责任公司 | 一种锁相环自校准电路 |
| US20190356323A1 (en) * | 2018-05-15 | 2019-11-21 | Perceptia Ip Pty Ltd | PLL with Beat-Frequency Operation |
Non-Patent Citations (1)
| Title |
|---|
| 李兴文, 刘光祜: "高纯度捷变频频率源研制", 现代电子技术, no. 20, 1 August 2006 (2006-08-01), pages 20 - 21 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115940941A (zh) * | 2023-03-09 | 2023-04-07 | 中兵通信科技股份有限公司 | 一种数据链跳频通信的频率源及其快速锁定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114172511B (zh) | 2024-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107402597B (zh) | 一种数据与时钟对齐的方法、装置、介质及磁共振设备 | |
| US11215672B2 (en) | Battery detection method | |
| CN108401445A (zh) | 用于测量时间的电路、方法及相关芯片、系统和设备 | |
| CN110147037B (zh) | 时间数字转换器调节方法及装置 | |
| CN114172511A (zh) | 一种基于fpga的频率预置控制方法、装置、介质、电子设备 | |
| CN110568397B (zh) | 一种基于mcu软件的电能表校正方法及系统 | |
| CN111175665A (zh) | 一种锂电池的测试方法、装置、设备及存储介质 | |
| CN116243048A (zh) | 一种电压检测方法、电路、设备及存储介质 | |
| CN115932351A (zh) | 一种示波器级联的延时校正方法、示波器、终端及介质 | |
| CN104869628A (zh) | 空调电控装置的时钟校准方法、空调电控装置、终端及系统 | |
| CN114341655A (zh) | 一种用于确定电池的极化电压的装置、方法及相关设备 | |
| CN105790757B (zh) | 自动频率校正电路及频率校正方法 | |
| CN112019317B (zh) | 频率校准方法及装置、存储介质、电子装置 | |
| CN117572255A (zh) | 电池剩余能量确定方法、装置、电子设备及存储介质 | |
| CN116381340A (zh) | 用于测量回路电阻的方法、装置、存储介质及电子设备 | |
| CN114153772B (zh) | 数据采样点的确定方法及装置 | |
| US7406115B2 (en) | Method for evaluating spread spectrum radar and spread spectrum radar | |
| CN110658496B (zh) | 雷达信号生成方法、装置及雷达 | |
| CN112798901B (zh) | 一种设备校准系统及方法 | |
| CN103001597A (zh) | 一种增益频率补偿方法及装置 | |
| CN109309637B (zh) | 传输信号的数据存储方法、装置及存储介质 | |
| CN217404755U (zh) | 一种mcu芯片基准电压自动校准电路和mcu芯片 | |
| CN111025245A (zh) | 检测装置、检测方法和雷达系统 | |
| CN110658497B (zh) | 雷达信号生成方法、装置及雷达 | |
| CN116388913B (zh) | Rtc时钟自校准方法、电子设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |