[go: up one dir, main page]

CN113921395A - 一种低损耗igbt芯片集电极结构及其制备方法 - Google Patents

一种低损耗igbt芯片集电极结构及其制备方法 Download PDF

Info

Publication number
CN113921395A
CN113921395A CN202111190246.6A CN202111190246A CN113921395A CN 113921395 A CN113921395 A CN 113921395A CN 202111190246 A CN202111190246 A CN 202111190246A CN 113921395 A CN113921395 A CN 113921395A
Authority
CN
China
Prior art keywords
igbt chip
field stop
stop layer
loss
collector structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111190246.6A
Other languages
English (en)
Inventor
张大华
高东岳
骆健
董长城
冯会会
叶枫叶
周东海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanruilianyan Semiconductor Co ltd
Original Assignee
Nanruilianyan Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanruilianyan Semiconductor Co ltd filed Critical Nanruilianyan Semiconductor Co ltd
Priority to CN202111190246.6A priority Critical patent/CN113921395A/zh
Publication of CN113921395A publication Critical patent/CN113921395A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种低损耗IGBT芯片集电极结构及其制备方法，属于功率半导体器件技术领域。所述制备方法包括：在IGBT芯片的空间电荷区外的场截止层区域注入氢离子或氦离子，对所述氢离子或氦离子进行退火处理，形成空穴复合层。所述低损耗IGBT芯片集电极结构包括阳极、场截止层和空穴复合层。本发明可实现在降低器件关断损耗的同时，保证器件的漏电、导通压降和短路安全工作区。

Description

一种低损耗IGBT芯片集电极结构及其制备方法
技术领域
本发明涉及一种低损耗IGBT芯片集电极结构及其制备方法，属于功率半导体器件技术领域。
背景技术
IGBT芯片技术朝着功率损耗不断降低、电流密度不断提升、面积不断缩小的方向不断发展，涉及到在芯片的发射极结构、终端结构和集电极结构的不断优化，而集电极结构对芯片的关断损耗、开通损耗、短路、漏电、导通压降都起到了决定性的作用，如图1所示，通过调整集电极结构可以实现器件折中技术曲线的突破，实现新一代产品性能突破。
如图2和图3所示，现有IGBT集电极结构由阳极和场截止层组成，主要有热扩散形成的场截止层、热扩散形成的阳极、氢离子注入形成的场截止层、氢离子注入形成的阳极，根据不同的应用工况要求，采用以上2种方式的阳极和2种方式的场截止层组合而成就形成了现有的IGBT集电极结构。
在芯片面积、发射极和终端结构一定的条件下，调整背面集电极结构中的场截止层浓度和深度、阳极浓度和深度，还是属于同一代次技术水平的产品，如图1所示，很难在导通压降不变的情况下降低芯片的关断损耗、保证芯片的漏电和短路特性。
为降低器件的关断损耗，现有方式主要有：一种是采用了电子辐照工艺，在芯片引入缺陷，降低关断过程中的少子寿命和拖尾电流，这样导致器件漏电和导通压降的大幅度增加；第二是降低阳极浓度或者增加场截止层浓度，这样将导致导通压降的大幅度增加。
但在芯片面积、发射极和终端结构一定的条件下，调整背面集电极结构中的场截止层浓度和深度、阳极浓度和深度后，做出的产品还是属于同一技术代次的产品，如图1所示，很难在导通压降不变的情况下降低芯片的关断损耗，保证芯片的短路特性。如为了降低损耗，采用电子辐照寿命控制方式，这样将大幅度增加芯片的漏电和导通压降，很难在技术折中曲线上进行突破。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域普通技术人员所公知的现有技术。
发明内容
本发明的目的在于克服现有技术中的不足，提供一种低损耗IGBT芯片集电极结构，优化IGBT芯片集电极结构，实现产品在技术折中上的突破，并且在降低器件关断损耗的同时，不影响芯片的漏电和导通压降。
为达到上述目的，本发明是采用下述技术方案实现的：
一方面，本发明提供了一种低损耗IGBT芯片集电极结构的制备方法，包括：
在IGBT芯片的空间电荷区外的场截止层区域注入氢离子或氦离子，对所述氢离子或氦离子进行退火处理，形成空穴复合层。
进一步地，所述在IGBT芯片的空间电荷区外的场截止层区域注入氢离子或氦离子步骤前，还包括：将IGBT芯片厚度减薄至预设厚度。
进一步地，所述氢离子的注入浓度低于场截止层的最高浓度。
进一步地，所述氦离子的注入剂量低于1*1013/cm2。
进一步地，所述氢离子的退火温度为≤400℃。
进一步地，所述氦离子的退火温度为≤500℃。
另一方面，本发明提供了一种低损耗IGBT芯片集电极结构，包括：阳极、场截止层和空穴复合层。
与现有技术相比，本发明实施例所提供的一种低损耗IGBT芯片集电极结构所达到的有益效果包括：
氢离子和氦离子注入在空间电荷区外的场截层区域，对IGBT 集电极区域的PNP结构的放大倍数ßpnp基本无影响，从而对芯片漏电和短路安全工作区基本没有影响；在开通大注入情况下，对IGBT电导调制影响小，从而对芯片的导通压降影响小；注入越靠近阳极区域对芯片的漏电和导通压降影响越小，从而实现了在降低器件关断损耗的同时，保证器件的漏电、导通压降和短路安全工作区。
附图说明
图1是现有技术中的IGBT技术折中曲线图；
图2是现有技术中的热扩散形成的IGBT芯片结构示意图；
图3是现有技术中的氢注入形成的IGBT芯片结构示意图；
图4是本实施例提供的氢离子或氦离子注入图2的结构示意图；
图5是本实施例提供的氢离子或氦离子注入图3的结构示意图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
实施例1：
参阅图2，现有IGBT集电极结构由热扩散形成的场截止层和热扩散形成的阳极组成，本实施例提供了一种低损耗IGBT芯片集电极结构的制备方法，如图4所示，在现有热扩散形成的缓冲层的情况下，在IGBT芯片的空间电荷区以外的场截止层区域注入氢离子，其中，为了控制整体良好的折中性能，所述氢离子的注入浓度低于场截止层的最高浓度，然后在≤400℃的退火温度下进行退火处理，从而保证在空间电荷区外的场截止层区域引入一层额外的空穴复合层。
或者：在现有热扩散形成的缓冲层的情况下，在IGBT芯片的空间电荷区以外的场截止层区域注入氦离子，其中，为了控制整体良好的折中性能，所述氦离子的注入剂量低于1*1013/cm2，然后在≤500℃的退火温度下进行退火处理，从而保证在空间电荷区外的场截止层区域引入一层额外的空穴复合层。
具体的，本实施例通过控制氢离子和氦离子的注入能量，从而保证所述空穴复合层注入的深度处在空间电荷区外的场截止层区域。
实施例2：
参阅图3，现有IGBT集电极结构由氢离子注入形成的场截止层和氢离子注入形成的阳极组成，本实施例提供了一种低损耗IGBT芯片集电极结构的制备方法，如图5所示，在现有氢注入形成的缓冲层的情况下，在IGBT芯片的空间电荷区以外的场截止层区域注入氢离子，其中，为了控制整体良好的折中性能，所述氢离子的注入浓度低于场截止层的最高浓度，然后在≤400℃的退火温度下进行退火处理，从而保证在空间电荷区外的场截止层区域引入一层额外的空穴复合层。
或者：在现有氢注入形成的缓冲层的情况下，在IGBT芯片的空间电荷区以外的场截止层区域注入氦离子，其中，为了控制整体良好的折中性能，所述氦离子的注入剂量低于1*1013/cm2，然后在≤500℃的退火温度下进行退火处理，从而保证在空间电荷区外的场截止层区域引入一层额外的空穴复合层。
具体的，本实施例通过控制氢离子和氦离子的注入能量，从而保证所述空穴复合层注入的深度处在空间电荷区外的场截止层区域。
实施例3：
如图2和图3所示，现有IGBT集电极结构由阳极和场截止层组成，主要有热扩散形成的场截止层、热扩散形成的阳极、氢离子注入形成的场截止层、氢离子注入形成的阳极，根据不同的应用工况要求，采用以上2种方式的阳极和2种方式的场截止层组合而成就形成了现有的IGBT集电极结构。
本实施例提供的一种低损耗IGBT芯片集电极结构，采用实施例一和实施例二所述的制备方法制备而成，包括：阳极、场截止层和空穴复合层。通过氢离子和氦离子的注入，从而形成了一定的空穴复合层，以保证在关断过程中实现空穴的快速复合，降低芯片的关断拖尾电流，降低芯片的关断损耗。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (7)

1.一种低损耗IGBT芯片集电极结构的制备方法，其特征在于，包括：
在IGBT芯片的空间电荷区外的场截止层区域注入氢离子或氦离子，对所述氢离子或氦离子进行退火处理，形成空穴复合层。
2.根据权利要求1所述的低损耗IGBT芯片集电极结构的制备方法，其特征在于，所述在IGBT芯片的空间电荷区外的场截止层区域注入氢离子或氦离子步骤前，还包括：将IGBT芯片厚度减薄至预设厚度。
3.根据权利要求1所述的低损耗IGBT芯片集电极结构的制备方法，其特征在于，所述氢离子的注入浓度低于场截止层的最高浓度。
4.根据权利要求1所述的低损耗IGBT芯片集电极结构的制备方法，其特征在于，所述氦离子的注入剂量低于1*1013/cm2。
5.根据权利要求1所述的低损耗IGBT芯片集电极结构的制备方法，其特征在于，所述氢离子的退火温度为≤400℃。
6.根据权利要求1所述的低损耗IGBT芯片集电极结构的制备方法，其特征在于，所述氦离子的退火温度为≤500℃。
7.一种低损耗IGBT芯片集电极结构，其特征在于，采用如权利要求1-6任一项所述的制备方法制备而成，包括：阳极、场截止层和空穴复合层。
CN202111190246.6A 2021-10-13 2021-10-13 一种低损耗igbt芯片集电极结构及其制备方法 Pending CN113921395A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111190246.6A CN113921395A (zh) 2021-10-13 2021-10-13 一种低损耗igbt芯片集电极结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111190246.6A CN113921395A (zh) 2021-10-13 2021-10-13 一种低损耗igbt芯片集电极结构及其制备方法

Publications (1)

Publication Number Publication Date
CN113921395A true CN113921395A (zh) 2022-01-11

Family

ID=79240107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111190246.6A Pending CN113921395A (zh) 2021-10-13 2021-10-13 一种低损耗igbt芯片集电极结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113921395A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512777A (en) * 1993-10-29 1996-04-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having elements of different switching speeds integrated on a single chip
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
DE102006016049A1 (de) * 2006-04-04 2007-10-18 Infineon Technologies Austria Ag Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
US20070278514A1 (en) * 2004-01-27 2007-12-06 Infineon Technologies Ag Semiconductor Component Comprising A Temporary Field Stopping Area, And Method For The Production Thereof
CN103986447A (zh) * 2013-02-07 2014-08-13 英飞凌科技股份有限公司 双极半导体开关及其制造方法
CN104054178A (zh) * 2012-03-30 2014-09-17 富士电机株式会社 半导体装置的制造方法
CN106062961A (zh) * 2014-09-17 2016-10-26 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN107195544A (zh) * 2012-03-19 2017-09-22 富士电机株式会社 半导体装置的制造方法
CN107851584A (zh) * 2016-02-23 2018-03-27 富士电机株式会社 半导体装置
CN109075213A (zh) * 2016-11-16 2018-12-21 富士电机株式会社 半导体装置
US20200194562A1 (en) * 2018-03-19 2020-06-18 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
CN113054010A (zh) * 2021-02-07 2021-06-29 华为技术有限公司 半导体器件及相关模块、电路、制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512777A (en) * 1993-10-29 1996-04-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having elements of different switching speeds integrated on a single chip
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
US20070278514A1 (en) * 2004-01-27 2007-12-06 Infineon Technologies Ag Semiconductor Component Comprising A Temporary Field Stopping Area, And Method For The Production Thereof
DE102006016049A1 (de) * 2006-04-04 2007-10-18 Infineon Technologies Austria Ag Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
CN107195544A (zh) * 2012-03-19 2017-09-22 富士电机株式会社 半导体装置的制造方法
CN104054178A (zh) * 2012-03-30 2014-09-17 富士电机株式会社 半导体装置的制造方法
CN103986447A (zh) * 2013-02-07 2014-08-13 英飞凌科技股份有限公司 双极半导体开关及其制造方法
CN106062961A (zh) * 2014-09-17 2016-10-26 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN107851584A (zh) * 2016-02-23 2018-03-27 富士电机株式会社 半导体装置
US20180166279A1 (en) * 2016-02-23 2018-06-14 Fuji Electric Co., Ltd. Semiconductor device
CN109075213A (zh) * 2016-11-16 2018-12-21 富士电机株式会社 半导体装置
US20200194562A1 (en) * 2018-03-19 2020-06-18 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
CN113054010A (zh) * 2021-02-07 2021-06-29 华为技术有限公司 半导体器件及相关模块、电路、制备方法

Similar Documents

Publication Publication Date Title
JP4571099B2 (ja) 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP2002305305A (ja) 半導体装置
JP2013074181A (ja) 半導体装置とその製造方法
CN108242465B (zh) 一种门极换流晶闸管及其制备方法
CN113571415B (zh) Igbt器件及其制作方法
CN103730356A (zh) 功率半导体器件背面制造方法
US20060035436A1 (en) Method for producing an n-doped field stop zone in a semiconductor body and semiconductor component having a field stop zone
JP4088011B2 (ja) 半導体装置及びその製造方法
CZ299715B6 (cs) Polovodicový prvek a zpusob jeho výroby
JPH06350110A (ja) 高速パワーダイオード及びその製造方法
CN114300544B (zh) 一种快恢复二极管及其制作方法
CN105489638A (zh) 绝缘栅双极晶体管的背面结构及其制作方法
JP4031209B2 (ja) 半導体装置
CN113921395A (zh) 一种低损耗igbt芯片集电极结构及其制备方法
JPH09260640A (ja) サイリスタの製造方法およびサイリスタ
JP3458590B2 (ja) 絶縁ゲートバイポーラトランジスタ
CN103915489A (zh) 绝缘栅双极型晶体管
CN104716039B (zh) 提高igbt性能的背面工艺制作方法
JPH01162368A (ja) 半導体装置
CN102290436B (zh) 新型绝缘栅双极晶体管背面结构及其制备方法
CN105206516A (zh) 一种在半导体器件中形成场截止层的方法
JP3281145B2 (ja) Ｇｔｏサイリスタ
CN110459649B (zh) 基于衬底深层离子注入的单晶Si太阳电池抗位移辐照方法
CN103489775A (zh) 一种新型场截止型绝缘栅双极型晶体管的制造方法
CN110473787B (zh) 基于深层离子注入的氧化镓肖特基二极管抗位移辐照方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination