CN103489775A - 一种新型场截止型绝缘栅双极型晶体管的制造方法 - Google Patents
一种新型场截止型绝缘栅双极型晶体管的制造方法 Download PDFInfo
- Publication number
- CN103489775A CN103489775A CN201310425840.8A CN201310425840A CN103489775A CN 103489775 A CN103489775 A CN 103489775A CN 201310425840 A CN201310425840 A CN 201310425840A CN 103489775 A CN103489775 A CN 103489775A
- Authority
- CN
- China
- Prior art keywords
- wafer
- single wafer
- layer
- implantation
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体制程工艺，尤其涉及一种新型场截止型绝缘栅双极型晶体管的制造方法，在Si单晶片正面形成基本的金属氧化物半导体场效应晶体管结构，所述金属氧化物半导体场效应晶体管结构包括由多晶硅和氧化硅组成的栅极、p基区、n+发射区以及栅极和发射区上方的正面金属电极，所述的Si单晶片为n型的单晶Si片，本发明解决了常规材料和传统工艺难以在IGBT中形成FS层以及FS-IGBT与常规IGBT的工艺兼容性问题。结合了材料的选择、工艺的调整及设备的结合与兼容等创新型手段。
Description
技术领域
本发明属于电力电子器件绝缘栅双极型晶体管(insulated gate bipolar transistor, IGBT）的新型技术以及半导体制程工艺，尤其涉及一种新型场截止型绝缘栅双极型晶体管的制造方法。
背景技术
IGBT（绝缘栅双极型晶体管）是由BJT（双极结型晶体管）和MOSFET（绝缘栅型场效应晶体管）组成的复合全控型电压驱动式电力电子器件，既具MOSFET输入阻抗高、工作速度快、高速开关和驱动电路简单的特性，又具有BJT通态压降低、耐压高和电流处理能力强的优点，因此是电力电子领域理想的开关器件，应用范围非常广泛。IGBT发展到现在，技术上经历了几次重要的更新换代。目前IGBT的主流技术是被称为第五代技术的trench gate（沟槽栅）+FS（场截止）技术。其中，FS技术是第五代和第六代的核心技术之一，FS-IGBT器件是高压大功率IGBT的主流。FS层的作用主要有三点：第一，截止正向电场，同没有FS层的结构相比，同样的厚度能够承受更大的压降；第二，减小漂移区的厚度，实现薄片化，降低导通损耗；第三，减少注入少子空穴的存储空间，降低关断时间和损耗。所以，FS技术对于提升IGBT的器件性能以及降低损耗十分重要。
对于常见的以n型Si衬底为主的IGBT来说，实现FS技术的关键是在背面P+集电区和n-漂移区之间形成一层n+缓冲层，使器件内电场分布呈梯形，优化静态和动态损耗。对于在Si晶片中形成n型区域，传统的半导体工艺一般采用Si材料的施主元素进行掺杂，如P（磷）元素等。但由于FS层并不在芯片表面，其深度至少需要离背表面4μm以上才能发挥截止电场的功效，而常规的施主元素在Si中的扩散系数较低，因此，通过常规的施主元素掺杂难形成FS层，这是实现FS技术的最大难点之一。
此外，FS技术主要涉及背面工艺，如果要和常规IGBT工艺兼容，最好不破坏原有的工艺流程顺序，即在完成所有正面工艺，包括正面金属电极制作完成之后再进行背面工艺最好。在这种情况下，如果采用常规的施主元素掺杂形成FS层，由于需要将常规元素扩散到一定的深度，在离子注入之后就需要较高的温度（高于600℃）进行退火推阱，而在器件正面工艺已经完成的情况下，正面沉积的金属电极在450℃以上就有可能和Si发生反应或向Si基体中扩散，严重影响器件的性能。为避免这一现象发生，就需要在背面退火推阱工艺之后再进行正面金属电极的蒸发和光刻等工艺，而此时Si片已经进行了背面减薄，薄片在光刻等工艺过程中极易发生碎裂，所以需要引入薄片临时键合工艺，这又增加了工艺的复杂程度。因此，如果选用一种元素，在450℃以下的退火激活就能形成距离背表面深度在4μm以上的FS层，不仅能够与常规的IGBT工艺兼容，即可以在背面工艺之前完成所有的正面工艺，还能省去薄片键合工艺，为FS-IGBT的实现和量产提供极大的可实施性。
现有专利申请号为CN201210439400.3，公开日为2013.4.10，名称为“场截止型绝缘栅双极晶体管及其制造方法”的发明专利，其技术方案为：本发明公开了一种场截止型绝缘栅双极晶体管，包括金属氧化物半导体场效应晶体管、N型轻掺杂基区、N+型缓冲层、背面P型掺杂区，还包括一附加N型轻掺杂区；金属氧化物半导体场效应晶体管的下面为N型轻掺杂基区，N型轻掺杂基区的下面为N+型缓冲层，附加N型轻掺杂区，位于N+型缓冲层及背面P型掺杂区之间；N型轻掺杂基区的N型掺杂浓度小于附加N型轻掺杂区的N型掺杂浓度小于N+型缓冲层的N型掺杂浓度。
上述专利列出了场截止层IGBT的基本结构和基本制造流程，但并没有介绍场截止层FS的形成，因为不在器件的表面，需要扩散一定的深度，所以常用的施主元素（如P，As，Sb）由于在Si中扩散系数较小，很难扩散足够的深度，起到场截止的作用，这也正是FS实现的重点和难点。上述专利并没有就此提供具体的解决方案，甚至对使用何种材料掺杂形成FS层也未作说明。
发明内容
为了克服现有的制造方法存在用常规材料难以在IGBT中形成FS层以及与FS-IGBT与常规IGBT的工艺兼容性问题，现在特别提出一种新型场截止型绝缘栅双极型晶体管的制造方法。
为实现上述技术效果，本发明的技术方案如下：
一种新型场截止型绝缘栅双极型晶体管的制造方法，其特征在于：步骤1：在Si单晶片正面形成基本的金属氧化物半导体场效应晶体管结构，所述金属氧化物半导体场效应晶体管结构包括由多晶硅和氧化硅组成的栅极、p基区、n+发射区以及栅极和发射区上方的正面金属电极，所述的Si单晶片为n型的单晶Si片，所述的Si单晶片的n-漂移区一侧定义为Si单晶片的正面，其相对的一面定义为背面；
所述步骤1中的n-漂移区为衬底，在器件结构中作为漂移区，所述金属电极为Al或Al的合金。
步骤2：对Si单晶片的背面进行减薄，通过机械方法或化学腐蚀的方法将Si单晶片减薄至80μm至150μm，再对Si单晶片进行清洗。
所述步骤2中的具体使用SC-3溶液对Si单晶片进行清洗。
步骤3：通过高能离子注入机进行质子的背面注入，将质子注入能量和剂量，在晶片背面注入一层离子，所述离子注入源在本实例中为H+，所述注入能量为200KeV至10MeV，所述注入剂量为1E10至1E15，通过扩散炉或光辐射方法对背面注入之后的Si晶片在200℃至450℃温度下，退火5min至12h，完成对背面注入质子的激活和推阱，形成n+的FS层。
步骤4：通过离子注入的工艺，以常规受主元素为注入源，在Si单晶片背面注入一层离子；
所述的常规受主元素为硼元素，离子注入的能量为10KeV至500KeV，离子注入的剂量为1E12至1E15，在Si单晶片背面注入一层B离子。
步骤5：对常规受主元素注入之后的Si晶片在温度为200℃至900℃下进行退火5min至24h，完成对背面注入离子的激活和推阱，形成p+层。
步骤6：通过溅射或蒸发金属的方法，制作Si晶片背面电极，背面电极的金属材料为Al-V-Ni-Ag或Al-Ti-Ni-Ag，此时得到完整的FS-IGBT器件。
本发明的有益效果是：
1、本发明解决了常规材料和传统工艺难以在IGBT中形成FS层以及FS-IGBT与常规IGBT的工艺兼容性问题。结合了材料的选择、工艺的调整及设备的结合与兼容等创新型手段。
2、相比利用常规的施主元素作为离子注入的源材料以形成n+的FS层工艺，具有如下优点：在完成背面的离子注入之后，注入的离子大多都分布在Si晶片的背表面附近位置，需要进行一定温度和一定时间的退火，使离子向Si晶片中扩散以完成激活和推阱，形成一定深度的FS层。如果采用常规的施主元素作为注入源，由于P元素在Si中的扩散系数较低，要将Si表面的P离子扩散至6μm以上的深度形成n+层，退火温度需要在1200℃以上，退火时间需要超过24小时，这些工艺条件利用常规的离子注入和扩散炉等设备很难达到，而且即使可以达到，使已经完成正面工艺的晶片长时间处于高温环境，无论对于器件的性能还是设备都会有不利的影响。本发明选用H+质子注入，利用高能离子注入机和扩散炉，在注入完成以后，只需要在较低的温度以及较短的时间内进行退火激活，就能够形成距离背表面深度4μm以上的FS层，能够有效地解决用常规的施主元素作为源材料所产生的上述一系列问题。
3. 利用质子注入，通过高能离子注入和低温激活，不需要高温退火激活即可以形成FS层，可以在背面工艺之前完成所有的正面工艺，可以避免常规施主元素掺杂之后需要引入的薄片键合工艺，工艺流程与常规的IGBT器件制作过程完全兼容，是一种切实可行的制造方法，并且能够有效地控制成本。
4. 利用质子高能注入形成的FS层载流子浓度分布更有利于实现场截止的作用。利用常规施主元素掺杂形成FS层，离子注入之后施主元素主要集中分布在背表面，退火激活之后，元素向Si基体内部扩散，所以形成的FS层载流子浓度在Si片背表面最高，随着深度的增加，FS层载流子浓度逐渐降低（如图2）；而利用质子对Si片背表面进行高能注入之后，高能量就会将质子直接注入到距离Si片背表面一定距离的区域，所以FS层的载流子浓度在FS内部达到最大值（如图3），这样就能更加有效地阻止漂移区的耗尽区扩散，能够更加有效地截止正面电场。
5. 利用质子注入，通过高能离子注入和低温激活，形成距离背表面深度4μm以上的FS层，相比无FS层的IGBT器件，在器件击穿电压相同的情况下能够明显地降低器件厚度，从而减少器件的导通损耗。
6. 利用质子注入，通过高能离子注入和低温激活，形成距离背表面深度4μm以上的FS层，相比无FS层的IGBT器件，能够减少从集电区注入的少子的存储空间，降低器件的关断时间和拖尾电流，从而减少器件的关断损耗。
附图说明
图1-图4是本发明方法的主要工艺流程图。因为器件的正面工艺和常规的平面型IGBT相同，所以在流程图中省去详细的正面工艺步骤。
图5 是常规施主元素注入形成FS层的载流子浓度分布示意图。
图6是本发明质子注入形成FS层的载流子浓度分布示意图。
具体实施方式
本发明要解决上述问题所采用的新的技术方案是这样实现的：该发明的设计思路是：利用质子注入在Si晶片的背表面进行掺杂得到n+区域，在较低温度的条件下退火激活形成FS层；本发明的主要工艺过程包括：完成基本的器件正面工艺（包括正面栅极、发射极以及金属电极的形成）及背面减薄后对Si晶片清洗；利用高能（200KeV至10MeV）离子注入机将适当剂量的质子注入到Si晶片的背表面；低温退火激活形成n+的FS层；通过受主元素（如硼）的注入和激活形成背面的P+集电极；沉积背面电极，完成FS-IGBT器件的工艺过程。
实施例1
一种新型场截止型绝缘栅双极型晶体管的制造方法，其特征在于：步骤1：在Si单晶片正面形成基本的金属氧化物半导体场效应晶体管结构，所述金属氧化物半导体场效应晶体管结构包括由多晶硅和氧化硅组成的栅极、p基区、n+发射区以及栅极和发射区上方的正面金属电极，所述的Si单晶片为n型的单晶Si片，所述的Si单晶片的n-漂移区一侧定义为Si单晶片的正面，其相对的一面定义为背面；
所述步骤1中的n-漂移区为衬底，在器件结构中作为漂移区，所述金属电极为Al或Al的合金。
步骤2：对Si单晶片的背面，进行减薄，通过机械方法或化学腐蚀的方法将Si单晶片减薄至100μm，再对Si单晶片进行清洗。
所述步骤2中的具体使用SC-3溶液对Si单晶片进行清洗。
步骤3：通过高能离子注入机进行质子的背面注入，将质子注入能量和剂量，在晶片背面注入一层离子，所述离子注入源在本实例中为H+，所述注入能量为5MeV，所述注入剂量为1E13，通过扩散炉对背面注入之后的Si晶片在200℃至450℃温度下，退火30min，完成对背面注入质子的激活和推阱，形成n+的FS层。
步骤4：通过离子注入的工艺，以常规受主元素为注入源，在Si单晶片背面注入一层离子；
所述的常规受主元素为硼元素，离子注入的能量为10KeV至500KeV，离子注入的剂量为1E13，在Si单晶片背面注入一层B离子。
步骤5：对常规受主元素注入之后的Si晶片在温度为500℃下进行退火12h，完成对背面注入离子的激活和推阱，形成p+层。
步骤6：通过溅射或蒸发金属的方法，制作Si晶片背面电极，背面电极的金属材料为Al-V-Ni-Ag或Al-Ti-Ni-Ag，此时得到完整的FS-IGBT器件。
实施例2
一种新型场截止型绝缘栅双极型晶体管的制造方法，其特征在于：步骤1：在Si单晶片正面形成基本的金属氧化物半导体场效应晶体管结构，所述金属氧化物半导体场效应晶体管结构包括由多晶硅和氧化硅组成的栅极、p基区、n+发射区以及栅极和发射区上方的正面金属电极，所述的Si单晶片为n型的单晶Si片，所述的Si单晶片的n-漂移区一侧定义为Si单晶片的正面，其相对的一面定义为背面；
所述步骤1中的n-漂移区为衬底，在器件结构中作为漂移区，所述金属电极为Al或Al的合金。
步骤2：对Si单晶片的背面，进行减薄，通过机械方法或化学腐蚀的方法将Si单晶片减薄至150μm，再对Si单晶片进行清洗。
所述步骤2中的具体使用SC-3溶液对Si单晶片进行清洗。
步骤3：通过高能离子注入机进行质子的背面注入，将质子注入能量和剂量，在晶片背面注入一层离子，所述离子注入源在本实例中为H+，所述注入能量为10MeV，所述注入剂量为1E15，通过扩散炉对背面注入之后的Si晶片在450℃温度下，退火15min，完成对背面注入质子的激活和推阱，形成n+的FS层。
步骤4：通过离子注入的工艺，以常规受主元素为注入源，在Si单晶片背面注入一层离子；
所述的常规受主元素为硼元素，离子注入的能量为500KeV，离子注入的剂量为1E15，在Si单晶片背面注入一层B离子。
步骤5：对常规受主元素注入之后的Si晶片在温度为450℃下进行退火16h，完成对背面注入离子的激活和推阱，形成p+层。
步骤6：通过溅射或蒸发金属的方法，制作Si晶片背面电极，背面电极的金属材料为Al-Ti-Ni-Ag，此时得到完整的FS-IGBT器件。
实施例3
一种新型场截止型绝缘栅双极型晶体管的制造方法，其特征在于：步骤1：在Si单晶片正面形成基本的金属氧化物半导体场效应晶体管结构，所述金属氧化物半导体场效应晶体管结构包括由多晶硅和氧化硅组成的栅极、p基区、n+发射区以及栅极和发射区上方的正面金属电极，所述的Si单晶片为n型的单晶Si片，所述的Si单晶片的n-漂移区一侧定义为Si单晶片的正面，其相对的一面定义为背面；
所述步骤1中的n-漂移区为衬底，在器件结构中作为漂移区，所述金属电极为Al或Al的合金。
步骤2：对Si单晶片的背面，进行减薄，通过机械方法或化学腐蚀的方法将Si单晶片减薄至80μm，再对Si单晶片进行清洗。
所述步骤2中的具体使用SC-3溶液对Si单晶片进行清洗。
步骤3：通过高能离子注入机进行质子的背面注入，将质子注入能量和剂量，在晶片背面注入一层离子，所述离子注入源在本实例中为H+，所述注入能量为200KeV，所述注入剂量为1E10，通过扩散炉对背面注入之后的Si晶片在200℃至450℃温度下，退火5min，完成对背面注入质子的激活和推阱，形成n+的FS层。
步骤4：通过离子注入的工艺，以常规受主元素为注入源，在Si单晶片背面注入一层离子；
所述的常规受主元素为硼元素，离子注入的能量为10KeV，离子注入的剂量为1E12，在Si单晶片背面注入一层B离子。
步骤5：对常规受主元素注入之后的Si晶片在温度为200℃下进行退火5min至24h，完成对背面注入离子的激活和推阱，形成p+层。
步骤6：通过溅射或蒸发金属的方法，制作Si晶片背面电极，背面电极的金属材料为Al-V-Ni-Ag，此时得到完整的FS-IGBT器件。
实施例4
请参阅附图所示，本发明一种实现场截止型绝缘栅双极型晶体管（FS-IGBT）的工艺方法，在本实例中包括如下关键步骤：
步骤1：在Si单晶片（图1中的n-区域）的一侧形成基本的金属氧化物半导体场效应晶体管结构（MOSFET），包括由多晶硅和氧化硅组成的栅极（图中的poly-Si和SiOx ）、p基区（图1中的p-base）、n+发射区（图1中的n+）以及栅极和发射区上方的正面金属电极（（图1中的metal））。所述的Si单晶片为n型的单晶Si片，所述的Si单晶片一侧定义为Si单晶片的正面。
因为FS层的实现是通过背面工艺完成，背面工艺是本发明的重点，具体如下文介绍。正面基本的金属氧化物半导体场效应晶体管结构（MOSFET），所以详细的正面工艺在此不再赘述。完成所有正面工艺之后的器件结构如图1所示。图中n-为衬底，在器件结构中作为漂移区，n+为发射区，SiOx和poly-Si组成栅极，metal为正面沉积的金属，通常为Al或Al的合金。
步骤2：对Si单晶片的另一侧进行减薄，通过机械方法或化学腐蚀的方法将Si单晶片减薄至一定厚度，再用溶液对Si单晶片进行清洗。所述Si单晶片的另一侧定义为Si单晶片的背面，所述的一定厚度为80μm至150μm，所述的溶液为半导体制程中标准的SC-3溶液。
步骤3：通过高能离子注入机完成质子注入的工艺，选取合适的质子注入能量和剂量，在晶片背面注入一层离子。所述离子注入源在本实例中为H+，所述注入能量为200KeV至10MeV，所述注入剂量为1E10至1E15，所述离子在本实例中为H+离子。通过加热或光辐射的方法对背面注入之后的Si晶片在适当温度和适当时间内进行退火，完成对背面注入质子的激活和推阱，形成n+的FS层。推阱的深度由退火的温度和时间共同决定。所述的退火温度为200℃至450℃，所述的退火时间为5min至12h。此时得到的器件结构如图2所示。
步骤4：通过离子注入的工艺，以常规受主元素为注入源，选取合适的离子注入能量和剂量，在晶片背面注入一层B离子。所述的常规受主元素为硼元素等，所述注入能量为10KeV至500KeV，所述注入剂量为1E12至1E15。
步骤5：对常规受主元素注入之后的Si晶片在适当温度和适当时间内进行退火，完成对背面注入离子的激活和推阱，形成p+层。所述的退火温度为200℃至900℃，所述的退火时间为5min至24h。此时得到的器件结构如图3所示。
步骤6：通过溅射或蒸发金属的方法，制作Si晶片背面电极。所述背面金属的材料为Al-V-Ni-Ag或Al-Ti-Ni-Ag。此时得到完整的FS-IGBT器件，器件结构如图4所示。
Claims (4)
1.一种新型场截止型绝缘栅双极型晶体管的制造方法，其特征在于：步骤1：在Si单晶片正面形成基本的金属氧化物半导体场效应晶体管结构，所述金属氧化物半导体场效应晶体管结构包括由多晶硅和氧化硅组成的栅极、p基区、n+发射区以及栅极和发射区上方的正面金属电极，所述的Si单晶片为n型的单晶Si片，所述的Si单晶片的n-漂移区一侧定义为Si单晶片的正面，其相对的一面定义为背面；步骤2：对Si单晶片的背面进行减薄，通过机械方法或化学腐蚀的方法将Si单晶片减薄至80μm至150μm，再对Si单晶片进行清洗；步骤3：通过高能离子注入机进行质子的背面注入，将质子注入能量和剂量，在晶片背面注入一层离子，所述离子注入源为H+，所述注入能量为200KeV至10MeV，所述注入剂量为1E10至1E15，通过扩散炉对背面注入之后的Si晶片在200℃至450℃温度下，退火5min至12h，完成对背面注入质子的激活和推阱，形成n+的FS层；步骤4：通过离子注入的工艺，以常规受主元素为注入源，在Si单晶片背面注入一层离子；步骤5：对常规受主元素注入之后的Si晶片在温度为200℃至900℃下进行退火5min至24h，完成对背面注入离子的激活和推阱，形成p+层；步骤6：通过溅射或蒸发金属的方法，制作Si晶片背面电极，背面电极的金属材料为Al-V-Ni-Ag或Al-Ti-Ni-Ag，此时得到完整的FS-IGBT器件。
2.根据权利要求1所述的一种新型场截止型绝缘栅双极型晶体管的制造方法，其特征在于：所述步骤1中的n-漂移区为衬底，所述金属电极为Al或Al的合金。
3.根据权利要求1所述的一种新型场截止型绝缘栅双极型晶体管的制造方法，其特征在于：所述步骤2中的具体使用SC-3溶液对Si单晶片进行清洗。
4.根据权利要求1所述的一种新型场截止型绝缘栅双极型晶体管的制造方法，其特征在于：所述步骤4中的所述的常规受主元素为硼元素，离子注入的能量为10KeV至500KeV，离子注入的剂量为1E12至1E15，在Si单晶片背面注入一层B离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310425840.8A CN103489775A (zh) | 2013-09-18 | 2013-09-18 | 一种新型场截止型绝缘栅双极型晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310425840.8A CN103489775A (zh) | 2013-09-18 | 2013-09-18 | 一种新型场截止型绝缘栅双极型晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103489775A true CN103489775A (zh) | 2014-01-01 |
Family
ID=49829918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310425840.8A Pending CN103489775A (zh) | 2013-09-18 | 2013-09-18 | 一种新型场截止型绝缘栅双极型晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103489775A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020072123A1 (en) * | 2018-10-01 | 2020-04-09 | Ipower Semiconductor | Back side dopant activation in field stop igbt |
| CN115078431A (zh) * | 2022-06-16 | 2022-09-20 | 中国核动力研究设计院 | 一种基于自离子辐照后锆合金透射电镜试样制备方法 |
| CN116072530A (zh) * | 2022-12-01 | 2023-05-05 | 北京核力同创科技有限公司 | 一种fs-igbt背面电极的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
| JP2007266233A (ja) * | 2006-03-28 | 2007-10-11 | Toyota Central Res & Dev Lab Inc | 電力用半導体装置及びその製造方法 |
| US20100244093A1 (en) * | 2007-10-03 | 2010-09-30 | Abb Technology Ag | Semiconductor module |
| CN102832239A (zh) * | 2012-07-27 | 2012-12-19 | 无锡凤凰半导体科技有限公司 | 耐高压绝缘栅双极型晶体管 |
-
2013
- 2013-09-18 CN CN201310425840.8A patent/CN103489775A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
| US20020190281A1 (en) * | 2000-05-05 | 2002-12-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non EPI IGBT |
| JP2007266233A (ja) * | 2006-03-28 | 2007-10-11 | Toyota Central Res & Dev Lab Inc | 電力用半導体装置及びその製造方法 |
| US20100244093A1 (en) * | 2007-10-03 | 2010-09-30 | Abb Technology Ag | Semiconductor module |
| CN102832239A (zh) * | 2012-07-27 | 2012-12-19 | 无锡凤凰半导体科技有限公司 | 耐高压绝缘栅双极型晶体管 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020072123A1 (en) * | 2018-10-01 | 2020-04-09 | Ipower Semiconductor | Back side dopant activation in field stop igbt |
| US11824090B2 (en) | 2018-10-01 | 2023-11-21 | Ipower Semiconductor | Back side dopant activation in field stop IGBT |
| US12262553B2 (en) | 2018-10-01 | 2025-03-25 | Ipower Semiconductor | Field stop IGBT with grown injection region |
| CN115078431A (zh) * | 2022-06-16 | 2022-09-20 | 中国核动力研究设计院 | 一种基于自离子辐照后锆合金透射电镜试样制备方法 |
| CN116072530A (zh) * | 2022-12-01 | 2023-05-05 | 北京核力同创科技有限公司 | 一种fs-igbt背面电极的制备方法 |
| CN116072530B (zh) * | 2022-12-01 | 2024-01-19 | 北京核力同创科技有限公司 | 一种fs-igbt背面电极的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101884106B (zh) | 半导体模块 | |
| US8343862B2 (en) | Semiconductor device with a field stop zone and process of producing the same | |
| CN102693912B (zh) | 制作igbt器件的方法及其装置 | |
| CN105280485B (zh) | 制造包括场停止区的半导体器件的方法 | |
| CN107251205A (zh) | 半导体装置和半导体装置的制造方法 | |
| JP2002305305A (ja) | 半導体装置 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN101499422A (zh) | 用多晶硅做寿命控制层的内透明集电极igbt制造方法 | |
| CN109671771A (zh) | Igbt芯片的背面结构、igbt芯片结构及制备方法 | |
| CN101752415A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| WO2013131821A1 (en) | Power semiconductor device and method for manufacturing thereof | |
| JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
| CN103489776B (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
| CN104465791A (zh) | 一种快恢复二极管的结构和背面的制备方法 | |
| CN103035693B (zh) | 场截止型绝缘栅双极晶体管及其制造方法 | |
| CN103489775A (zh) | 一种新型场截止型绝缘栅双极型晶体管的制造方法 | |
| CN105206516B (zh) | 一种在半导体器件中形成场截止层的方法 | |
| CN104716039B (zh) | 提高igbt性能的背面工艺制作方法 | |
| CN103219236B (zh) | 集电区碳注入内透明集电极igbt制造技术 | |
| CN105097508A (zh) | 电荷存储型igbt的制造方法 | |
| JP4882214B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
| CN102714218A (zh) | 穿通半导体装置及其生产方法 | |
| CN102931223B (zh) | Igbt集电极结构 | |
| CN207781616U (zh) | 功率半导体器件 | |
| CN103839797B (zh) | 一种igbt短路集电极结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140101 |
|
| RJ01 | Rejection of invention patent application after publication |