CN113903854B - 一种超导芯片 - Google Patents

Abstract

本申请实施例公开了一种超导芯片，其可以应用于量子计算领域。该超导芯片可以包括基底、位于基底上表面的第一结构和第二结构。第一结构包括第一超导金属层和与第一超导金属层交叠的第一覆盖层，第一覆盖层包括第二超导金属层和位于第一超导金属层和第二超导金属层之间的第一绝缘层。第二结构包括第三超导金属层和与第三超导金属层交叠的第二覆盖层，第二覆盖层包括第四超导金属层和位于第三超导金属层和第四超导金属层之间的第二绝缘层。第二结构还包括第五超导金属层，其同时覆盖第三超导金属层上表面未被覆盖区和第四超导金属层上表面的全部或部分区域。第一超导金属层与第三超导金属层相连，或者，第二超导金属层与第四超导金属层相连。

Description

一种超导芯片

技术领域

本申请涉及半导体技术领域，尤其涉及一种超导芯片。

背景技术

约瑟夫森结(Josephson junction)，或称为超导隧道结，一般是由两块超导体夹以某种很薄的势垒层而构成的结构，例如超导体—半导体或绝缘体—超导体结构。约瑟夫森结在极低温下会产生超导电流隧穿效应，在接入的超导电路中起到非线性电感的作用。通过将约瑟夫森结接入超导电路，形成超导比特以实现量子计算等功能。

目前主流的约瑟夫森结制备方法为双角度蒸镀法。以制备十字形状的约瑟夫森结为例，在基片衬底上先涂上较厚的光刻胶，并光刻出一个十字形状的凹槽，然后沿着两个方向以一定的倾斜角度依次镀上超导金属膜，两层超导金属膜之间通过氧化形成很薄的金属氧化物绝缘层，从而在两次镀膜的交叉区域形成约瑟夫森结。由于超导电路所需的约瑟夫森结的尺寸一般很小，在利用双角度蒸镀法制备约瑟夫森结的过程中会同时制备较大尺寸的连接结构，通过该连接结构将该约瑟夫森结接入超导电路。

但是，利用双角度蒸镀法制备约瑟夫森结的同时，会在该连接结构中产生较大尺寸的约瑟夫森结(称作寄生结)，使得超导电路中约瑟夫森结的尺寸和设计值之间存在差异，同时会在寄生结处引入额外的缺陷，影响超导比特的性能。

发明内容

本申请实施例提供一种超导芯片，用于降低寄生结对超导比特的影响。

本申请实施例提供以下一种超导芯片，该超导芯片包括基底、位于所述基底上表面的第一结构和第二结构。所述第一结构包括位于所述基底上表面的第一超导金属层和与所述第一超导金属层在第一区域交叠的第一覆盖层，所述第一区域为所述第一超导金属层上表面的部分区域，所述第一覆盖层包括第二超导金属层和位于所述第一超导金属层和所述第二超导金属层之间的第一绝缘层，所述第一超导金属层和所述第一覆盖层在所述第一区域形成目标结。所述第二结构包括位于所述基底上表面的第三超导金属层和与所述第三超导金属层在第二区域交叠的第二覆盖层，所述第二区域为所述第三超导金属层上表面的部分区域，所述第二覆盖层包括第四超导金属层和位于所述第三超导金属层和所述第四超导金属层之间的第二绝缘层，所述第三超导金属层和所述第二覆盖层在所述第二区域形成寄生结，所述目标结和所述寄生结均为约瑟夫森结。所述第二结构还包括第五超导金属层，所述第五超导金属层同时覆盖所述第三超导金属层上表面第三区域中的全部或部分区域和所述第四超导金属层上表面的全部或部分区域，所述第三区域为所述第三超导金属层上表面在所述第二区域以外的区域。所述第一超导金属层与所述第三超导金属层相连，所述第三区域沿第一方向的最小尺寸和沿第二方向的最小尺寸均大于所述第一超导金属层沿所述第二方向的最大尺寸。或者，所述第二超导金属层与所述第四超导金属层相连，所述第三区域沿所述第一方向的最小尺寸和沿所述第二方向的最小尺寸均大于所述第二超导金属层沿所述第一方向的最大尺寸。

本申请实施例通过在第二结构中设置第五超导金属层，所述第五超导金属层同时覆盖所述第三超导金属层上表面第三区域中的全部或部分区域和所述第四超导金属层上表面的全部或部分区域，可以将第二结构中的寄生结短路。当所述第二超导金属层和所述第四超导金属层将所述目标结接入超导电路，或者所述第一超导金属层和所述第三超导金属层将所述目标结接入超导电路中时，由于第五超导金属层将第二结构中的寄生结短路，有利于减少寄生结对超导电路的影响。

在一种可能的实现方式中，所述第一超导金属层和所述第三超导金属层的材料和厚度分别相同，所述第二超导金属层和所述第四超导金属层的材料和厚度分别相同，所述第一绝缘层和所述第二绝缘层的材料和厚度分别相同。

在一种可能的实现方式中，所述第一超导金属层和所述第二超导金属层的材料相同。

在一种可能的实现方式中，所述第一超导金属层沿所述第一方向的最小尺寸大于所述第二超导金属层沿所述第一方向的最大尺寸，所述第二超导金属层沿所述第二方向的最小尺寸大于所述第一超导金属层沿所述第二方向的最大尺寸。

在一种可能的实现方式中，所述第一超导金属层的上表面为沿所述第一方向设置的条形，所述第二超导金属层的上表面为沿所述第二方向设置的条形。

在一种可能的实现方式中，所述第一方向和所述第二方向相互垂直。

在一种可能的实现方式中，所述第五超导金属层的厚度大于所述第四超导金属层和所述第二绝缘层的总厚度。

在一种可能的实现方式中，所述超导芯片还包括位于所述基底上表面的第六超导金属层，所述第五超导金属层还覆盖所述第六超导金属层的上表面。

在一种可能的实现方式中，所述第五超导金属层的厚度大于所述第六超导金属层的厚度。

在一种可能的实现方式中，所述第五超导金属层的厚度大于所述第三超导金属层的厚度，或者，所述第五超导金属层的厚度大于所述第四超导金属层的厚度。

在一种可能的实现方式中，所述第六超导金属层用于连接外电路，例如用于连接电容或接地。

附图说明

图1A为超导量子系统一种可能的示意图；

图1B为Qubit一种可能的线路示意图；

图1C为约瑟夫森结一种可能的结构示意图；

图2A为约瑟夫森结一种可能的制备过程示意图；

图2B示出了按照图2A对应的制备过程得到的结构的俯视图和剖视图；

图3为约瑟夫森结另一种可能的制备过程示意图；

图4A为SQUID结构的Qubit一种可能的结构示意图；

图4B为图4A所示的Qubit的等效电路图；

图4C为打井引线后图4A所示Qubit的等效线路图；

图5示出了按照图3的制备过程得到的结构的俯视图和剖视图；

图6为本申请超导芯片一种可能的结构示意图；

图7为本申请超导芯片另一种可能的结构示意图。

具体实施方式

量子计算是一种遵循量子力学规律调控量子信息单元进行计算的新型计算模式，量子计算不仅可以用来研究量子力学基本问题，同时具有解决特定问题的潜在能力。在各种量子计算方案中，基于超导芯片的超导量子计算由于其易于操控扩展等优点成为最有希望实现量子计算的途径之一。本申请实施例将应用于超导量子计算的超导芯片称作超导量子芯片。超导量子芯片一般包括量子比特(quantum bit，Qubit)，Qubit是量子态的载体，携带量子信息。

图1A为用于进行量子计算的超导量子系统的一种可能的示意图。如图1A所示，超导量子系统包含一套提供低温环境的制冷机和真空系统(图1A中未示出)、用于实现量子计算信息载体的超导量子芯片、用于操控超导量子芯片中Qubit进行计算操作的控制系统以及用于读出Qubit最终状态获得计算结果的测量系统。超导量子芯片置于低温环境中，控制系统按照计算操作的需求控制微波源等调制脉冲信号，将一系列微波脉冲序列输入到超导量子芯片，对超导量子芯片中的Qubit量子态进行操作，所有操作完成后，测量系统输出测量脉冲信号到超导量子芯片，通过返回的信号变化获取超导量子芯片中Qubit的状态信息，得到计算结果。

超导量子芯片一般包括一个或多个Qubit。一个Qubit可以视为含有非线性电感的LC振荡回路，图1B为Qubit一种可能的线路示意图。参考图1B，Qubit包括电容C和非线性电感L_C。Qubit在低温环境下(例如10mk)会体现出量子特性，可以将其能级基态和第一激发态编码成|0>态和|1>态，对应经典计算机中比特(bit)所处的0态和1态，从而可编码为一个Qubit。超导量子芯片中不同Qubit之间可以通过电容或其他方式连接起来，使得相邻Qubit产生耦合作用。

Qubit的核心部件是由约瑟夫森结构成的非线性电感L_C。图1C为约瑟夫森结的一种可能的结构示意图。如图1C所示，约瑟夫森结一般为超导金属-绝缘层-超导金属的三明治结构。约瑟夫森结在极低温下会产生超导电流隧穿效应，在整个超导电路回路中起到非线性电感的作用。

目前主流的约瑟夫森结制备方法为双角度蒸镀法。图2A为约瑟夫森结的一种制备过程示意图。如图2A所示，在基底上先涂较厚的光刻胶，并在光刻胶上刻出一个十字形状的凹槽，两个凹槽分别沿x方向和y方向，其中，x方向与y方向不同。之后，首先沿着x方向以倾斜角度θ₁蒸镀一定厚度的超导金属层1，之后，在超导金属层1与空气接触的上表面形成很薄的金属氧化层1，之后沿着y方向以倾斜角度θ₂蒸镀一定厚度的超导金属层2。可选的，超导金属层1和超导金属层2的材料可以为同一种超导金属。之后，在超导金属层2与空气接触的上表面形成较厚的金属氧化层2，起到绝缘保护作用。去掉光刻胶后，在基底上得到沿x方向的条状超导金属层1和与其交叠的沿y方向的条状超导金属层2。需要说明的是，条状超导金属层1未被条状超导金属层2覆盖的区域会继续氧化，形成较厚的金属氧化层，其厚度与超导金属层2表面的金属氧化层2的厚度相近，因此，这里也将其称作金属氧化层2。图2B为按照图2A对应的制备过程得到的结构的俯视图和剖视图，该剖视图对应于该俯视图中的剖切面A-A。为了方便描述，将该结构称作十字结构。参考图2B，条状超导金属层1与条状超导金属层2之间的金属氧化层1起到绝缘层的作用，从而条状超导金属层1、条状金属氧化层1和超导金属层2在交叠区域Q1(图2A中的虚线框内的区域)形成约瑟夫森结。

超导芯片中所需要的约瑟夫森结的尺寸一般很小，因此，十字结构中条状超导金属层1的宽度W1和条状超导金属层2的宽度W2很小。为了便于将约瑟夫森结与超导电路中的其他线路相连，在利用双角度蒸镀法制备十字结构的同时，一般会制备与十字结构中超导金属层相连的连接结构，连接结构的尺寸大于超导金属层的尺寸，从而有利于将约瑟夫森结接入超导电路。参考图2A的制备过程可以制备连接结构和十字结构，不同之处在于，光刻胶上刻出的图形如图3所示，包括连接结构对应的图形(图3中的矩形凹槽)和图2A中十字结构对应的图形。由于连接结构对应的图形尺寸较大，在两次蒸镀过程中，该图形内会依次蒸镀矩形超导金属层1和矩形超导金属层2，并且矩形超导金属层1和矩形超导金属层2之间同样会形成金属氧化层1。可见，该连接结构中同样存在约瑟夫森结。

十字结构中的约瑟夫森结为按照电路设计存在于电路中的，而连接结构中的约瑟夫森结为电路设计之外存在于电路中的，会使得制备出的约瑟夫森结的参数和设计值之间存在差异。为了便于区分，将十字结构中的约瑟夫森结称作目标结，将连接结构中的约瑟夫森结称作寄生结。

前面介绍了Qubit核心部件(约瑟夫森结构)的结构，下面以超导量子干涉仪(Superconducting Quantum Interference Device，SQUID)结构的Qubit为例，介绍Qubit的结构。图4A是SQUID结构的Qubit一种可能的结构示意图。参考图4A，Qubit包括基底上的电容、与电容相连的两个十字结构、与两个十字结构分别相连的两个连接结构、以及分别与两个连接结构相连的两个外接线路，该外接线路用于接地。图4B为图4A所示的Qubit的等效电路图，图4B中，内有“×”的4个矩形分别代表4个约瑟夫森结，其中，较大的2个矩形分别代表两个连接结构中的寄生结，较小的2个矩形分别代表两个十字结构中的目标结。

研究表明，约瑟夫森结位置处的缺陷数目占整个Qubit中总缺陷数目的40％左右。因此，寄生结会导致Qubit中存在额外的缺陷，影响比特性能。此外寄生结会影响Qubit的实际结面积，使得制备出的比特参数和所设计值之间存在差异。

为了减少寄生结对超导芯片的影响，半导体工艺中常用在条状的超导金属层和外接线路上(参考图4A中的划叉的位置)打井后引线的方式让寄生结被短路。此方法需要先在寄生缺陷周围刻蚀掉金属表面的氧化氧化层，生成两个井，将下方的金属暴露出来，然后将引线通过井连接到缺陷两边的金属上。图4C是打井引线后图4A的等效线路图，图4C中，内有“×”的4个矩形分别代表4个约瑟夫森结，其中，较大的2个矩形分别代表两个连接结构中的寄生结，较小的2个矩形分别代表两个十字结构中的目标结。可见，通过引线的方式，可以让寄生结被引线所短路，进而减少寄生缺陷对超导芯片的影响。

但是，十字结构中超导金属层的宽度过小，对超导金属层进行打井的工艺难度高，并且，若刻蚀深度过大，容易导致断路，无法将目标结接入超导电路，降低超导芯片的良品率。

图5示出了按照图3的制备过程得到的结构的俯视图和剖视图，该剖视图对应于俯视图中虚线所示的剖切面B-B。通过对该结构中的连接结构进行放大分析发现，连接结构中的矩形超导金属层1和矩形超导金属层2在平行于基底的方向存在一定错位，矩形超导金属层1的部分区域(图5中填充圆形的区域)未被矩形超导金属层2覆盖，将该未被覆盖的区域称作下层暴露区。矩形超导金属层1和矩形超导金属层2之间存在金属氧化层1，因此在二者之间的交叠区域(图5中填充三角形的虚线框内)构成寄生结。

基于上述发现，本申请提供一种超导芯片，以解决现有技术的缺陷。本申请实施例的一个设计思路是：刻蚀下层暴露区上表面部分或全部区域的金属氧化层2，并且刻蚀矩形超导金属层2上表面部分或全部区域的金属氧化层2，之后，在刻蚀区域覆盖超导金属层3，以导通矩形超导金属层1和矩形超导金属层2。在图5所示结构的基础上，按照上述设计思路制备超导金属层3，得到如图6所示的结构。具体的，参考图6，在下层暴露区和矩形超导金属层2上表面的部分区域进行刻蚀，并制备超导金属层3，得到的结构的俯视图和剖视图如图6所示，该剖视图对应于图6俯视图中虚线所示的剖切面C-C。

图6中通过超导金属层3将连接结构中的矩形超导金属层1和矩形超导金属层2导通，即使矩形超导金属层2与外接线路相连，超导金属层3也可以将连接结构中的寄生结短路，从而规避掉寄生结缺陷对线路的影响。

上面举例介绍了本申请实施例的设计思路。下面具体介绍本申请实施例提供的超导芯片。在一种可能的应用场景下，该超导芯片应用于量子计算领域，例如，应用于图1A所示超导量子系统(或称超导量子计算物理系统)中的超导量子芯片中。

在本申请超导芯片一种可能的实施例中，超导芯片包括基底、位于基底上表面的第一结构和第二结构。其中，该基底可以参考图6所示的基底进行理解，该第一结构可以参考图6所示的十字结构进行理解，该第二结构可以参考图6所示的连接结构进行理解。

下面首先对第一结构进行介绍。第一结构包括位于基底上表面的第一超导金属层和与第一超导金属层在第一区域交叠的第一覆盖层。第一区域为第一超导金属层上表面的部分区域。第一覆盖层包括第二超导金属层和位于第一超导金属层和第二超导金属层之间的第一绝缘层。其中，示例性的，该第一超导金属层可以参考图2B和图6中的条状超导金属层1进行理解，第一区域可以参考图2B和图6中条状超导金属层1和条状超导金属层2之间的交叠区域Q1进行理解，第一覆盖层可以参考图2B和图6中的金属氧化层1和条状超导金属层2进行理解，其中，第一覆盖层中的第二超导金属层可以参考图2B和图6中的条状超导金属层2进行理解，第一覆盖层中的第一绝缘层可以参考图2B中条状超导金属层1和条状超导金属层2之间的金属氧化层1进行理解。第一超导金属层和第一覆盖层在第一区域形成目标结，该目标结可以参考图2B中条状超导金属层1、金属氧化层1和条状超导金属层2形成的约瑟夫森结。

接着对第二结构进行介绍。第二结构包括位于基底上表面的第三超导金属层和与第三超导金属层在第二区域交叠的第二覆盖层。第二区域为第三超导金属层上表面的部分区域，第二覆盖层包括第四超导金属层和位于第三超导金属层和第四超导金属层之间的第二绝缘层。其中，示例性的，第三超导金属层可以参考图5和图6中矩形超导金属层1进行理解，第二区域可以参考图5中的交叠区域(图5中填充三角形的虚线内区域)进行理解，第二覆盖层可以参考图5和图6中矩形超导金属层2和金属氧化层1进行理解，其中，第二覆盖层中的第四超导金属层可以参考图5和图6中的矩形超导金属层2进行理解，第二覆盖层中的第二绝缘层可以参考图5和图6中矩形超导金属层1和矩形超导金属层2之间的金属氧化层1进行理解。第三超导金属层和第二覆盖层在第二区域形成寄生结，该寄生结可以参考图5和图6中矩形超导金属层1、金属氧化层1和矩形超导金属层2形成的约瑟夫森结进行理解。本申请实施例中的目标结和寄生结均为约瑟夫森结。

第二结构还包括第五超导金属层，第五超导金属层同时覆盖第三超导金属层上表面第三区域中的全部或部分区域和第四超导金属层上表面的全部或部分区域，第三区域为第三超导金属层上表面在第二区域以外的区域。其中，示例性的，第五超导金属层可以参考图6中的超导金属层3进行理解，第三区域可以参考图5中的下层暴露区(图5中填充圆形的区域)进行理解。

在一种可能的实现方式中，第一超导金属层与第三超导金属层相连，示例性的，可以参考图6中条状超导金属层1与矩形超导金属层1相连进行理解。第三区域沿第一方向的最小尺寸和沿第二方向的最小尺寸均大于第一超导金属层沿第二方向的最大尺寸。示例性的，第一方向和第二方向可以分别参考图6中的x方向和y方向进行理解，第三区域沿第一方向的最小尺寸、第三区域沿第二方向的最小尺寸、第一超导金属层沿第二方向的最大尺寸可以参考图6中的W3、W4和W1进行理解。

由于第三区域沿第一方向的最小尺寸和沿第二方向的最小尺寸均大于第一超导金属层沿第二方向的最大尺寸，和在第一超导金属层上刻蚀并制备第五超导金属层相比，在第三区域上刻蚀并制备第五超导金属层，有利于降低工艺难度，并且降低断路风险，有利于提高超导芯片的良品率。

或者，在一种可能的实现方式中，第二超导金属层与第四超导金属层相连，第三区域沿第一方向的最小尺寸和沿第二方向的最小尺寸均大于第二超导金属层沿第一方向的最大尺寸。示例性的，第二超导金属层沿第一方向的最大尺寸可以参考图6中的W2进行理解。

由于第三区域沿第一方向的最小尺寸和沿第二方向的最小尺寸均大于第二超导金属层沿第一方向的最大尺寸，和在第二超导金属层上刻蚀并制备第五超导金属层相比，在第三区域上刻蚀并制备第五超导金属层，有利于降低工艺难度，并且降低断路风险，有利于提高超导芯片的良品率。

在一种可能的实现方式中，第一超导金属层沿第一方向的最小尺寸大于第二超导金属层沿第一方向的最大尺寸，第二超导金属层沿第二方向的最小尺寸大于第一超导金属层沿第二方向的最大尺寸。示例性的，第一超导金属层沿第一方向的最小尺寸可以参考图6中条状超导金属层1进行理解，第二超导金属层沿第二方向的最小尺寸可以参考图6中条状超导金属层2进行理解。

在一种可能的实现方式中，第一超导金属层和第三超导金属层的材料相同，第二超导金属层和第四超导金属层的材料相同。

在一种可能的实现方式中，第一超导金属层和第二超导金属层的材料相同，第三超导金属层和第四超导金属层的材料相同。

在一种可能的实现方式中，第一超导金属层和第二超导金属层的材料相同，第三超导金属层和第四超导金属层的材料相同。

在一种可能的实现方式中，第一超导金属层、第二超导金属层、第三超导金属层和第四超导金属层的材料均相同。

在一种可能的实现方式中，第一绝缘层和第二绝缘层的材料相同。

在一种可能的实现方式中，第一超导金属层和第三超导金属层的厚度相同，第二超导金属层和第四超导金属层的厚度相同。

在一种可能的实现方式中，第一绝缘层和第二绝缘层的厚度相同。

在一种可能的实现方式中，第一超导金属层的上表面为沿第一方向设置的条形，第二超导金属层的上表面为沿第二方向设置的条形。示例性的，第一超导金属层和第二超导金属层可以参考图6中的条状超导金属层1和条状超导金属层2进行理解。

在一种可能的实现方式中，第一方向和第二方向相互垂直。

在一种可能的实现方式中，第一结构、第二结构中的第三超导金属层、第四超导金属层和第二绝缘层为通过双角度蒸镀工艺制备得到的。示例性的，该制备过程可以参考图2A和图3对应的制备过程。

在一种可能的实现方式中，第五超导金属层的厚度大于第四超导金属层的厚度和第二绝缘层的总厚度，这样有利于保证第五超导金属层连续覆盖第三超导金属层和第四超导金属层。示例性的，第五超导金属层的厚度可以参考图6中超导金属层3的厚度，第四超导金属层的厚度可以参考图6中矩形超导金属层2的厚度，第二绝缘层的厚度可以参考图6中金属氧化层的厚度。

图7为本申请实施例超导芯片的另一个实施例的俯视图和剖视图，该剖视图对应于图7俯视图中虚线所示的剖切面D-D，该俯视图中剖切面E-E可以继续参考图6中的剖视图进行理解，此处不再赘述。和图6对应的实施例相比，图7所示的超导芯片还包括基底表面的超导金属层4，超导金属层3还覆盖超导金属层4上表面的部分或全部区域。这样，超导金属层3可以导通超导金属层4、矩形超导金属层2和矩形超导金属层1。当超导金属层3与外接线路相连时，通过超导金属层3可以将目标结与外接线路相连，并且，可以将寄生结短路。

基于前述任一实施例，在一种可能的实现方式中，本申请提供的超导芯片还包括位于基底上表面的第六超导金属层，第五超导金属层还覆盖第六超导金属层的上表面。示例性的，第六超导金属层可以参考图7中超导金属层4，第五超导金属层可以参考图7中的超导金属层3。通过一次刻蚀和制备第五超导金属层的工艺，便可以同时实现对第六超导金属层、第三超导金属层和第四超导金属层之间的连接，有利于节约工艺流程。

在一种可能的实现方式中，第六超导金属层和第四超导金属层之间通过第五超导金属层相连，示例性的，参考图7，超导金属层4和矩形超导金属层2未直接连接，而是通过超导金属层3相连。在一种可能的实现方式中，第五超导金属层的厚度大于第四超导金属层的厚度，并且大于第六超导金属层的厚度，这样有利于保证第五超导金属层连续覆盖第四超导金属层和第六超导金属层。示例性的，第五超导金属层的厚度可以参考图7中超导金属层3的厚度，第四超导金属层的厚度可以参考图7中矩形超导金属层2的厚度d2，第六超导金属层的厚度可以参考图7中超导金属层4的厚度。

或者，在一种可能的实现方式中，第六超导金属层和第三超导金属层之间通过第五超导金属层相连。在一种可能的实现方式中，第五超导金属层的厚度大于第三超导金属层的厚度，并且大于第六超导金属层的厚度，这样有利于保证第五超导金属层连续覆盖第三超导金属层和第六超导金属层。

在一种可能的实现方式中，第六超导金属层用于连接外电路，例如，第六超导金属层用于连接电容或接地。

在一种可能的实现方式中，本申请实施例提供的超导芯片还包括其他线路或器件(例如电容、读出腔、控制传输线、读出传输线等)或构成图1A所示的超导量子芯片。

以上，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (11)

1.一种超导芯片，其特征在于，包括：

基底、位于所述基底上表面的第一结构和第二结构；

所述第一结构包括位于所述基底上表面的第一超导金属层和与所述第一超导金属层在第一区域交叠的第一覆盖层，所述第一区域为所述第一超导金属层上表面的部分区域，所述第一覆盖层包括第二超导金属层和位于所述第一超导金属层和所述第二超导金属层之间的第一绝缘层，所述第一超导金属层和所述第一覆盖层在所述第一区域形成目标结；

所述第二结构包括位于所述基底上表面的第三超导金属层和与所述第三超导金属层在第二区域交叠的第二覆盖层，所述第二区域为所述第三超导金属层上表面的部分区域，所述第二覆盖层包括第四超导金属层和位于所述第三超导金属层和所述第四超导金属层之间的第二绝缘层，所述第三超导金属层和所述第二覆盖层在所述第二区域形成寄生结，所述目标结和所述寄生结均为约瑟夫森结；

所述第二结构还包括第五超导金属层，所述第五超导金属层同时覆盖所述第三超导金属层上表面第三区域中的全部或部分区域和所述第四超导金属层上表面的全部或部分区域，所述第三区域为所述第三超导金属层上表面在所述第二区域以外的区域；

所述第一超导金属层与所述第三超导金属层相连，所述第三区域沿第一方向的最小尺寸和沿第二方向的最小尺寸均大于所述第一超导金属层沿所述第二方向的最大尺寸；

或者，所述第二超导金属层与所述第四超导金属层相连，所述第三区域沿所述第一方向的最小尺寸和沿所述第二方向的最小尺寸均大于所述第二超导金属层沿所述第一方向的最大尺寸。

2.根据权利要求1所述的超导芯片，其特征在于，所述第一超导金属层和所述第三超导金属层的材料和厚度分别相同，所述第二超导金属层和所述第四超导金属层的材料和厚度分别相同，所述第一绝缘层和所述第二绝缘层的材料和厚度分别相同。

3.根据权利要求2所述的超导芯片，其特征在于，所述第一超导金属层和所述第二超导金属层的材料相同。

4.根据权利要求1至3中任一项所述的超导芯片，其特征在于，所述第一超导金属层沿所述第一方向的最小尺寸大于所述第二超导金属层沿所述第一方向的最大尺寸，所述第二超导金属层沿所述第二方向的最小尺寸大于所述第一超导金属层沿所述第二方向的最大尺寸。

5.根据权利要求4所述的超导芯片，其特征在于，所述第一超导金属层的上表面为沿所述第一方向设置的条形，所述第二超导金属层的上表面为沿所述第二方向设置的条形。

6.根据权利要求1至3中任一项所述的超导芯片，其特征在于，所述第一方向和所述第二方向相互垂直。

7.根据权利要求1至3中任一项所述的超导芯片，其特征在于，所述第五超导金属层的厚度大于所述第四超导金属层和所述第二绝缘层的总厚度。

8.根据权利要求1至3中任一项所述的超导芯片，其特征在于，所述超导芯片还包括位于所述基底上表面的第六超导金属层，所述第五超导金属层还覆盖所述第六超导金属层的上表面。

9.根据权利要求8所述的超导芯片，其特征在于，所述第五超导金属层的厚度大于所述第六超导金属层的厚度。

10.根据权利要求9所述的超导芯片，其特征在于，所述第五超导金属层的厚度大于所述第三超导金属层的厚度，或者，所述第五超导金属层的厚度大于所述第四超导金属层的厚度。

11.根据权利要求8所述的超导芯片，其特征在于，所述第六超导金属层用于连接外电路。