CN113871479A - 晶体管结构及其制备方法 - Google Patents
晶体管结构及其制备方法 Download PDFInfo
- Publication number
- CN113871479A CN113871479A CN202111043216.2A CN202111043216A CN113871479A CN 113871479 A CN113871479 A CN 113871479A CN 202111043216 A CN202111043216 A CN 202111043216A CN 113871479 A CN113871479 A CN 113871479A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- dielectric layer
- electrode
- gate dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 355
- 229910002601 GaN Inorganic materials 0.000 claims description 76
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 43
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 39
- 238000002161 passivation Methods 0.000 claims description 38
- 230000004888 barrier function Effects 0.000 claims description 27
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 4
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 20
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 230000008569 process Effects 0.000 description 18
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000779 depleting effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- -1 nitrogen nitride Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本申请涉及一种晶体管结构及其制备方法，包括栅极结构；栅极结构包括由下至上依次叠置的栅极、顶栅介质层及栅电极，且所述栅极与所述顶栅介质层相接触，所述顶栅介质层与所述栅电极相接触。本申请提供的晶体管结构通过在栅极的上层引入顶栅介质层，将原本应位于栅极上表面的峰值电场埋入顶栅介质层与栅极之间，避免半导体器件制备工艺过程对栅极上表面的影响，从而改善栅极的可靠性，提升半导体器件制备工艺的兼容性，简化半导体器件制备的工艺流程。
Description
技术领域
本申请涉及半导体器件技术领域，特别是涉及一种晶体管结构及其制备方法。
背景技术
氮化镓(GaN)材料具有优异的材料特性，使得其在下一代高频高压电子电力器件领域展现出了广阔的应用前景。由于氮化镓材料拥有更大的禁带宽度(约3.4eV)，且和氮化铝镓(AlGaN)异质结可形成低阻的二维电子气(Two-dimen sional electron gas，2DEG)，使得基于氮化镓材料的电子电力器件相比于传统的硅基器件，具有耐高温、耐高压，高频率及高速度等优点。目前基于异质结所形成的二维电子气制备的器件具有常开特性，所以出于对失效安全和简化驱动电路设计的考虑，常关型器件成为了更加迫切的需求。
传统的晶体管器件，在正向栅压下峰值电场位于栅极上表面，这意味着表面工艺可以轻易地影响峰值电场的分布，导致晶体管器件性能极易受到表面工艺的影响，产生电场不均匀的问题，极大地限制了晶体管器件的栅极长时间工作的可靠性；并且，该传统晶体管器件的栅极可靠工作的工作电压仅为较小的7V左右，增加了驱动电路的设计难度，进而晶体管器件的发展也受到限制。
申请内容
基于此，有必要针对上述背景技术中晶体管的栅极退化问题或其他问题，提供一种晶体管结构及其制备方法。
根据一些实施例，本申请一方面提供了一种晶体管结构，包括栅极结构；其中，
所述栅极结构包括由下至上依次叠置的栅极、顶栅介质层及栅电极，且所述栅极与所述顶栅介质层相接触，所述顶栅介质层与所述栅电极相接触。
在其中一个实施例中，所述栅极包括P型氮化镓栅极或P型氮化铝镓栅极。
在其中一个实施例中，所述栅电极与所述顶栅介质层形成欧姆接触或肖特基接触，所述栅极与所述顶栅介质层形成同质结接触或异质结接触。
在其中一个实施例中，所述顶栅介质层为单层结构；
所述顶栅介质层与所述栅极形成同质结接触时，所述顶栅介质层包括掺杂氮化镓层或掺杂氮化铝镓层；
所述顶栅介质层与所述栅极形成异质结接触时，所述顶栅介质层包括氮化镓层、氧化镓层、氮氧化镓层、氮化铝镓层、氮化铝层、铝铟氮层、铟镓氮层或氮化铝铟镓层。
在其中一个实施例中，所述顶栅介质层为多层依次叠置的介质层的多层结构；
所述顶栅介质层中各所述介质层的材质不同，或各所述介质层的材质相同但各所述介质层的掺杂类型不同。
在其中一个实施例中，所述晶体管结构还包括：
衬底；
应力缓冲层，位于所述衬底上；
二维电子气结构，位于所述应力缓冲层上；
源极，位于所述栅极结构的一侧，且与所述二维电子气结构相接触；
漏极，位于所述栅极结构远离所述源极的一侧，且与所述二维电子气结构相接触。
在其中一个实施例中，所述晶体管结构还包括钝化层；
所述钝化层位于所述二维电子气结构上；
所述栅极结构、源极及漏极均位于所述钝化层内。
在其中一个实施例中，所述二维电子气结构包括：
沟道层，位于所述应力缓冲层上；
势垒层，位于所述沟道层上；
所述钝化层位于所述势垒层上；
所述源极及所述漏极均与所述势垒层相接触，或所述源极及所述漏极均贯穿所述势垒层与所述沟道层相接触。
另一方面，本申请还根据一些实施例提供一种晶体管结构的制备方法，包括形成栅极结构；
所述形成栅极结构，包括如下步骤：
形成栅极及顶栅介质层，所述顶栅介质层位于所述栅极上，且与所述栅极相接触；
于所述顶栅介质层上形成栅电极，所述栅电极与所述顶栅介质层相接触。
在其中一个实施例中，所述形成栅极及顶栅介质层，包括如下步骤：
形成栅极材料层；
于所述栅极材料层的上表面形成顶栅介质材料层；
对所述顶栅介质材料层及所述栅极材料层进行图形化以得到所述栅极及所述顶栅介质层。
在其中一个实施例中，所述形成栅极及顶栅介质层之前，还包括如下步骤：
提供衬底；
于所述衬底上形成应力缓冲层；
于所述应力缓冲层上形成二维电子气结构。
在其中一个实施例中，所述于所述顶栅介质层上形成栅电极之前，还包括如下步骤：
分别形成源极及漏极，所述源极及所述漏极分别位于所述栅极结构相对的两侧。
在其中一个实施例中，于所述顶栅介质层上形成栅电极的同时，形成源极及漏极，所述源极及所述漏极分别位于栅极结构相对的两侧。
在其中一个实施例中，所述形成栅极及顶栅介质层之后，还包括如下步骤：
于所述二维电子气结构上形成钝化材料层，所述钝化材料层覆盖所述二维电子气结构的上表面、所述栅极及所述顶栅介质层；
所述于所述顶栅介质层上形成栅电极，包括如下步骤：
于所述钝化材料层内形成第一开口，所述第一开口暴露出所述顶栅介质层；
于所述第一开口内形成所述栅电极。
在其中一个实施例中，所述于所述顶栅介质层上形成栅电极之前，还包括如下步骤：
于所述钝化材料层内形成第二开口，所述第二开口位于所述第一开口相对的两侧；
于所述第二开口内分别形成源极及漏极，所述源极及所述漏极分别位于所述栅极结构相对的两侧。
在其中一个实施例中，于所述钝化材料层内形成第一开口的同时于所述钝化材料层内形成第二开口，以得到所述钝化层，所述第二开口位于所述第一开口相对的两侧；
于所述第一开口内形成所述栅电极的同时，于所述第二开口内分别形成源极及漏极，所述源极及所述漏极分别位于栅极结构相对的两侧。
本申请提供的上述晶体管结构及其制备方法，至少可以具有如下有益效果：
本申请提供的晶体管结构通过在栅极的上层引入顶栅介质层，将原本应位于栅极上表面的峰值电场埋入顶栅介质层与栅极之间，避免半导体器件制备工艺过程对栅极上表面的影响，从而改善栅极的可靠性，提升半导体器件制备工艺的兼容性，简化半导体器件制备的工艺流程。
本申请提供的晶体管结构的制备方法通过在栅极上形成顶栅介质层，将原本应位于栅极上表面的峰值电场埋入顶栅介质层与栅极之间，避免半导体器件制备工艺过程对栅极上表面的影响，从而改善栅极的可靠性，提升半导体器件制备工艺的兼容性，简化半导体器件制备的工艺流程。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种晶体管结构的截面结构示意图；
图2为本申请其中一个实施例提供的晶体管结构的制备方法的流程图；
图3为本申请其中一个实施例提供的晶体管结构的制备方法中，步骤S3所得结构的截面结构示意图；
图4为本申请其中一个实施例提供的晶体管结构的制备方法中，步骤S4的流程图；
图5为本申请其中一个实施例提供的晶体管结构的制备方法中，步骤S403所得结构的截面结构示意图；
图6为本申请其中一个实施例提供的晶体管结构的制备方法中，步骤S5所得结构的截面结构示意图；
图7至10为本申请其中一个实施例提供的晶体管结构的制备方法中，步骤S6中各步骤所得结构的截面结构示意图；其中，图10亦为本申请其中一个实施例提供的晶体管结构的截面结构示意图；
图11至图14为本申请另一实施例提供的晶体管结构的截面结构示意图。
附图标记说明：
1'、衬底；2'、应力缓冲层；301'、沟道层；302'、势垒层；4'、钝化层；5'、源极；6'、漏极；701'、栅极；703'、栅电极；1、衬底；2、应力缓冲层；3、二维电子气结构；301、沟道层；302、势垒层；4、钝化层；411、钝化材料层；421、第一开口；5、源极；6、漏极；7、栅极结构；701、栅极；702、顶栅介质层；703、栅电极；712、N型氮化镓层；722、P型氮化镓层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”其它元件或层时，其可以直接地在其它元件或层上，或者可以存在居间的元件或层。
空间关系术语例如“在...上”，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如旋转90°或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本申请的范围。
一种传统的晶体管器件如图1所示，该晶体管器件包括由下至上依次叠置的衬底1'、应力缓冲层2'、沟道层301'、势垒层302'及钝化层4'，还包括位于钝化层4'内的栅极结构(图1中未标示出)、源极5'及漏极6'，源极5'和漏极6'位于栅极结构相对的两侧；其中，栅极结构包括由下至上依次叠置且相互接触的栅极701'及栅电极703'。然而传统的晶体管器件，在正向栅压下峰值电场位于栅极701'的上表面，这意味着表面工艺可以轻易地影响峰值电场的分布，导致晶体管器件性能极易受到表面工艺的影响，产生电场不均匀的问题，极大地限制了晶体管器件的栅极长时间工作的可靠性；该传统晶体管器件的栅极701'可靠工作的工作电压仅为较小的7V左右，增加了驱动电路的设计难度，进而晶体管器件的发展也受到限制。
传统的常关型器件实现方法包括空穴型(P型)氮化镓栅极结构，如图1所示，P型氮化镓栅极结构是用P型氮化镓或氮化铝镓作为栅极去耗尽栅极区域下的二维电子气来实现常关型器件，由于其具有栅极区域沟道导通电阻小，工艺简单及阈值稳定等优点，目前已经实现产业化。根据栅电极金属和P型氮化镓栅极的接触类型，P型氮化镓栅极高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)主要分为两类：欧姆接触型和肖特基接触型。相比于欧姆接触型，肖特基接触型由于其具有更低的正向栅极漏电，所以目前得到了更广泛的关注。然而肖特基接触型P型氮化镓栅极高电子迁移率晶体管在恒压栅应力下，一定时间后会出现栅极退化甚至击穿的现象。
传统的晶体管中，P型氮化镓栅极直接与栅电极金属接触，形成肖特基结，导致不同的栅极金属对晶体管器件性能影响较大；并且由于源/漏极欧姆接触的形成需要高温退火，高温退火下的栅电极和P型氮化镓栅极接触会发生退化，使得栅电极不得不在源/漏极之后制备，无法同时制备。
基于此，本申请根据一些实施例提供一种晶体管结构的制备方法，该制备方法包括形成栅极结构的步骤。
具体的，请参阅图2，形成栅极结构的步骤可以包括：
S4：形成栅极及顶栅介质层，其中顶栅介质层位于栅极上，且与栅极相接触；
S6：于顶栅介质层上形成栅电极，栅电极与顶栅介质层相接触。
上述实施例提供的晶体管结构的制备方法，通过在栅极上形成顶栅介质层，使得所得晶体管结构的耗尽区能够向两个方向展宽，实现在正向栅压下峰值电场在空间上的均匀分布，将原本应位于栅极与栅电极之间的峰值电场被埋入顶栅介质层与栅极之间，从而提升栅极的可靠性；通过在栅极上形成顶栅介质层，还可以对栅极产生良好的保护作用，避免半导体器件制备工艺(譬如高温工艺或表面工艺等)过程对栅极上表面的影响，同时还可以避免不同的栅电极对半导体器件性能的影响，提升半导体器件制备工艺的兼容性，简化工艺流程。
进一步的，在传统晶体管结构中，由于栅电极与栅极直接接触，在对栅极结构加压时，所有的压降会存在于栅电极内；上述实施例提供的晶体管结构的制备方法，能够通过顶栅介质层改变正向栅压下峰值电场的空间分布，实现对峰值电场的均匀调控，使得所得晶体管结构的耗尽区能够向两个方向展宽，提高栅极结构的击穿电压。
在一个示例中，栅极可以包括但不限于P型氮化镓栅极或P型氮化铝镓栅极等。
请继续参阅图2，在其中一个实施例中，步骤S4之前还可以包括如下步骤：
S1：提供衬底1；
S2：于衬底1上形成应力缓冲层2；
S3：于应力缓冲层2上形成二维电子气结构3，如图3所示。
在一个示例中，衬底1可以包括但不限于硅衬底、蓝宝石衬底或碳化硅衬底等等，本申请对于衬底1的材质并不做限定。
具体的，于二维电子气结构3中形成有二维电子气；上述实施例提供的晶体管结构的制备方法，可以通过P型氮化镓栅极或P型氮化铝镓栅极耗尽二维电子气结构3中形成的二维电子气，使器件处于常关状态，提升晶体管结构更加安全的操作特性。
在一个示例中，应力缓冲层2可以包括但不限于氮化铝层(AlN)、氮化铝镓层(AlGaN)或氮化镓层(GaN)等等中的任意一种或几种的组合，本申请对于应力缓冲层2的材质并不做限定。
请继续参阅图3，在其中一个实施例中，步骤S3可以包括如下步骤：
于应力缓冲层2上形成由下至上依次叠置的沟道层301及势垒层302。
于上述实施例提供的晶体管的制备方法中，势垒层302与沟道层301之间形成二维电子气，栅极可以通过耗尽其下方的二维电子气来实现常关。
在一个示例中，沟道层301可以包括但不仅限于氮化镓沟道层；在另一个示例中，势垒层302可以包括但不仅限于氮化铝镓势垒层；本申请对于沟道层301及势垒层302的材质均不做限定。
对于步骤S4，在其中一个实施例中，请参阅图4，步骤S4可以包括如下步骤：
S401：形成栅极材料层711；
S402：于栅极材料层711的上表面形成顶栅介质材料层712；
S403：对顶栅介质材料层712及栅极材料层711进行图形化，以得到栅极701及顶栅介质层702，如图5所示，顶栅介质层702位于栅极701上，且与栅极701相接触。
具体的，可以通过但不仅限于光刻的方式于顶栅介质材料层712及栅极材料层711上定义出栅极区域，再采用刻蚀工艺依次刻蚀栅极区域之外的顶栅介质材料层712及栅极材料层711，以形成顶栅介质层702及栅极701。
在其中一个实施例中，顶栅介质层702可以为单层结构，如图5所示。
在其中一个实施例中，栅极701可以与顶栅介质层702形成同质结接触或异质结接触。
上述实施例提供的晶体管结构的制备方法，通过栅极701与顶栅介质层702形成同质结接触或异质结接触，使得栅极701与顶栅介质层702能够形成P-N结结构，从而能够在栅极701及顶栅介质层702内都出现良好的耗尽区扩展效果，使得正向栅压下峰值电场在空间上分布更加均匀。
在上述实施例的基础上，当顶栅介质层702与栅极701形成同质结接触时，顶栅介质层702可以包括但不限于掺杂氮化镓层或掺杂氮化铝镓层中的任一种，即当顶栅介质层702与栅极701形成同质结接触时，顶栅介质层702可以包括重掺杂N型氮化镓层或重掺杂N型氮化铝镓层中的任一种；当顶栅介质层702与栅极701形成异质结接触时，顶栅介质层702可以包括但不限于氮化镓层、氧化镓层、氮氧化镓层、氮化铝镓层、氮化铝层、铝铟氮层、铟镓氮层或氮化铝铟镓层中的任一种。
在其中一个实施例中，顶栅介质层702可以为多层依次叠置的介质层的多层结构。
在上述实施例的基础上，顶栅介质层702中各介质层的材质不同，或各所述介质层的材质相同但各介质层的掺杂类型不同。
譬如，请参阅图11，在其中一个实施例中，顶栅介质层702可以包括但不限于由下至上依次叠置的N型氮化镓层712、P型氮化镓层722及N型氮化镓层712，本申请对此并不做限定，在实际制备过程中，可以对各介质层的厚度和掺杂浓度进行合理配置，保证P-N结之间电气隔离。
请参阅图6，在其中一个实施例中，步骤S4之后可以包括如下步骤：
S5：于二维电子气结构3上形成钝化材料层411，钝化材料层411覆盖二维电子气结构3的上表面、栅极701及顶栅介质层702。
在一个示例中，钝化材料层411可以包括但不限于二氧化硅层(SiO2)、氮化硅层(SiNx)、氮氧化硅层(SiON)、氧化铝层(Al2O3)、氮化铝层(AlN)或氮氧化铝层(AlON)等等中的任意一种或几种的组合，本申请对于钝化材料层411的材质和结构均不做限定。
对于步骤S6，请结合图2中的S6参阅图7至10，于顶栅介质层702上形成栅电极703，栅电极703与顶栅介质层702相接触。具体的，在一个示例中，如图10所示，栅极结构7可以包括由下至上依次叠置的栅极701、顶栅介质层702及栅电极703。
具体的，在其中一个实施例中，步骤S6可以包括如下步骤：
于钝化材料层411内形成第一开口421，第一开口421暴露出顶栅介质层702，如图8所示；
于第一开口421内形成栅电极703，如图10所示。
在其中一个实施例中，可以在步骤S6之前，分别形成源极5及漏极6，源极5及漏极6分别位于栅极结构7相对的两侧。
具体的，在一个示例中，可以在于第一开口421内形成栅电极703的步骤之前，于钝化材料层411内形成第二开口，第二开口位于第一开口421相对的两侧；并于第二开口内分别形成源极5及漏极6，如图9所示，源极5及漏极6分别位于栅极结构7相对的两侧。
在另一个可能的实施例中，也可以在步骤S6的同时，形成源极5及漏极6，源极5及漏极6分别位于栅极结构7相对的两侧。
具体的，在一个示例中，可以在于钝化材料层411内形成第一开口421的同时，于钝化材料层411内形成第二开口，以得到钝化层4，第二开口位于第一开口421相对的两侧，如图8所示。
在上述实施例的基础上，于第一开口421内形成栅电极703的同时，于第二开口(图8中未标示出)内分别形成源极5及漏极6，源极5及漏极6分别位于栅极结构7相对的两侧，如图10所示。
具体的，在其中一个实施例中，可以同时形成第一开口421及第二开口，并通过一步工艺同时制备形成源极5、漏极6及栅电极703；也就是说，源极5、漏极6及栅电极703可以分别制备，亦可同时制备。
在一个示例中，栅电极703可以与顶栅介质层702形成欧姆接触、肖特基接触或其他接触，本申请对于栅电极703与顶栅介质层702之间形成的接触形式并不做限定。
具体的，在其中一个实施例中，栅电极703可以与顶栅介质层702形成欧姆接触。
上述实施例提供的晶体管结构的制备方法，通过栅电极703与顶栅介质层702形成欧姆接触，使得可以在步骤S6的同时，形成源极5及漏极6，减少工艺步骤，降低成本。
在一个示例中，可以采用但不限于光刻、刻蚀、沉积和/或剥离等工艺制备形成源极5、漏极6及栅电极703，本申请对于形成源极5、漏极6及栅电极703的方式并不作限定。
在一个示例中，源极5及漏极6可以均与势垒层302相接触，如图10、图13及图14所示；在另一个示例中，如图12所示，源极5及漏极6也可以均贯穿势垒层302与沟道层301相接触；本申请对此并不做限定。
需要说明的是，在一个示例中，栅电极703的覆盖范围可以小于顶栅介质层702，如图10所示；在另一个示例中，栅电极703的覆盖范围也可以等于顶栅介质层702，如图13所示；在又一个示例中，栅电极703的覆盖范围还可以大于顶栅介质层702，如图14所示；本申请对此并不做限定。
在其中一个实施例中，栅电极703的覆盖范围可以小于顶栅介质层702；于上述实施例提供的晶体管的制备方法中，由于栅电极703的覆盖范围小于顶栅介质层702，能够避免栅电极703过早地被击穿，进一步地提升栅极结构7的击穿电压。
本申请还根据一些实施例，提供一种晶体管结构，请继续参阅图10，该晶体管结构可以包括栅极结构7。
具体的，栅极结构7可以包括由下至上依次叠置的栅极701、顶栅介质层702及栅电极703，且栅极701与顶栅介质层702相接触，顶栅介质层702与栅电极703相接触。
上述实施例提供的晶体管结构通过在栅极上引入顶栅介质层，使得所得晶体管结构的耗尽区能够向两个方向展宽，实现在正向栅压下峰值电场在空间上的均匀分布，将原本应位于栅极与栅电极之间的峰值电场被埋入顶栅介质层与栅极之间，从而提升栅极的可靠性；通过在栅极上引入顶栅介质层，还可以对栅极产生良好的保护作用，避免半导体器件制备工艺(譬如高温工艺或表面工艺等)过程对栅极上表面的影响，同时还可以避免不同的栅电极对半导体器件性能的影响，提升半导体器件制备工艺的兼容性，简化工艺流程。
进一步的，在传统晶体管结构中，由于栅电极与栅极直接接触，在对栅极结构加压时，所有的压降会存在于栅电极内；上述实施例提供的晶体管结构通过改变正向栅压下峰值电场的空间分布，实现对峰值电场的均匀调控，使得该晶体管结构的耗尽区能够向两个方向展宽，提高栅极结构的击穿电压。
在其中一个实施例中，栅极701可以包括但不仅限于P型氮化镓栅极或P型氮化铝镓栅极。
在一个示例中，P型氮化镓栅极可以包括但不限于掺杂镁(Mg)的氮化镓栅极或氮化铝镓栅极中的一种或几种的组合，本申请对于P型氮化镓栅极的具体材质并不做限定。
在其中一个实施例中，P型氮化镓栅极包括高温退火激活的P型氮化镓层。
上述实施例提供的晶体管结构，通过高温退火激活的P型氮化镓层，可以避免在顶栅介质层702生长的过程中，钝化P型氮化镓栅极内的掺杂(譬如镁掺杂)。
在一个示例中，高温退火的温度为800℃～1200℃，譬如800℃、900℃、1000℃、1100℃或1200℃等，本申请对于高温退火的温度并不做限定。
在一个示例中，栅电极703可以与顶栅介质层702形成欧姆接触、肖特基接触或其他接触，本申请对于栅电极703与顶栅介质层702之间形成的接触形式并不做限定。
具体的，在其中一个实施例中，栅电极703可以与顶栅介质层702形成欧姆接触。
上述实施例提供的晶体管结构，通过栅电极703与顶栅介质层702形成欧姆接触，使得在制备该晶体管结构的过程中，可以通过一步工艺同时制备形成源极5、漏极6及栅电极703，减少工艺步骤，降低成本。
在其中一个实施例中，栅极701可以与顶栅介质层702形成同质结接触或异质结接触。
上述实施例提供的晶体管结构，通过栅极701与顶栅介质层702形成同质结接触或异质结接触，使得栅极701与顶栅介质层702能够形成P-N结结构，从而能够在栅极701及顶栅介质层702内都出现良好的耗尽区扩展效果，使得正向栅压下峰值电场在空间上分布更加均匀。
在一个示例中，栅极701与顶栅介质层702之间还可以具有结终端结构，譬如超级结、金属场板、沟槽或渐变结等等，本申请对此并不做限定。本申请能够通过栅极701与顶栅介质层702之间的结终端结构，减少栅极结构7侧壁存在的高电场对栅极结构7可能造成的损伤。
需要说明的是，本申请对于顶栅介质层702的材质及结构均不做限定。
在其中一个实施例中，顶栅介质层702可以为单层结构。
在上述实施例的基础上，当顶栅介质层702与栅极701形成同质结接触时，顶栅介质层702可以包括但不限于掺杂氮化镓层或掺杂氮化铝镓层中的任一种，即当顶栅介质层702与栅极701形成同质结接触时，顶栅介质层702可以包括重掺杂N型氮化镓层或重掺杂N型氮化铝镓层中的任一种；当顶栅介质层702与栅极701形成异质结接触时，顶栅介质层702可以包括但不限于氮化镓层、氧化镓层、氮氧化镓层、氮化铝镓层、氮化铝层、铝铟氮层、铟镓氮层或氮化铝铟镓层中的任一种。
在其中一个实施例中，顶栅介质层702可以为多层依次叠置的介质层的多层结构。
在上述实施例的基础上，顶栅介质层702中各介质层的材质不同，或各所述介质层的材质相同但各介质层的掺杂类型不同。
譬如，请参阅图11，在其中一个实施例中，顶栅介质层702可以包括但不限于由下至上依次叠置的N型氮化镓层712、P型氮化镓层722及N型氮化镓层712，本申请对此并不做限定，在实际制备过程中，可以对各介质层的厚度和掺杂浓度进行合理配置，保证P-N结之间电气隔离。
在其中一个实施例中，栅电极703可以包括但不限于为多晶硅栅电极、金属栅电极或高温退火后的金属栅电极中的任意一种或几种的组合，本申请对于栅电极703的材质和结构均不做限定。
请继续参阅图10，在其中一个实施例中，该晶体管还可以包括衬底1、应力缓冲层2、二维电子气结构3、源极5及漏极6。
具体的，应力缓冲层2位于衬底1上；二维电子气结构3位于应力缓冲层2上；源极5位于栅极结构7的一侧，且与二维电子气结构3相接触；漏极6位于栅极结构7远离源极5的一侧，且与二维电子气结构3相接触。
在一个示例中，应力缓冲层2可以包括但不限于氮化铝层(AlN)、氮化铝镓层(AlGaN)或氮化镓层(GaN)等等中的任意一种或几种的组合。
具体的，于二维电子气结构3中形成有二维电子气；上述实施例提供的晶体管结构，可以通过P型氮化镓栅极或P型氮化铝镓栅极耗尽二维电子气结构3中形成的二维电子气，使器件处于常关状态，提升晶体管结构更加安全的操作特性。
在一个示例中，源极5及漏极6均可以包括但不仅限于导电薄膜。
请继续参阅图10，在其中一个实施例中，该晶体管还可以包括钝化层4。
具体的，钝化层4位于二维电子气结构3上；栅极结构7、源极5及漏极6均位于钝化层4内。
在一个示例中，钝化层4可以包括但不限于二氧化硅层(SiO2)、氮化硅层(SiNx)、氮氧化硅层(SiON)、氧化铝层(Al2O3)、氮化铝层(AlN)或氮氧化铝层(AlON)等等中的任意一种或几种的组合，本申请对于钝化层4的材质和结构均不做限定。钝化层4可以用于减小电流崩塌。
请继续参阅图10，在其中一个实施例中，二维电子气结构3可以包括沟道层301及势垒层302。
具体的，沟道层301位于应力缓冲层2上；势垒层302位于沟道层301上。
于上述实施例提供的晶体管中，势垒层302与沟道层301之间形成二维电子气，栅极701可以通过耗尽其下方的二维电子气来实现常关。
在其中一个实施例中，钝化层4位于势垒层302上。
在一个示例中，源极5及漏极6可以均与势垒层302相接触，如图10、图13及图14所示；在另一个示例中，如图12所示，源极5及漏极6也可以均贯穿势垒层302与沟道层301相接触；本申请对此并不做限定。
在一个示例中，沟道层301可以包括但不仅限于氮化镓沟道层，本申请对于沟道层301的材质并不做限定。
在一个示例中，势垒层302可以包括但不仅限于氮化铝镓势垒层，本申请对于势垒层302的材质并不做限定。
需要说明的是，在一个示例中，栅电极703的覆盖范围可以小于顶栅介质层702，如图10所示；在另一个示例中，栅电极703的覆盖范围也可以等于顶栅介质层702，如图13所示；在又一个示例中，栅电极703的覆盖范围还可以大于顶栅介质层702，如图14所示；本申请对此并不做限定。
在其中一个实施例中，栅电极703的覆盖范围可以小于顶栅介质层702；于上述实施例提供的晶体管的制备方法中，由于栅电极703的覆盖范围小于顶栅介质层702，能够避免栅电极703过早地被击穿，进一步地提升栅极结构7的击穿电压。
应该理解的是，虽然图2及图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2及图4中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种晶体管结构，其特征在于，包括栅极结构；其中，
所述栅极结构包括由下至上依次叠置的栅极、顶栅介质层及栅电极，且所述栅极与所述顶栅介质层相接触，所述顶栅介质层与所述栅电极相接触。
2.根据权利要求1所述的晶体管结构，其特征在于，所述栅极包括P型氮化镓栅极或P型氮化铝镓栅极。
3.根据权利要求1所述的晶体管结构，其特征在于，所述栅电极与所述顶栅介质层形成欧姆接触或肖特基接触，所述栅极与所述顶栅介质层形成同质结接触或异质结接触。
4.根据权利要求1所述的晶体管结构，其特征在于，所述顶栅介质层为单层结构；
所述顶栅介质层与所述栅极形成同质结接触时，所述顶栅介质层包括掺杂氮化镓层或掺杂氮化铝镓层；
所述顶栅介质层与所述栅极形成异质结接触时，所述顶栅介质层包括氮化镓层、氧化镓层、氮氧化镓层、氮化铝镓层、氮化铝层、铝铟氮层、铟镓氮层或氮化铝铟镓层。
5.根据权利要求1所述的晶体管结构，其特征在于，所述顶栅介质层为多层依次叠置的介质层的多层结构；
所述顶栅介质层中各所述介质层的材质不同，或各所述介质层的材质相同但各所述介质层的掺杂类型不同。
6.根据权利要求1至5中任一项所述的晶体管结构，其特征在于，还包括：
衬底；
应力缓冲层，位于所述衬底上；
二维电子气结构，位于所述应力缓冲层上；
源极，位于所述栅极结构的一侧，且与所述二维电子气结构相接触；
漏极，位于所述栅极结构远离所述源极的一侧，且与所述二维电子气结构相接触。
7.根据权利要求6所述的晶体管结构，其特征在于，还包括钝化层；
所述钝化层位于所述二维电子气结构上；
所述栅极结构、源极及漏极均位于所述钝化层内。
8.根据权利要求6所述的晶体管结构，其特征在于，所述二维电子气结构包括：
沟道层，位于所述应力缓冲层上；
势垒层，位于所述沟道层上；
所述钝化层位于所述势垒层上；
所述源极及所述漏极均与所述势垒层相接触，或所述源极及所述漏极均贯穿所述势垒层与所述沟道层相接触。
9.一种晶体管结构的制备方法，其特征在于，包括形成栅极结构；
所述形成栅极结构，包括如下步骤：
形成栅极及顶栅介质层，所述顶栅介质层位于所述栅极上，且与所述栅极相接触；
于所述顶栅介质层上形成栅电极，所述栅电极与所述顶栅介质层相接触。
10.根据权利要求9所述的晶体管结构的制备方法，其特征在于，所述形成栅极及顶栅介质层，包括如下步骤：
形成栅极材料层；
于所述栅极材料层的上表面形成顶栅介质材料层；
对所述顶栅介质材料层及所述栅极材料层进行图形化以得到所述栅极及所述顶栅介质层。
11.根据权利要求9所述的晶体管结构的制备方法，其特征在于，所述形成栅极及顶栅介质层之前，还包括如下步骤：
提供衬底；
于所述衬底上形成应力缓冲层；
于所述应力缓冲层上形成二维电子气结构。
12.根据权利要求9所述的晶体管结构的制备方法，其特征在于，所述于所述顶栅介质层上形成栅电极之前，还包括如下步骤：
分别形成源极及漏极，所述源极及所述漏极分别位于所述栅极结构相对的两侧。
13.根据权利要求9所述的晶体管结构的制备方法，其特征在于，于所述顶栅介质层上形成栅电极的同时，形成源极及漏极，所述源极及所述漏极分别位于栅极结构相对的两侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111043216.2A CN113871479A (zh) | 2021-09-07 | 2021-09-07 | 晶体管结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111043216.2A CN113871479A (zh) | 2021-09-07 | 2021-09-07 | 晶体管结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113871479A true CN113871479A (zh) | 2021-12-31 |
Family
ID=78994554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111043216.2A Pending CN113871479A (zh) | 2021-09-07 | 2021-09-07 | 晶体管结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113871479A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623490A (zh) * | 2011-01-31 | 2012-08-01 | 台湾积体电路制造股份有限公司 | 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法 |
| US20120313106A1 (en) * | 2011-06-10 | 2012-12-13 | International Rectifier Corporation | Enhancement Mode Group III-V High Electron Mobility Transistor (HEMT) and Method for Fabrication |
| CN103151374A (zh) * | 2011-12-07 | 2013-06-12 | 三星电子株式会社 | 高电子迁移率晶体管 |
| US20140175455A1 (en) * | 2012-12-21 | 2014-06-26 | Nichia Corporation | Field-effect transistor |
| CN109860290A (zh) * | 2019-01-29 | 2019-06-07 | 南方科技大学 | 一种高电子迁移率晶体管及其制作方法 |
| CN109888002A (zh) * | 2019-02-22 | 2019-06-14 | 南方科技大学 | 具有超级结栅结构的常关型氮化镓场效应管及其制造方法 |
| CN111490100A (zh) * | 2020-04-16 | 2020-08-04 | 英诺赛科（珠海）科技有限公司 | 半导体装置及其制造方法 |
| CN113178475A (zh) * | 2021-03-09 | 2021-07-27 | 华为技术有限公司 | 一种场效应管、其制备方法及开关电路 |
-
2021
- 2021-09-07 CN CN202111043216.2A patent/CN113871479A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623490A (zh) * | 2011-01-31 | 2012-08-01 | 台湾积体电路制造股份有限公司 | 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法 |
| US20120313106A1 (en) * | 2011-06-10 | 2012-12-13 | International Rectifier Corporation | Enhancement Mode Group III-V High Electron Mobility Transistor (HEMT) and Method for Fabrication |
| CN103151374A (zh) * | 2011-12-07 | 2013-06-12 | 三星电子株式会社 | 高电子迁移率晶体管 |
| US20140175455A1 (en) * | 2012-12-21 | 2014-06-26 | Nichia Corporation | Field-effect transistor |
| CN109860290A (zh) * | 2019-01-29 | 2019-06-07 | 南方科技大学 | 一种高电子迁移率晶体管及其制作方法 |
| CN109888002A (zh) * | 2019-02-22 | 2019-06-14 | 南方科技大学 | 具有超级结栅结构的常关型氮化镓场效应管及其制造方法 |
| CN111490100A (zh) * | 2020-04-16 | 2020-08-04 | 英诺赛科（珠海）科技有限公司 | 半导体装置及其制造方法 |
| CN113178475A (zh) * | 2021-03-09 | 2021-07-27 | 华为技术有限公司 | 一种场效应管、其制备方法及开关电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11362205B2 (en) | Group III nitride enhancement-mode HEMT based on composite barrier layer structure and manufacturing method thereof | |
| US12094962B2 (en) | Enhancement-mode semiconductor device and preparation method therefor | |
| KR101562879B1 (ko) | 반도체 장치 | |
| CN102332469B (zh) | 纵向导通的GaN常关型MISFET器件及其制作方法 | |
| CN103337516B (zh) | 增强型开关器件及其制造方法 | |
| CN105405897A (zh) | 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法 | |
| CN108305834B (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| CN107482059B (zh) | 一种GaN异质结纵向逆导场效应管 | |
| WO2016141762A1 (zh) | Iii族氮化物增强型hemt及其制备方法 | |
| CN110061053A (zh) | 一种增强型半导体晶体管及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN109244130A (zh) | 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 | |
| CN108258035B (zh) | 一种GaN基增强型场效应器件及其制作方法 | |
| WO2020107754A1 (zh) | 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备 | |
| CN107958939A (zh) | 一种氮化鎵基异质结肖特基二极管结构 | |
| CN108878524A (zh) | 一种氮化镓基高电子迁移率晶体管 | |
| US12034067B2 (en) | GaN-HEMT device with sandwich structure and method for preparing the same | |
| CN111446287A (zh) | 一种mosfet器件及其制备方法 | |
| CN114038909A (zh) | 增强型氮化镓功率器件及其制备方法 | |
| WO2022127165A1 (zh) | P型栅hemt器件 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN110444597B (zh) | 半导体器件及其制造方法 | |
| CN117894832A (zh) | 一种化合物异质结p型晶体管及其制备方法 | |
| CN118630048A (zh) | 一种增强型hemt器件及其制备方法 | |
| CN113871479A (zh) | 晶体管结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211231 |
|
| RJ01 | Rejection of invention patent application after publication |