[go: up one dir, main page]

CN113851567A - 一种发光二极管芯片、发光装置 - Google Patents

一种发光二极管芯片、发光装置 Download PDF

Info

Publication number
CN113851567A
CN113851567A CN202111416529.8A CN202111416529A CN113851567A CN 113851567 A CN113851567 A CN 113851567A CN 202111416529 A CN202111416529 A CN 202111416529A CN 113851567 A CN113851567 A CN 113851567A
Authority
CN
China
Prior art keywords
layer
electrode
ohmic contact
emitting diode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111416529.8A
Other languages
English (en)
Other versions
CN113851567B (zh
Inventor
熊伟平
王鑫
吴志伟
高迪
彭钰仁
郭桓邵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Quanzhou Sanan Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanzhou Sanan Semiconductor Technology Co Ltd filed Critical Quanzhou Sanan Semiconductor Technology Co Ltd
Priority to CN202111416529.8A priority Critical patent/CN113851567B/zh
Priority to CN202210251093.XA priority patent/CN114725262A/zh
Publication of CN113851567A publication Critical patent/CN113851567A/zh
Application granted granted Critical
Publication of CN113851567B publication Critical patent/CN113851567B/zh
Priority to PCT/CN2022/127918 priority patent/WO2023093446A1/zh
Priority to US18/667,346 priority patent/US20240304759A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

本发明涉及半导体技术领域。本发明涉及一种发光二极管芯片包括：半导体外延叠层，具有相对的第一表面和第二表面，包括第一导电类型半导体层、第二导电类型半导体层以及位于第一导电类型半导体层和第二导电类型半导体层之间的发光层；第一接触电极和第二接触电极，位于所述半导体外延叠层的第一表面之上，分别与所述第一导电类型半导体层和所述第二导电类型半导体层电连接；所述第一接触电极包括第一接触电极的欧姆接触层以及位于所述第一接触电极的欧姆接触层之上的第一电极阻挡层；所述第二接触电极包括第二接触电极的欧姆接触层以及位于所述第二接触电极的欧姆接触层之上的第二电极阻挡层。本发明提供的发光二极管芯片具有高可靠性。

Description

一种发光二极管芯片、发光装置
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管芯片、发光装置。
背景技术
发光二极管(LED) (其中包含发光材料以及发光的器件)将由于电子和空穴的复合而产生的能量转换成从其发射的光。与传统的电气照明方式相比，LED照明具有发光强度大、效率高、体积小、使用寿命长等优点，被认为是当前最具有潜力的光源之一，在照明、信号显示、背光源、车灯和大屏幕显示等领域得到广泛的应用。
现有技术中，发光二极管芯片的绝缘层开口的蚀刻角度及平整度不佳，使得焊盘电极在绝缘层开口内容易产生缝隙，参考图1所示，在经由锡膏焊接或者采用锡电极时，锡容易经缝隙进入，侵蚀下方的含有金元素的欧姆电极，影响芯片的可靠性。
发明内容
本发明提供一种可靠性高的发光二极管芯片。
本发明所采用的技术方案具体如下：
具体来说，本发明一实施例提供一种发光二极管芯片，包括：
半导体外延叠层，具有相对的第一表面和第二表面，包括第一导电类型半导体层、第二导电类型半导体层以及位于第一导电类型半导体层和第二导电类型半导体层之间的发光层；
第一接触电极和第二接触电极，位于所述半导体外延叠层的第一表面之上，分别与所述第一导电类型半导体层和所述第二导电类型半导体层电连接；
所述第一接触电极包括第一接触电极的欧姆接触层以及位于所述第一接触电极的欧姆接触层之上的第一电极阻挡层；
所述第二接触电极包括第二接触电极的欧姆接触层以及位于所述第二接触电极的欧姆接触层之上的第二电极阻挡层。
在一些实施例中，所述第二接触电极的欧姆接触层的厚度大于所述第一接触电极的欧姆接触层的厚度。
在一些实施例中，所述第一接触电极的欧姆接触层由n1层的金属叠层组成，所述第二接触电极的欧姆接触层由n2层的的金属叠层组成，所述n1＜n2。
在一些实施例中，所述第一接触电极的欧姆接触层包括一第一欧姆接触层；
所述第二接触电极的欧姆接触层包括一第二欧姆接触层，以及设置于第二欧姆接触层和第二电极阻挡层之间的另一第一欧姆接触层。
在一些实施例中，在所述第二接触电极的欧姆接触层中，所述第一欧姆接触层至少覆盖所述第二欧姆接触层的上表面。
在一些实施例中，在所述第二接触电极的欧姆接触层中，所述第一欧姆接触层还覆盖所述第二欧姆接触层的倾斜侧面。
在一些实施例中，在所述第二接触电极的欧姆接触层中，所述第二欧姆接触层的倾斜侧面上的第一欧姆接触层的厚度小于所述第二欧姆接触层上表面覆盖的第一欧姆接触层的厚度。
在一些实施例中，所述第一电极阻挡层和第二电极阻挡层由相同的材料组成。
在一些实施例中，所述第一欧姆接触层包括Au、Ge、Ni或它们中的任意组合的合金或它们中的任意组合的叠层。
在一些实施例中，所述第一欧姆接触层的厚度在0.1μm以上且2μm以下。
在一些实施例中，所述第二欧姆接触层包括Au、Be、Zn或它们中的任意组合的合金或它们中的任意组合的叠层。
在一些实施例中，所述第二欧姆接触层的厚度在0.1μm以上且2μm以下。
在一些实施例中，所述第一电极阻挡层和第二电极阻挡层包括Ti、Pt、Cr或它们中的任意组合的合金或它们中的任意组合的叠层。
在一些实施例中，所述第一电极阻挡层和第二电极阻挡层的厚度在0.1μm以上且1μm以下。
在一些实施例中，所述发光二极管芯片辐射出的波长为580~1000nm。
在一些实施例中，所述发光二极管芯片还包括：
绝缘层，位于所述半导体外延叠层上，其至少覆盖所述半导体外延叠层的边缘区域及侧壁。
第一焊盘电极，布置于所述绝缘层的上部，并通过所述绝缘层的第一开口电连接至所述第一接触电极；
第二焊盘电极，布置于所述绝缘层的上部，并通过所述绝缘层的第二开口电连接至所述第二接触电极。
在一些实施例中，所述第一焊盘电极和第二焊盘电极包括Ti、Al、Pt、Au、Ni、Sn、In或它们中的任意组合的合金或它们中的任意组合的叠层。
在一些实施例中，所述第一开口和第二开口的下开口宽度小于位于所述第一开口和第二开口下方的电极阻挡层的上表面宽度。
在一些实施例中，所述第一开口和/或所述第二开口具有倾斜的侧面，所述倾斜的侧面的倾斜角度相对于底面在80°以内。
在一些实施例中，所述发光二极管芯片还包括：
衬底，位于所述半导体外延叠层的第二表面之上。
在一些实施例中，所述发光二极管芯片还包括：
键合层，位于所述衬底与所述半导体外延叠层之间。
在一些实施例中，至少部分所述半导体外延叠层与所述键合层相接触的表面为粗化面。
本发明实施例还提供一种发光装置，具有如上所述的发光二极管芯片。
本发明的其它特征和有益效果将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他有益效果可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图；在下面描述中附图所述的位置关系，若无特别指明，皆是图示中组件绘示的方向为基准。
图1为现有的发光二极管芯片的剖面结构示意图；
图2是用以说明本发明的一实施例的发光二极管芯片的剖面结构示意图及放大图；
图3是用以说明本发明的另一实施例的发光二极管芯片的剖面结构示意图；
图4至图12是用以说明本发明的一实施例的发光二极管芯片的制造方法的剖面图。
附图标记：
10衬底
20半导体外延叠层
20a第一表面
20b第二表面
21第一导电类型半导体层
22发光层
23第二导电类型半导体层
31第一接触电极
31a第一欧姆接触层
32第一焊盘电极
41第二接触电极
41a第二欧姆接触层
42第二焊盘电极
51第一电极阻挡层
52第二电极阻挡层
60绝缘层
61第一开口
62第二开口
70键合层
71第一键合层
72第二键合层
80生长衬底
E 凹陷区域
M台面区域。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例；下面所描述的本发明不同实施方式中所设计的技术特征只要彼此之间未构成冲突就可以相互结合；基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，本发明所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常所理解的含义相同的含义，不能理解为对本发明的限制；应进一步理解，本发明所使用的术语应被理解为具有与这些术语在本说明书的上下文和相关领域中的含义一致的含义，并且不应以理想化或过于正式的意义来理解，除本发明中明确如此定义之外。
以下所公开的不同实施例可能重复使用相同的参考符号和/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例和/或结构之间有特定的关系；
另外，在以下的说明中，为了方便，定义正交坐标系xyz并将z方向的正侧设为上方。
图2为本发明一实施例的一种发光二极管芯片的剖面图。
请参考图2，为达本发明欲实现的优点至少其中之一或其他优点，本发明的一实施例提供一种发光二极管芯片，包括：衬底10、半导体外延叠层20、第一接触电极31、第二接触电极41及键合层70。
发光二极管芯片可为常规尺寸的发光二极管芯片。发光二极管芯片可具有约90000μm2以上且约2000000μm2以下的水平截面积。
发光二极管芯片也可为小尺寸或者微尺寸的发光二极管芯片。发光二极管芯片可具有约90000μm2以下的水平截面积。例如，发光二极管芯片的可具有100μm以上至300μm以下的长度和/或宽度，进而可具有40μm以上至100μm以下的厚度。
发光二极管芯片还可为更小尺寸的微型发光二极管芯片。发光二极管芯片可具有约10000μm2以下的水平截面积的发光二极管芯片。例如，发光二极管芯片可具有2μm以上至100μm以下的长度和/或宽度，进而可具有2μm以上至100μm以下的厚度。本实施例的发光二极管芯片可以具有上述水平截面积及厚度，因此所述发光二极管芯片可容易地应用到要求小型和/或微型发光装置的各种电子装置。
请再参考图2，半导体外延叠层20具有第一表面20a和与第一表面20a相对的第二表面20b。半导体外延叠层20包括第一导电类型半导体层21、第二导电类型半导体层23以及位于第一导电类型半导体层21和第二导电类型半导体层23之间的发光层22；其中，第一表面20a为第一导电类型半导体层21的上表面，第二表面20b为第二导电类型半导体层23的下表面。
第一导电类型半导体层21和第二导电类型半导体层23具有不同的导电型态、电性、极性或依掺杂的元素以提供电子或空穴，即：第一导电类型半导体层21具有一第一导电性，第二导电类型半导体层23具有一第二导电性，其中第一导电性与第二导电性不同，例如第一导电类型半导体层21可为一n型半导体层，第二导电类型半导体层23可为一p型半导体层。来自于n型半导体层的电子与来自于p型半导体层的空穴在一外加电流驱动的下，在发光层22实现将电能转换成光能并发射出光线。
在本实施例中，半导体外延叠层20为砷化镓(gallium arsenide，GaAs)系列的材料，其中，第一导电类型半导体层21的掺杂为N型，第二导电类型半导体层23的掺杂为P型。
在本发明公开的其他实施例中，第一导电类型半导体层21的材料包含Ⅱ-Ⅵ族材料(例如，硒化锌(ZnSe))或Ⅲ-Ⅴ氮族化合物材料(例如，砷化镓(GaAs)、氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN))，且第一导电类型半导体层21的材料还可包含硅(Si)或锗(Ge)等掺杂物，但本公开实施例并非以此为限。在一些其他实施例中，第一导电类型半导体层21也可以是单层或多层结构。
在本发明公开的其他实施例中，第二导电类型半导体层23的材料包含Ⅲ-Ⅴ氮族化合物材料(例如，砷化镓(GaAs)、氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN))，且所述第二导电类型半导体层23的材料可包含镁(Mg)、碳(C)等掺杂物，但本公开实施例并非以此为限。在一些其他实施例中，第二导电类型半导体层23也可以是单层或多层结构。
在本实施例中，发光层22采用的砷化镓(GaAs)系列的半导体材料。具体来说，当发光层22以磷化铝铟镓(AlGaInP)系列、砷化镓(GaAs)系列的半导体材料为基础时，可以发出红光、橙光或黄光；当以氮化铝镓铟(AlGaInN)系列的半导体材料为基础时，可以发出蓝光或绿光。在本发明的一些实施例中，所述发光层22可包含至少一无掺杂(un-doped)半导体层或是至少一低掺杂层。在本发明的一些实施例中，所述发光层22可为单异质结构(singleheterostructure,SH)，双异质结构(doubleheterostructure,DH)，双侧双异质结构(double-sidedoubleheterostructure,DDH)，或多层量子阱结构(multi-quantumwell,MQW)，但本公开实施例并非以此为限。
请再参考图2，衬底10通过键合层70设置在半导体外延叠层20的第二表面20b上。在本实施例中，所述衬底10为蓝宝石衬底。衬底10可以是透明衬底，透明衬底的材料包含无机材料或Ⅲ-Ⅴ族半导体材料。无机材料包含碳化硅(SiC)、锗(Ge)、蓝宝石(sapphire)、铝酸锂(LiAlO2)、氧化锌(ZnO)、玻璃或石英。Ⅲ-Ⅴ族半导体材料包含磷化铟(InP)、磷化镓(GaP)、氮化镓(GaN)、氮化铝(AlN)材料。衬底10具有足以机械性地支撑半导体外延叠层20的强度，并且能透过从半导体外延叠层20射出的光。衬底10的厚度优选为50μm以上。另外，为了便于在向半导体外延叠层20键合后对衬底10的机械加工，优选为厚度不超过300μm的厚度。
需要指明的是，本发明的发光二极管芯片并不局限于只包含一个半导体发光叠层20，亦可包含多个半导体发光叠层20位于衬底10上，其中多个半导体发光叠层20间可具有一导线结构使多个半导体发光叠层20于此衬底10上以串联、并联、串并联等方式彼此电连接。
请再参考图2，在本实施例中，所述发光二极管芯片包括一键合层70，所述键合层70覆盖在半导体外延叠层20的第二表面20b上，衬底10通过键合层70贴合形成于第二表面20b上，发光层23所发出的光可穿透键合层70和衬底10。在本实施例中，所述发光二极管芯片的出光面为所述衬底10远离半导体外延叠层20的表面。
键合层70的材料可为绝缘材料和/或导电材料。绝缘材料包含但不限于聚亚酰胺(PI)、苯并环丁烯(BCB)、过氟环丁烷(PFCB)、氧化镁(MgO)、Su8、环氧树脂(Epoxy)、丙烯酸树脂(AcrylicResin)、环烯烃聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚酰亚胺(Polyetherimide)、氟碳聚合物(FluorocarbonPolymer)、玻璃(Glass)、氧化铝(Al2O3)、氧化硅(SiOx)、氧化钛(TiO2)、氧化钽(Ta2O5)、氮化硅(SiNx)或旋涂玻璃(SOG)。导电材料包含但不限于氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(ZTO)、氧化锌(ZnO)、氧化铟锌(IZO)、类钻碳薄膜(DLC)或氧化镓锌(GZO)等。当键合层70采用导电材料与第二导电类型半导体层23接触，可起电流扩展层的作用，改善电流扩展的效果，提升电流分布的均匀性。
在一些实施例中，半导体外延叠层20靠近衬底10的第二表面20b可为一粗化面，当发光层22发出的光线通过键合层70与第二表面20b时，可以减少全反射情况的发生。
在一些实施例中，键合层70的折射率优选介于第二导电类型半导体层23的折射率和衬底10的折射率之间。举例来说，第二导电类型半导体层23具一折射率n1，键合层70具有一折射率n2，衬底10具有一折射率n3，其中，折射率n1＞折射率n2＞折射率n3。在一些实施例中，键合层70的折射率范围为1.2～3。
请参考图3，在一些实施例中，键合层70为一叠层结构，叠层结构的键合层数目并不限于2层，也可为2层以上。举例来说，键合层70包含靠近第二导电类型半导体层23的一第一键合层71与远离第二导电类型半导体层23的一第二键合层72。在本发明的一实施例中，第一键合层71与第二导电类型半导体层23邻接，而第二键合层72则与衬底10邻接。第一键合层71 与第二键合层72 是依序形成于第二导电类型半导体层23之上以构成键合层70。例如，第一键合层71为可起电流扩展作用的透明导电层，而第二键合层71为可起键合衬底10的键合材料层。
在一些实施例中，键合层70为一具有渐变折射率的结构，靠近第二导电类型半导体层23的第一键合层71的折射率m1不同于远离第二导电类型半导体层23的第二键合层72的折射率m2。换言之，在第二导电类型半导体层23、键合层70及衬底10之间，第一折射率n1、折射率m1、折射率m2、到第二折射率n2之间是呈现一连续变化或一梯度变化，通过折射率的变化从而改变光线从发光层23射向衬底10的行进方向，减少光线全反射的机率，避免光线局限在发光二极管芯片的内部。
为了将后述的第一接触电极31及第二接触电极41配置于第一导电类型半导体层21及第二导电类型半导体层23的同一面侧，可以以第一导电类型半导体层21的一部分露出的方式将第二导电类型半导体层23层积于第一导电类型半导体层21上，或者以第二导电类型半导体层23的一部分露出的方式将第一导电类型半导体层21层积于第二导电类型半导体层23上。举例来说，请再参考图2，在本实施例中，半导体外延叠层20包括至少局部地贯通第一导电类型半导体层21、发光层22而露出第二导电类型半导体层23的至少一个凹陷区域E；在凹陷区域E中第一导电类型半导体层21、发光层22被完全去除，只留下第二导电类型半导体层23；以及台面区域M，所述台面区域M围绕凹陷区域E。台面区域M可以被定义为不蚀刻第一导电类型半导体层21、发光层22、第二导电类型半导体层23的区域。台面区域M沿z方向与凹陷区域E相比，可以具有相对突出的形状。相对的，凹陷区域E也可以定义为被蚀刻的区域。但本公开实施例并非以此为限。在一些其他的实施例中，所述台面区域M也可以被定义为不蚀刻第一导电类型半导体层21、发光层22、第二导电类型半导体层23的区域，而在凹陷区域E中的第一导电类型半导体层21的一部分被去除。在本发明的一些实施例中，台面区域M可以在向上的方向上逐渐变窄。因此，台面区域M可以具有倾斜的侧表面。
发光二极管芯片包括位于第一导电类型半导体层21上并且直接或间接地电连接至第一导电类型半导体层21的一个或多个第一接触电极31，以及位于第二导电类型半导体层23上并且直接或间接地电连接至第二导电类型半导体层23的一个或多个第二接触电极41。在第一导电类型半导体层21为n型的情况下，第一接触电极31是指n侧接触电极；在第一导电类型半导体层21为p型的情况下，第一接触电极31是指p侧接触电极。而第二接触电极41与第一接触电极31相反。
举例来说，在一些实施例中，其焊盘电极不含有锡元素，而在封装过程中选择采用的是锡膏焊接，锡流动性较强，锡膏中所含有的锡容易经焊盘电极的缝隙进入内部，以侵蚀下方含有Au、Sn、或者In的欧姆电极，从而影响芯片的可靠性。在另一些实施例中，锡流动性较强，导致焊盘电极含有锡的情况下，锡容易经焊盘电极的缝隙进入内部，侵蚀下方的含有金元素的欧姆电极，影响芯片的可靠性。
为此，所述第一接触电极31和第二接触电极41可以是金属电极，例如，镍、金、铬、钛、铂、钯、铑、铱、铝、锡、铟、钽、铜、钴、铁、钌、锆、钨、钼及其一种或其组合。
具体来说，请再参考图2，所述第一接触电极31包括第一接触电极31的欧姆接触层以及位于第一接触电极31的欧姆接触层之上的第一电极阻挡层51；所述第二接触电极41包括第二接触电极41的欧姆接触层以及位于第二接触电极41的欧姆接触层之上的第二电极阻挡层52；所述第一电极阻挡层51和第二电极阻挡层52包括Ti、Pt、Cr或它们中的任意组合的合金或它们中的任意组合的叠层，本发明公开的实施例并不以此为限，还可以为其他不与Sn发生反应的金属或多种金属组合的合金或它们中的任意组合的叠层。此外，在本公开的实施例中，所述第一电极阻挡层51和第二电极阻挡层52由相同的材料组成，但并不以此为限，所述第一电极阻挡层51和第二电极阻挡层52也可以为不相同的材料组成。
所述第二接触电极41的欧姆接触层的厚度大于所述第一接触电极31的厚度。所述第一电极阻挡层51和第二电极阻挡层52的厚度在0.1μm以上且1μm以下，若电极阻挡层过薄在后续绝缘层60的蚀刻制程中易被蚀刻，导致失去作用，而若过厚则会增加制造成本。
请再参考图2中的放大图A和B，具体来说，在本实施例中，第一接触电极31为n侧接触电极，第二接触电极41为p侧接触电极。所述第一接触电极31包括第一欧姆接触层31a和位于第一欧姆接触层31a之上的第一电极阻挡层51；所述第二接触电极41包括第二欧姆接触层41a、位于第二欧姆接触层41a之上的第二电极阻挡层52以及位于所述第二欧姆接触层41a和第二电极阻挡层52之间的第一欧姆接触层31a。本实施例在第二导电类型半导体层23表面形成第二欧姆接触层41a后，再覆盖一第一欧姆接触层31a于第二欧姆接触层41a之上，用以确保第二电极阻挡层52在第一欧姆接触层31a表面蒸镀形成，从而避免锡经绝缘层开口处的缝隙进入并侵蚀下方的接触电极。
请再参考图2中的放大图A，在一些实施例中，第一欧姆接触层31a覆盖于第二欧姆接触层41a上时，采用的覆盖方式为完全包覆第二欧姆接触层41a，以防止第一欧姆接触层31a发生偏离，导致露出部分第二欧姆接触层41a，从而影响发光二极管芯片的可靠性，而采用完全包覆的方式则不易发生露出第二欧姆接触层41a的情况。本发明公开的实施例并不以此为限，一些实施例中，在所述第二接触电极的欧姆接触层中，所述第一欧姆接触层至少覆盖所述第二欧姆接触层的上表面。另一些实施例中，在所述第二接触电极的欧姆接触层中，所述第一欧姆接触层还覆盖所述第二欧姆接触层的倾斜侧面。进一步可选地，在所述第二接触电极的欧姆接触层中，所述第二欧姆接触层的倾斜侧面上的第一欧姆接触层的厚度小于所述第二欧姆接触层上表面覆盖的第一欧姆接触层的厚度。
所述第一欧姆接触层31a的厚度在0.1μm以上且2μm以下，所述第一欧姆接触层31a的厚度过薄会不利于欧姆接触的形成，过厚则不利于电极阻挡层的覆盖。所述第一欧姆接触层31a的材料包括Au、Ge、Ni或它们中的任意组合的合金或它们中的任意组合的叠层。在本实施例中，所述第一欧姆接触层31a的材料为Au/Ge/Ni。在另一些实施例中，所述第一欧姆接触层31a的材料可以为含有Au的金属层、或含有Au的合金层等，本发明公开的实施例并不以此为限，所述第一欧姆接触层31a的材料也可以为Au与Ge或Ni中的任意组合的合金或它们中的任意组合的叠层；本发明公开的实施例并不以此为限，第一欧姆接触层31a的材料还可以为其他容易与Sn发生反应的金属或多种金属组合的合金或它们中的任意组合的叠层。
所述第二欧姆接触层41a的厚度在0.1μm以上且2μm以下，若所述第二欧姆接触层41a的厚度过薄会不利于欧姆接触的形成，而过厚则不利于电极阻挡层的覆盖。所述第二欧姆接触层41a包括Au、Be、Zn或它们中的任意组合的合金或它们中的任意组合的叠层。在本实施例中，所述第二欧姆接触层41a的材料为Au/Be。在另一实施例中，所述第二欧姆接触层41a的材料为Au/Zn。在另一些实施例中，所述第二欧姆接触层41a的材料可以为含有Au的金属层、或含有Au的合金层等，本发明公开的实施例并不以此为限，所述第二欧姆接触层41a的材料也可以为Au与Be或Zn中的任意组合的合金或它们中的任意组合的叠层；本发明公开的实施例并不以此为限，第二欧姆接触层41a的材料还可以为其他容易与Sn发生反应的金属或多种金属组合的合金或它们中的任意组合的叠层。绝缘层60覆盖半导体外延叠层20的上表面及侧面，并且覆盖第一接触电极31、第二接触电极41，同时，该绝缘层60能够以延伸覆盖至部分露出在半导体外延叠层20的周边的衬底10的上表面的方式形成。由此，绝缘层60可与衬底10的上表面相接，因此可更稳定地覆盖在半导体外延叠层20的侧面。
在几乎覆盖半导体外延叠层20的上表面及侧面整体的绝缘层60的分布式布拉格反射镜反射光，由此可提高所述发光二极管芯片的发光效率。此外，绝缘层60从半导体外延叠层20延伸覆盖至部分所述衬底10的上表面11，并使所述衬底10的上表面11周边的部分露出。即，所述衬底10的上表面11外沿的周围未覆盖有绝缘层60。由此，在分割晶片而形成多个发光二极管芯片的过程中，防止在衬底10的分割过程(例如，通过内部加工切割、刻划和/或断裂进行的衬底10分割)中因激光等造成的绝缘层60的损伤(例如，剥离、破裂等)。尤其，在绝缘层60包括分布式布拉格反射镜的情况下，若绝缘层60受损，一方面光反射率会下降，另一方面容易发生漏电问题。根据本实施例，还可防止因这种绝缘层60的损伤引起的发光效率下降、芯片异常等问题。
第一焊盘电极32及第二焊盘电极42布置于所述绝缘层60的上部。第一焊盘电极32可通过所述绝缘层60的第一开口61电连接至所述第一接触电极31。第二焊盘电极42可通过所述第二开口62电连接至所述第二接触电极41。参照图2所示，第一开口61和第二开口62可以是呈圆形形状，在一些其他的实施例中，该第一开口61和第二开口62也可是方形等，各开口部的形状与个数不受特别的限制，可以是仅设置有一个开口部，若是设置有多个开口部，则可以更为均匀地分散电流。此外，在一些其他的实施例中，设置有多个开口部的情况下，各开口部可依据实际需求，而选择等间距或非等间距的分布形式，并不以本发明公开的实施例为限。在一些实施例中，所述第一焊盘电极包括Ti、Al、Pt、Au、Ni、Sn或它们中的任意组合的合金或它们中的任意组合的叠层。在一些实施例中，所述第二焊盘电极包括Ti、Al、Pt、Au、Ni、Sn或它们中的任意组合的合金或它们中的任意组合的叠层。
请参考图2，在一些实施例中，第一开口61的下开口宽度小于位于所述第一开口61下方的第一电极阻挡层51的上表面宽度，即所述第一开口61的下开口在水平面上的正投影位于所述第一开口61下方的第一电极阻挡层51的上表面在水平面上的正投影范围内，得以保护下方的接触电极。较佳的，所述第一开口61的下开口宽度与位于所述第一开口61下方的第一电极阻挡层51的上表面宽度差值在5μm以上，若差值过小，可能会发生第一开口61偏离第一电极阻挡层51所在位置。
请参考图2，在一些实施例中，第二开口62的下开口宽度小于位于所述第二开口62下方的第二电极阻挡层52的上表面宽度，即所述第二开口62的下开口在水平面上的正投影位于所述第二开口62下方的第二电极阻挡层52的上表面在水平面上的正投影范围内，得以保护下方的接触电极。较佳的，所述第二开口62的下开口宽度与位于所述第二开口62下方的第二电极阻挡层52的上表面宽度差值在5μm以上，若差值过小，可能会发生第二开口62偏离第二电极阻挡层52所在位置。
请参考图2，在一些实施例中，所述第一开口61和/或所述第二开口62具有倾斜的侧面，所述倾斜的侧面的倾斜角度θ相对于底面在80°以内，以避免绝缘层60的孔侧壁出现完全断裂导致无法导通。
图4至图12是用以说明本发明图2所示实施例的发光二极管芯片的制造方法的剖面图。
请参考图4，在生长衬底80上形成半导体外延叠层20，通常可利用已知的各种方法生长，例如可利用有机金属化学气相沉积(Metal Organic Chemical VaporDeposition，MOCVD)、分子束磊晶(Molecular Beam Epitaxy，MBE)或氢化物气相磊晶(Hydride VaporPhase Epitaxy，HVPE)等技术生长。所述生长衬底80为砷化镓衬底。所述半导体外延叠层20为砷化镓(gallium arsenide，GaAs)系列的材料，所述半导体外延叠层20包括第一导电类型半导体层21、第二导电类型半导体层23以及位于第一导电类型半导体层21和第二导电类型半导体层23之间的发光层22。
请参考图5，通过粗化处理制成，在第二导电类型半导体层23表面形成粗化面，形成粗化面的方法没有特别限制，例如可使用蚀刻或机械研磨。
请参考图6，在粗化后的第二导电类型半导体层23表面沉积键合层70，抛光键合层70的表面，所述键合层70为二氧化硅。
请参考图7，去除生长衬底80，半导体外延叠层20与衬底10通过键合层70键合，所述衬底10为蓝宝石衬底。
请参考图8，定义半导体外延叠层20表面形成光刻胶图形，在第一导电类型半导体层21表面部分区域去除第一导电类型半导体层21、发光层22，直至露出部分第二导电类型半导体层23。
请参考图9，定义半导体外延叠层20表面形成光刻胶图形，露出芯片边缘的半导体外延叠层20被去除，形成切割道.
请参考图10，在半导体外延叠层20表面形成第一接触电极31和第二接触电极41；具体来说，先蒸镀第二欧姆接触层41a，并于第一导电类型半导体层21上蒸镀第一欧姆接触层31a时，同步覆盖一层第一欧姆接触层31a于所述第二欧姆接触层41a之上，进而在两处第一欧姆接触层31a对的表面蒸镀电极阻挡层，可以根据实际电极阻挡层的材料选择分步进行第一电极阻挡层51和第二电极阻挡层52的蒸镀，也可以同步蒸镀，本公开实施例并不以此为限。
请参考图11，沉积绝缘层70，所述绝缘层70完全覆盖半导体外延叠层20的表面，半导体外延叠层20的侧壁，以及裸露出的键合层70表面。
请参考图12，分别在位于第一导电类型半导体层21和第二导电类型半导体层23上的绝缘层70的形成第一开口61和第二开口62，制备第一焊盘电极32和第二焊盘电极42并通过相对应的第一开口61和第二开口62分别与第一导电类型半导体层21和第二导电类型半导体层23形成电连接。
另外，本领域技术人员应当理解，尽管现有技术中存在许多问题，但是，本发明的每个实施例或技术方案可以仅在一个或几个方面进行改进，而不必同时解决现有技术中或者背景技术中列出的全部技术问题。本领域技术人员应当理解，对于一个权利要求中没有提到的内容不应当作为对于该权利要求的限制。
尽管本文中较多的使用了诸如衬底、生长衬底、半导体外延叠层、第一导电类型半导体层、发光层、第二导电类型半导体层、第一接触电极、第一焊盘电极、第二接触电极、第二焊盘电极、电极阻挡层、绝缘层、键合层等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本发明的本质；把它们解释成任何一种附加的限制都是与本发明精神相违背的；本发明实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (19)

1.一种发光二极管芯片，包括：
半导体外延叠层，具有相对的第一表面和第二表面，包括第一导电类型半导体层、第二导电类型半导体层以及位于第一导电类型半导体层和第二导电类型半导体层之间的发光层；
第一接触电极和第二接触电极，位于所述半导体外延叠层的第一表面之上，分别与所述第一导电类型半导体层和所述第二导电类型半导体层电连接；
所述第一接触电极包括第一接触电极的欧姆接触层以及位于所述第一接触电极的欧姆接触层之上的第一电极阻挡层；
所述第二接触电极包括第二接触电极的欧姆接触层以及位于所述第二接触电极的欧姆接触层之上的第二电极阻挡层；
所述第二接触电极的欧姆接触层的厚度大于所述第一接触电极的欧姆接触层的厚度。
2.根据权利要求1所述的发光二极管芯片，其特征在于：所述第一接触电极的欧姆接触层由n1层的金属叠层组成，所述第二接触电极的欧姆接触层由n2层的的金属叠层组成，所述n1＜n2。
3.根据权利要求1所述的发光二极管芯片，其特征在于：所述第一接触电极的欧姆接触层包括一第一欧姆接触层；
所述第二接触电极的欧姆接触层包括一第二欧姆接触层，以及设置于第二欧姆接触层和第二电极阻挡层之间的另一第一欧姆接触层。
4.根据权利要求3所述的发光二极管芯片，其特征在于：在所述第二接触电极的欧姆接触层中，所述第一欧姆接触层至少覆盖所述第二欧姆接触层的上表面。
5.根据权利要求4所述的发光二极管芯片，其特征在于：在所述第二接触电极的欧姆接触层中，所述第一欧姆接触层还覆盖所述第二欧姆接触层的倾斜侧面。
6.根据权利要求5所述的发光二极管芯片，其特征在于：在所述第二接触电极的欧姆接触层中，所述第二欧姆接触层的倾斜侧面上的第一欧姆接触层的厚度小于所述第二欧姆接触层上表面覆盖的第一欧姆接触层的厚度。
7.根据权利要求1所述的发光二极管芯片，其特征在于：所述第一电极阻挡层和第二电极阻挡层由相同的材料组成。
8.根据权利要求1所述的发光二极管芯片，其特征在于：所述第一电极阻挡层和第二电极阻挡层包括Ti、Pt、Cr或它们中的任意组合的合金或它们中的任意组合的叠层。
9.根据权利要求1所述的发光二极管芯片，其特征在于：所述第一欧姆接触层包括Au、Ge、Ni或它们中的任意组合的合金或它们中的任意组合的叠层。
10.根据权利要求1所述的发光二极管芯片，其特征在于：所述第一欧姆接触层的厚度在0.1μm以上且2μm以下。
11.根据权利要求1所述的发光二极管芯片，其特征在于：所述第二欧姆接触层包括Au、Be、Zn或它们中的任意组合的合金或它们中的任意组合的叠层。
12.根据权利要求1所述的发光二极管芯片，其特征在于：所述第二欧姆接触层的厚度在0.1μm以上且2μm以下。
13.根据权利要求1所述的发光二极管芯片，其特征在于：所述第一电极阻挡层和第二电极阻挡层的厚度在0.1μm以上且1μm以下。
14.根据权利要求1所述的发光二极管芯片，其特征在于：所述发光二极管芯片辐射出的波长为580~1000nm。
15.根据权利要求1所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括：
绝缘层，位于所述半导体外延叠层上，其至少覆盖所述半导体外延叠层的边缘区域及侧壁；
第一焊盘电极，布置于所述绝缘层的上部，并通过所述绝缘层的第一开口电连接至所述第一接触电极；
第二焊盘电极，布置于所述绝缘层的上部，并通过所述绝缘层的第二开口电连接至所述第二接触电极。
16.根据权利要求15所述的发光二极管芯片，其特征在于：所述第一焊盘电极和第二焊盘电极包括Ti、Al、Pt、Au、Ni、Sn、In或它们中的任意组合的合金或它们中的任意组合的叠层。
17.根据权利要求15所述的发光二极管芯片，其特征在于：所述第一开口和第二开口的下开口宽度小于位于所述第一开口和第二开口下方的电极阻挡层的上表面宽度。
18.根据权利要求15所述的发光二极管芯片，其特征在于：所述第一开口和/或所述第二开口具有倾斜的侧面，所述倾斜的侧面的倾斜角度相对于底面在80°以内。
19.一种发光装置，其特征在于：具有权利要求1至权利要求18中任一项所述的发光二极管芯片。
CN202111416529.8A 2021-11-26 2021-11-26 一种发光二极管芯片、发光装置 Active CN113851567B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202111416529.8A CN113851567B (zh) 2021-11-26 2021-11-26 一种发光二极管芯片、发光装置
CN202210251093.XA CN114725262A (zh) 2021-11-26 2021-11-26 一种发光二极管芯片、发光装置
PCT/CN2022/127918 WO2023093446A1 (zh) 2021-11-26 2022-10-27 一种发光二极管芯片、发光装置
US18/667,346 US20240304759A1 (en) 2021-11-26 2024-05-17 Light emitting device and light emitting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111416529.8A CN113851567B (zh) 2021-11-26 2021-11-26 一种发光二极管芯片、发光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210251093.XA Division CN114725262A (zh) 2021-11-26 2021-11-26 一种发光二极管芯片、发光装置

Publications (2)

Publication Number Publication Date
CN113851567A true CN113851567A (zh) 2021-12-28
CN113851567B CN113851567B (zh) 2022-04-12

Family

ID=78982178

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210251093.XA Pending CN114725262A (zh) 2021-11-26 2021-11-26 一种发光二极管芯片、发光装置
CN202111416529.8A Active CN113851567B (zh) 2021-11-26 2021-11-26 一种发光二极管芯片、发光装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210251093.XA Pending CN114725262A (zh) 2021-11-26 2021-11-26 一种发光二极管芯片、发光装置

Country Status (3)

Country Link
US (1) US20240304759A1 (zh)
CN (2) CN114725262A (zh)
WO (1) WO2023093446A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172557A (zh) * 2022-08-03 2022-10-11 天津三安光电有限公司 发光二极管，发光二极管封装体和发光装置
WO2023093446A1 (zh) * 2021-11-26 2023-06-01 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置
CN117476826A (zh) * 2023-12-28 2024-01-30 江西兆驰半导体有限公司 Micro-LED阵列及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295695A (zh) * 2022-07-22 2022-11-04 天津三安光电有限公司 发光二极管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204167351U (zh) * 2013-09-24 2015-02-18 首尔伟傲世有限公司 发光二极管和发光二极管模块
TW201717422A (zh) * 2015-11-05 2017-05-16 Seoul Viosys Co Ltd 紫外線發光裝置及其製造方法
US20180145224A1 (en) * 2015-07-10 2018-05-24 Seoul Viosys Co., Ltd. Light emitting diode, method for manufacturing the same, and light emitting device module having the same
CN109075184A (zh) * 2016-05-03 2018-12-21 首尔伟傲世有限公司 发光二极管
CN109920899A (zh) * 2015-10-16 2019-06-21 首尔伟傲世有限公司 发光二极管芯片以及发光装置
CN110993763A (zh) * 2016-07-15 2020-04-10 首尔伟傲世有限公司 紫外线发光二极管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5573138B2 (ja) * 2009-12-09 2014-08-20 豊田合成株式会社 半導体発光素子の製造方法
CN108258095B (zh) * 2018-01-18 2019-05-31 湘能华磊光电股份有限公司 Led芯片电极及其制作方法和led芯片
JP6892538B1 (ja) * 2020-05-13 2021-06-23 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN111933770A (zh) * 2020-09-04 2020-11-13 佛山市国星半导体技术有限公司 一种高可靠性uvc led芯片及其制作方法
CN114725262A (zh) * 2021-11-26 2022-07-08 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204167351U (zh) * 2013-09-24 2015-02-18 首尔伟傲世有限公司 发光二极管和发光二极管模块
US20180145224A1 (en) * 2015-07-10 2018-05-24 Seoul Viosys Co., Ltd. Light emitting diode, method for manufacturing the same, and light emitting device module having the same
CN109920899A (zh) * 2015-10-16 2019-06-21 首尔伟傲世有限公司 发光二极管芯片以及发光装置
TW201717422A (zh) * 2015-11-05 2017-05-16 Seoul Viosys Co Ltd 紫外線發光裝置及其製造方法
CN109075184A (zh) * 2016-05-03 2018-12-21 首尔伟傲世有限公司 发光二极管
CN110993763A (zh) * 2016-07-15 2020-04-10 首尔伟傲世有限公司 紫外线发光二极管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023093446A1 (zh) * 2021-11-26 2023-06-01 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置
CN115172557A (zh) * 2022-08-03 2022-10-11 天津三安光电有限公司 发光二极管，发光二极管封装体和发光装置
CN117476826A (zh) * 2023-12-28 2024-01-30 江西兆驰半导体有限公司 Micro-LED阵列及其制备方法
CN117476826B (zh) * 2023-12-28 2024-04-16 江西兆驰半导体有限公司 Micro-LED阵列及其制备方法

Also Published As

Publication number Publication date
US20240304759A1 (en) 2024-09-12
CN114725262A (zh) 2022-07-08
CN113851567B (zh) 2022-04-12
WO2023093446A1 (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US12080831B2 (en) Light-emitting device with semiconductor stack and reflective layer on semiconductor stack
US10559717B2 (en) Light-emitting device and manufacturing method thereof
CN113851567B (zh) 一种发光二极管芯片、发光装置
TWI755245B (zh) 發光元件
CN110120450B (zh) 发光元件
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
US20240290912A1 (en) Light emitting diode and light emitting device
TWI868197B (zh) 發光元件及其製造方法
TWI804437B (zh) 發光元件
TWI781867B (zh) 發光元件
TWI764528B (zh) 發光元件及其製造方法
CN116646432A (zh) 发光二极管和发光装置
TW202230832A (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant