[go: up one dir, main page]

CN113834979A - 一种处理电路及处理方法 - Google Patents

一种处理电路及处理方法 Download PDF

Info

Publication number
CN113834979A
CN113834979A CN202011592291.XA CN202011592291A CN113834979A CN 113834979 A CN113834979 A CN 113834979A CN 202011592291 A CN202011592291 A CN 202011592291A CN 113834979 A CN113834979 A CN 113834979A
Authority
CN
China
Prior art keywords
count value
circuit
value
dat
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011592291.XA
Other languages
English (en)
Other versions
CN113834979B (zh
Inventor
王政治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN113834979A publication Critical patent/CN113834979A/zh
Application granted granted Critical
Publication of CN113834979B publication Critical patent/CN113834979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种处理电路及处理方法，包括一第一振荡电路、一第二振荡电路、一计数电路以及一控制电路。第一振荡电路接收一输入电压，并根据输入电压，产生一第一时钟信号。第二振荡电路接收一输出电压，并根据输出电压，产生一第二时钟信号。计数电路接收输出电压，并根据第一时钟信号，调整一第一计数值，以及根据第二时钟信号，调整一第二计数值。控制电路接收输出电压，并根据第一及第二计数值，判断输入电压是否受到攻击。本发明的处理电路可用以判断所述输入电压是否受到电源毛刺攻击，当具有安全防护的晶片被攻击而解除安全防护模式时，可及时避免晶片内的重要资料被窃取。

Description

一种处理电路及处理方法
技术领域
本发明提供一种处理电路，特别是一种用以判断一输入电压是否受到电源毛刺(power glitch)攻击的处理电路。
背景技术
电源毛刺(power glitch)攻击是一种常见的窃取资料的手法，用以让具有安全防护的晶片经过攻击后解除安全防护模式，进而窃取晶片内的重要资料。
发明内容
本发明提供一种处理电路，包括一第一振荡电路、一第二振荡电路、一计数电路以及一控制电路。第一振荡电路接收一输入电压，并根据输入电压，产生一第一时钟信号。第二振荡电路接收一输出电压，并根据输出电压，产生一第二时钟信号。计数电路接收输出电压，并根据第一时钟信号，调整一第一计数值，以及根据第二时钟信号，调整一第二计数值。控制电路接收输出电压，并根据第一及第二计数值，判断输入电压是否受到攻击。第一振荡电路在一未受保护电源域(un-protected power domain)中操作。第二振荡电路、计数电路以及控制电路在一受保护电源域(protected power domain)中操作。
本发明还提供一种处理方法，用以判断一输入电压是否被攻击。本发明的处理方法包括，调整输入电压，用以产生一输出电压；提供输入电压至一第一振荡电路，用以产生一第一时钟信号；提供输出电压至一第二振荡电路，用以产生一第二时钟信号；根据第一时钟信号，调整一第一计数值；根据第二时钟信号，调整一第二计数值；以及读取第一及第二计数值，用以判断输入电压是否受到攻击。
本发明的处理方法可经由本发明的处理电路来实作，其为可执行特定功能的硬件，也可以通过程序码的形式存储于一存储介质中，并结合特定硬件来实作。当程序码被电子装置、处理器、电脑或机器载入且执行时，电子装置、处理器、电脑或机器变成用以实行本发明的处理电路。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的处理电路的示意图。
图2为本发明的处理电路的另一示意图。
图3为本发明的处理方法的一可能流程示意图。
图4为本发明的处理方法的另一流程示意图。
图5为本发明的处理方法的另一流程示意图。
附图标号：
100、200：处理电路
110、210：电源端
VIN：输入电压
VOUT：输出电压
120、220：电源保护电路
130、140、230、2420：振荡电路
150：计数电路
160：控制电路
CK1、CK2：时钟信号
CNT1_DAT、CNT2_DAT：计数值
PPG_ALARM、NPG_ALARM：警示信号
CK1_FREQ_SEL、CK2_FREQ_SEL：设定信号
INT：中断信号
CONT：控制信号
CNT1_SEL、CNT2_SEL：设定信号
CNT1_OV、CNT2_OV：溢位信号
251、252：计数器
S310～S314、S411～S417、S511～S520：步骤
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并结合附图做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置仅用以说明，并非用以限制本发明。另外，实施例中附图标记、符号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。
图1为本发明的处理电路的示意图。如图1所示，处理电路100具有一电源端110，用以接收一输入电压VIN。在一可能实施例中，电源端110作为处理电路100的一输入/输出接脚，用以接收来自外部的电源(如VIN)。在本实施例中，处理电路100包括振荡电路130、振荡电路140、一计数电路150以及一控制电路160。
振荡电路130接收一输入电压VIN，并根据输入电压VIN，产生一时钟信号CK1。在本实施例中，时钟信号CK1的频率随输入电压VIN而变化。举例而言，当输入电压VIN增加时，时钟信号CK1的频率可能变大或变小，当输入电压VIN减少时，时钟信号CK1的频率可能变小或变大。本发明并不限定振荡电路130的架构。任何根据一输入电压的准位调整一输出时钟的频率的电路，均可作为振荡电路130。在一可能实施例中，振荡电路130为一环形振荡器(ring oscillator)。在其它实施例中，振荡电路130为一压控震荡器(voltage-controlledoscillator；VCO)。
振荡电路140接收一输出电压VOUT，并根据输出电压VOUT，产生一时钟信号CK2。由于振荡电路140的特性与振荡电路130的特性相同，故不再赘述。在本实施例中，振荡电路130与140的差别在于，振荡电路140所接收的输出电压VOUT为一受保护的电压(protectedpower)，而振荡电路130所接收的输入电压VIN为一未受保护的电压(un-protectedpower)。
计数电路150接收输出电压VOUT。在本实施例中，输出电压VOUT为计数电路150的操作电压。在接收到输出电压VOUT后，计数电路150根据时钟信号CK1调整一计数值CNT1_DAT，以及根据时钟信号CK2调整一计数值CNT2_DAT。由于输出电压VOUT受到保护，故当输入电压VIN受到电源毛刺攻击时，计数电路150的计数操作不会受到影响。
控制电路160接收输出电压VOUT。在本实施例中，输出电压VOUT为控制电路160的操作电压。在接收到输出电压VOUT后，控制电路160根据计数值CNT1_DAT及计数值CNT2_DAT，判断输入电压VIN是否受到电源毛刺攻击。在一可能实施例中，当计数值CNT1_DAT不同于计数值CNT2_DAT时，表示输入电压VIN受到攻击。举例而言，当计数值CNT1_DAT大于计数值CNT2_DAT时，表示输入电压VIN可能因受到攻击而准位发生变化(如往上拉升)。因此，控制电路160使能一警示信号PPG_ALARM。当计数值CNT1_DAT小于计数值CNT2_DAT时，表示输入电压VIN可能因受到攻击而准位下降。因此，控制电路160使能另一警示信号NPG_ALARM。在其它实施例中，控制电路160使能单一警示信号。在本实施例中，只要计数值CNT1_DAT不同于计数值CNT2_DAT，控制电路160便使能所述单一警示信号。
在其它实施例中，处理电路100还包括一电源保护电路120。电源保护电路120调整输入电压VIN，用以产生输出电压VOUT。在一可能实施例中，电源保护电路120调升或调降输入电压VIN，并将调整后的结果作为输出电压VOUT。本发明并不限定电源保护电路120的架构。任何可调整输入电压VIN的电路均可作为电源保护电路120。在一可能实施例中，电源保护电路120为一线性稳压器(Linear Regulator)，如一低压差稳压器(Low Dropout LinearRegulator)。在此例中，由于低压差稳压器并非利用一外部电容稳定输出电压VOUT，故输出电压VOUT不会因电源毛刺攻击而变化。在本实施例中，输出电压VOUT为一受保护的电压，其安全性高于输入电压VIN。
在一些实施例中，当输入电压VIN受到攻击时，控制电路160修改至少一旗标的值，如由数值0变化成数值1。在此例中，一窜改事件管理单元(tamper event managementunit)根据所述旗标的值，进行特定的动作，如立即停止处理电路100的运作。在其它实施例中，窜改事件管理单元记录旗标的数值由数值0变化成数值1的次数。在此例中，窜改事件管理单元可能将旗标的值由数值1恢复成数值0。当输入电压VIN再度受到攻击时，控制电路160再次修改旗标的数值，如由数值0变化成数值1。在一可能实施例中，当外部电压VIN受到攻击的次数达一上限值时，窜改事件管理单元可能禁能处理电路100，如命令电源保护电路120停止提供输出信号VOUT。
在其它实施例中，控制电路160设定时钟信号CK1及CK2的初始频率。在此例中，时钟信号CK1的初始频率与时钟信号CK2的初始频率相同。本发明并不限定控制电路160如何设定时钟信号CK1及CK2的初始频率。在一可能实施例中，控制电路160产生设定信号CK1_FREQ_SEL至振荡电路130，用以设定时钟信号CK1的初始频率，如为100MHz。此外，控制电路160更产生另一设定信号CK2_FREQ_SEL至振荡电路140，用以设定时钟信号CK2的初始频率，如为100MHz。由于时钟信号CK1及CK2的初始频率相同，故在正常情况下，计数值CNT1_DAT等于计数值CNT2_DAT。然而，当输入电压VIN因受到攻击而准位变化时，时钟信号CK1的频率也随之变化。此时，由于时钟信号CK1的频率不等于初始频率，故计数值CNT1_DAT不同于计数值CNT2_DAT。因此，控制电路160得知输入电压VIN受到攻击。
在一可能实施例中，当计数值CNT1_DAT或CNT2_DAT达一预设值时，计数电路150使能一中断信号INT，使得控制电路160读取计数值CNT1_DAT及计数值CNT2_DAT，并根据计数值CNT1_DAT及计数值CNT2_DAT而动作。举例而言，当中断信号INT被使能时，控制电路160产生一控制信号CONT，用以暂停(stop)计数电路150，使得计数电路150暂停调整得计数值CNT1_DAT及计数值CNT2_DAT。在一些实施例中，当中断信号INT被使能时，控制电路160通过设定信号CK1_FREQ_SEL及CK2_FREQ_SEL命令振荡电路130及140停止产生时钟信号CK1及CK2。因此，计数电路150停止调整计数值CNT1_DAT及计数值CNT2_DAT。
在其它实施例中，计数电路150具有一第一计数器以及一第二计数器。在此例中，第一计数器根据时钟信号CK1调整计数值CNT1_DAT，第二计数器根据时钟信号CK2调整计数值CNT2_DAT。在此例中，当计数值CNT1_DAT等于一预设值时，第一计数器使能中断信号INT。当计数值CNT2_DAT等于所述预设值时，第二计数器使能中断信号INT。
当中断信号INT被使能时，控制电路160判断计数值CNT1_DAT是否大于计数值CNT2_DAT。当计数值CNT1_DAT大于计数值CNT2_DAT时，控制电路160使能警示信号PPG_ALARM。当计数值CNT1_DAT小于计数值CNT2_DAT时，控制电路160使能警示信号NPG_ALARM。在其它实施例中，当计数值CNT1_DAT等于计数值CNT2_DAT时，控制电路160通过控制信号CONT重置(reset)计数电路150，使得计数值CNT1_DAT及计数值CNT2_DAT回到一初始值，如数值0。在此例中，控制电路160再通过控制信号CONT，命令计数电路150重新根据时钟信号CK1及CK2调整得计数值CNT1_DAT及计数值CNT2_DAT。
本发明并不限定控制电路160如何控制计数电路150。在一可能实施例中，控制电路160利用单一控制信号CONT控制计数电路150。在此例中，计数电路150根据控制信号CONT的频率或电压位准进行不同的操作。举例而言，当控制信号CONT等于一第一位准时，计数电路150重置计数值CNT1_DAT及计数值CNT2_DAT。当控制信号CONT等于一第二位准时，计数电路150停止调整计数值CNT1_DAT及计数值CNT2_DAT。当控制信号CONT等于一第三位准时，计数电路150根据时钟信号CK1及CK2调整计数值CNT1_DAT及计数值CNT2_DAT。在其它实施例中，控制电路160分别产生一重置信号、一暂停信号以及一启动信号。在此例中，当重置信号被使能时，计数电路150重置计数值CNT1_DAT及计数值CNT2_DAT。当暂停信号被使能时，计数电路150停止调整计数值CNT1_DAT及计数值CNT2_DAT。当启动信号被使能时，计数电路150根据时钟信号CK1及CK2调整计数值CNT1_DAT及计数值CNT2_DAT。
在本实施例中，由于输入电压VIN易受攻击，并且输入电压VIN作为振荡电路130的操作电压，故振荡电路130操作于一未受保护电源域(un-protected power domain)。在此例中，由于输出电压VOUT不因输入电压VIN变动而变动，并且输入电压VOUT作为振荡电路140、计数电路150及控制电路160的操作电压，故振荡电路140、计数电路150及控制电路160操作于一受保护电源域(protected power domain)。当输入电压VIN受到电源毛刺攻击时，振荡电路140、计数电路150及控制电路160仍可正常动作。在一可能实施例中，电源保护电路120、振荡电路140、计数电路150及控制电路160整合在一集成电路(IC)中。
图2为本发明的处理电路的另一实施例。处理电路200具有一电源端210，用以接收一输入电压VIN，并包括一电源保护电路220、振荡电路230、240、计数器251、252以及一控制电路260。电源保护电路220调整输入电压VIN，用以产生一输出电压VOUT。由于电源保护电路220的特性与图1中的电源保护电路120的特性相似，故不再赘述。
振荡电路230接收输入电压VIN，并根据输入电压VIN，产生一时钟信号CK1。振荡电路240接收输出电压VOUT，并根据输出电压VOUT，产生一时钟信号CK2。由于振荡电路230及240的特性与图1中的振荡电路130及140的特性相似，故不再赘述。
计数器251根据时钟信号CK1的频率，调整计数值CNT1_DAT。在本实施例中，当计数值CNT1_DAT达一第一预设值时，计数器251使能一溢位信号CNT1_OV。在一可能实施例中，第一预设值储存于计数器251之中。在此例中，控制电路260发出一设定信号CNT1_SEL至计数器251，用以设定第一预设值。
在一可能实施例中，计数器251具有一计数暂存器(未显示)。所述计数暂存器(count register)可能具有16位(bit)，但并非用以限制本发明。计数暂存器根据设定信号CNT1_SEL，决定使用几个位进行计数。举例而言，如果计数暂存器利用8位计数时钟信号CK1的脉冲数量时，则计数暂存器可计数到数值255。在此例中，当时钟信号CK1的脉冲数量超过255时，计数暂存器发生溢位(overflow)。因此，溢位信号CNT1_OV被使能。
在本实施例中，控制电路260根据溢位信号CNT1_OV，决定是否读取计数值CNT1_DAT。举例而言，当溢位信号CNT1_OV被使能时，控制电路260读取计数值CNT1_DAT。此时，控制电路260也读取计数值CNT2_DAT。然而，当溢位信号CNT1_OV未被使能时，控制电路260不读取计数值CNT1_DAT。
计数器252根据时钟信号CK2的频率，调整计数值CNT2_DAT。在本实施例中，当计数值CNT2_DAT达一第二预设值时，计数器252使能一溢位信号CNT2_OV。当溢位信号CNT2_OV被使能时，控制电路260读取计数值CNT2_DAT。此时，控制电路260也读取计数值CNT1_DAT。然而，当溢位信号CNT2_OV未被使能时，控制电路260不读取计数值CNT2_DAT。由于计数器252的特性与计数器251的特性相似，故不再赘述。
在其它实施例中，当溢位信号CNT1_OV或是CNT2_OV被使能时，控制电路260通过控制信号CONT命令计数器251及计数器252暂停调整计数值CNT1_DAT及计数值CNT2_DAT。此时，控制电路260读取计数值CNT1_DAT及计数值CNT2_DAT。当计数值CNT1_DAT及计数值CNT2_DAT不相同时，表示输入电压VIN受到电源毛刺攻击。因此，控制电路260使能警示信号PPG_ALARM或NPG_ALARM。
在使能警示信号PPG_ALARM或NPG_ALARM后，控制电路260通过控制信号CONT重置计数器251及计数器252，用以设定计数值CNT1_DAT及计数值CNT2_DAT等于一初始值，如数值0。接着，控制电路260通过控制信号CONT命令计数器251及计数器252根据时钟信号CK1及时钟信号CK2，再次调整计数值CNT1_DAT及计数值CNT2_DAT。
在其它实施例中，控制电路260根据计数值CNT1_DAT及计数值CNT2_DAT的差值，得知输入电压VIN是否受到电源毛刺攻击。举例而言，当溢位信号CNT1_OV被使能时，控制电路260判断计数值CNT1_DAT与计数值CNT2_DAT的一第一差值(CNT1_DAT-CNT2_DAT)是否大于一第一临界值。当第一差值(CNT1_DAT-CNT2_DAT)大于第一临界值时，表示输入电压VIN的准位因电源毛刺攻击而被上拉。因此，控制电路260使能警示信号PPG_ALARM。然而，当第一差值(CNT1_DAT-CNT2_DAT)未大于第一临界值时，表示输入电压VIN的变动并非因电源毛刺攻击，可能只是微小的突波。因此，控制电路260不使能警示信号PPG_ALARM及警示信号NPG_ALARM。此时，控制电路260重置计数器251及计数器252，用以设定计数值CNT1_DAT及计数值CNT2_DAT等于一初始值。
在另一可能实施例中，当溢位信号CNT2_OV被使能时，控制电路260判断计数值CNT2_DAT与CNT1_DAT的一第二差值(CNT2_DAT-CNT1_DAT)是否大于一第二临界值。当第二差值(CNT2_DAT-CNT1_DAT)大于第二临界值时，表示输入电压VIN的准位因受到电源毛刺攻击而被下拉。因此，控制电路260使能警示信号NPG_ALARM。然而，当第二差值(CNT2_DAT-CNT1_DAT)未大于第二临界值时，表示输入电压VIN的变动并非电源毛刺攻击的缘故。因此，控制电路260不使能警示信号PPG_ALARM及警示信号NPG_ALARM，并重置计数器251及计数器252。
在一些实施例中，控制电路260根据时脉信号CK2而动作。在此例中，时钟信号CK2作为控制电路260的操作时钟。在本实施例中，振荡电路240、计数器251、252及控制电路260均利用输出电压VOUT作为操作电压，故当输入电压VIN受到攻击时，振荡电路240、计数器251、252及控制电路260仍可正常工作。
图3为本发明的处理方法的一可能流程示意图。本发明的处理方法可由图1的控制电路160或是图2的控制电路260执行，用以判断一输入电压是否被攻击。首先，执行一设定动作(步骤S310)。在本实施例中，步骤S310包括步骤S311及S312。步骤S311为调整一输入电压，用以产生一输出电压。在一可能实施例中，图1的控制电路160使能电源保护电路120。在此例中，电源保护电路120调整输入电压VIN，并将调整后的结果作为输出电压VOUT。
接着，根据输入电压，产生一第一时钟信号以及根据输出电压，产生一第二时钟信号(步骤S312)。在一可能实施例中，一第一振荡电路(如图1的130)根据输入电压(如如图1的VIN)产生一第一时钟信号(如CK1)，并且一第二振荡电路(如图1的140)根据输出电压(如图1的VOUT)产生一第二时钟信号(如CK2)。在一可能实施例中，控制电路160发出一第一设定信号(如CK1_FREQ_SEL)至第一振荡电路，用以设定第一时钟信号的初始频率。在此例中，控制电路160还发出一第二设定信号(如CK2_FREQ_SEL)至第二振荡电路140，用以设定第二时钟信号的初始频率。在本实施例中，第一时钟信号的初始频率于第二时钟信号的初始频率相同。本发明并不限定第一及第二振荡电路的架构。在一些实施例中，第一及第二振荡电路均为环形振荡器。
根据第一时钟信号，调整一第一计数值，并根据第二时钟信号，调整一第二计数值(步骤S313)。在一可能实施例中，第一及第二计数值由一计数电路所提供。以图1为例，计数电路150可能根据一控制信号CONT，重置第一及第二计数值(如CNT1_DAT及计数值CNT2_DAT)，使得第一及第二计数值等于一初始值。在其它实施例中，计数电路150可能根据控制信号，停止调整第一及第二计数值或是开始调整第一及第二计数值。
接着，根据第一及第二计数值，判断输入电压是否受到攻击(步骤S314)。在一可能实施例中，当第一计数值等于第二计数值时，表示输入电压并未受到攻击。因此，控制电路可能重置第一及第二计数值，使得第一及第二计数值等于一初始值。然而，当第一计数值不等于第二计数值时，表示输入电压受到攻击。因此，控制电路进行一特定操作，如使能一警示信号。
在一可能实施例中，控制电路在一中断信号被使能时，才读取第一及第二计数值。在此例中，当第一或第二计数值等于一预设值时，计数电路停止调整第一及第二计数值，并使能一中断信号。因此，控制电路读取第一及第二计数值，并判断第一计数值是否等于第二计数值。在一可能实施例中，当第一计数值大于第二计数值时，表示输入电压因受到攻击而准位上升，因此，控制电路使能一第一警示信号。当第一计数值小于第二计数值时，表示输入电压因受到攻击而准位下降，因此，控制电路使能一第二警示信号。在其它实施例中，控制电路记录攻击次数。当攻击次数达一上限值时，控制电路可能暂停所有元件的动作。
图4为本发明的处理方法的另一流程示意图。以本发明的图2为例，首先，设定振荡电路230、240以及计数器251、252(步骤S411)。在一可能实施例中，控制电路260利用设定信号CK1_FREQ_SEL及CK2_FREQ_SEL设定振荡电路230及240所产生的时钟信号CK1及CK2的初始频率。在一些实施例中，时钟信号CK1的初始频率与时钟信号CK2的初始频率相同。另外，控制电路260利用设定信号CNT1_SEL及CNT2_SEL决定计数器251及计数器252内的计数暂存器的比特数量，用以设定计数器251及计数器252的计数上限值。在本实施例中，计数器251及计数器252具有相同的计数上限值(如数值6)。
启动计数器251及计数器252(步骤S412)。在本实施例中，计数器251根据时钟信号CK1的脉冲数量，调整计数值CNT1_DAT，并且计数器252根据时钟信号CK2的脉冲数量，调整计数值CNT2_DAT。在一可能实施例中，计数器251计数时钟信号CK1的上升边缘(risingedge)或是下降边缘(falling edge)的数量。在此例中，计数器252也计数时钟信号CK2的上升边缘或是下降边缘的数量。
接着，判断计数器251的溢位信号CNT1_OV或是计数器252的溢位信号CNT2_OV是否被使能(步骤S413)。在一可能实施例中，当计数值CNT1_DAT达一第一计数上限值时，计数器251使能溢位信号CNT1_OV。同样地，当计数值CNT2_DAT达一第二计数上限值时，计数器252使能溢位信号CNT2_OV。
当溢位信号CNT1_OV及CNT2_OV均未被使能时，回到步骤S413，继续计数时钟信号CK1及CK2的脉冲数量。然而，当溢位信号CNT1_OV或是CNT2_OV被使能时，停止计数器251及计数器252的计数动作(步骤S414)。因此，计数器251及计数器252停止调整计数值CNT1_DAT及计数值CNT2_DAT。
接着，判断溢位信号CNT1_OV是否被使能(步骤S415)。当溢位信号CNT1_OV被使能时，表示输入电压VIN的准位因攻击而上升。因此，使能一警示信号PPG_ALARM(步骤S416)。在一可能实施例中，步骤S416更重置计数器251及计数器252，使得计数值CNT1_DAT及计数值CNT2_DAT回到一初始值(如数值0)，并回到步骤S412，重新计数时钟信号CK1及CK2的脉冲数量。
然而，当溢位信号CNT1_OV未被使能时，表示溢位信号CNT2_OV被使能。此时，由于输入电压VIN的准位因攻击而下拉，故使能一警示信号NPG_ALARM(步骤S417)。在一可能实施例中，步骤S417更重置计数器251及计数器252，使得计数值CNT1_DAT及计数值CNT2_DAT回到一初始值(如数值0)，并回到步骤S412，重新计数时钟信号CK1及CK2的脉冲数量。
图5为本发明的处理方法的另一流程示意图。图5的处理方法也可利用图2的控制电路260完成。由于图5的步骤S511～S515的特性与图4的步骤S411～S415的特性相似，故不再赘述。
步骤S515判断溢位信号CNT1_OV是否被使能。当溢位信号CNT1_OV被使能时，控制电路260判断计数值CNT1_DAT与计数值CNT2_DAT的第一差值(CNT1_DAT-CNT2_DAT)是否大于一第一临界值(步骤S516)。当第一差值(CNT1_DAT-CNT2_DAT)大于第一临界值时，表示输入电压VIN的准位因攻击而上升。因此，使能一警示信号PPG_ALARM(步骤S517)。在一可能实施例中，步骤S517更重置计数器251及计数器252，使得计数值CNT1_DAT及计数值CNT2_DAT回到一初始值(如数值0)，并回到步骤S512，重新计数时钟信号CK1及CK2的脉冲数量。然而，当第一差值(CNT1_DAT-CNT2_DAT)未大于第一临界值时，表示输入电压VIN的准位变化并非因受到攻击。因此，控制电路260重置计数器251及计数器252，并且不使能警示信号PPG_ALARM及警示信号NPG_ALARM(步骤S518)。
在步骤S515中，当溢位信号CNT1_OV未被使能时，表示溢位信号CNT2_OV被使能。因此，控制电路260判断计数值CNT2_DAT与计数值CNT1_DAT的第二差值(CNT2_DAT-CNT1_DAT)是否大于一第二临界值(步骤S519)。当第二差值(CNT2_DAT-CNT1_DAT)大于第二临界值时，表示输入电压VIN的准位因攻击而下降。因此，使能一警示信NPPG_ALARM(步骤S520)。在一可能实施例中，步骤S520更重置计数器251及计数器252，使得计数值CNT1_DAT及计数值CNT2_DAT回到一初始值(如数值0)，并回到步骤S512，重新计数时钟信号CK1及CK2的脉冲数量。然而，当第二差值(CNT2_DAT-CNT1_DAT)未大于第二临界值时，表示输入电压VIN的准位变化并非因受到攻击。因此，控制电路260重置计数器251及计数器252，并且不使能警示信号PPG_ALARM及警示信号NPG_ALARM(步骤S518)。
本发明的处理方法，可以以程序码的型态存在。程序码可储存于存储介质中，如软盘、光盘、硬盘、或是任何其他机器可读取(如电脑可读取)储存媒体，或是不限外在形式的计算机产品，其中，当被机器，如电脑载入且执行时，此机器变成用以参与本发明的处理电路。程序码也可通过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序码被机器，如电脑接收、载入且执行时，此机器变成用以参与本发明的处理电路。当在一般用途处理单元实作时，程序码结合处理单元提供一与应用特定逻辑电路的操作相类似的独特装置。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明确表示，词汇在一般字典中的定义应解释为与其相关技术领域文章中意义一致，而不应解释为理想状态或过分正式的语态。
虽然本发明已揭露了较佳实施例，但其并不能用以限定本发明，任何所属技术领域中具有通常知识的人，在不脱离本发明的精神和范围内，可作些许的更动与润饰。举例来说，本发明实施例所述的系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围当以本发明权利要求限定的范围为准。

Claims (10)

1.一种处理电路，其特征在于，包括：
一第一振荡电路，接收一输入电压，并根据所述输入电压，产生一第一时钟信号；
一第二振荡电路，接收一输出电压，并根据所述输出电压，产生一第二时钟信号；
一计数电路，接收所述输出电压，并根据所述第一时钟信号，调整一第一计数值，以及根据所述第二时钟信号，调整一第二计数值；以及
一控制电路，接收所述输出电压，并根据所述第一计数值及第二计数值，判断所述输入电压是否受到攻击；
其中，所述第一振荡电路在一未受保护电源域中操作，所述第二振荡电路、所述计数电路以及所述控制电路在一受保护电源域中操作。
2.根据权利要求1所述的处理电路，其特征在于，还包括：
一电源保护电路，调整所述输入电压，用以产生所述输出电压；
其中,所述第一振荡电路及所述第二振荡电路均为环形振荡器。
3.根据权利要求1所述的处理电路，其特征在于，所述控制电路产生一第一设定信号至所述第一振荡电路，用以设定所述第一时钟信号的频率，所述控制电路产生一第二设定信号至所述第二振荡电路，用以设定所述第二时钟信号的频率。
4.根据权利要求1所述的处理电路，其特征在于，当所述第一计数值或第二计数值等于一预设值时，所述计数电路使能一中断信号，使得所述控制电路读取所述第一计数值及第二计数值。
5.根据权利要求4所述的处理电路，其特征在于，当所述第一计数值等于所述预设值时，所述控制电路判断所述第一计数值及第二计数值的一第一差值是否大于一第一临界值，当所述第一差值大于所述第一临界值时，所述控制电路使能一第一警示信号。
6.根据权利要求5所述的处理电路，其特征在于，当所述第二计数值等于所述预设值时，所述控制电路判断所述第一计数值及第二计数值的一第二差值是否大于一第二临界值，当所述第二差值大于所述第二临界值时，所述控制电路使能一第二警示信号。
7.根据权利要求4所述的处理电路，其特征在于，所述计数电路包括：
一第一计数器，根据所述第一时钟信号的频率，调整所述第一计数值；以及
一第二计数器，根据所述第二时钟信号的频率，调整所述第二计数值。
8.一种处理方法，用以判断一输入电压是否被攻击，其特征在于，所述处理方法包括：
调整所述输入电压，用以产生一输出电压；
提供所述输入电压至一第一振荡电路，用以产生一第一时钟信号；
提供所述输出电压至一第二振荡电路，用以产生一第二时钟信号；
根据所述第一时钟信号，调整一第一计数值；
根据所述第二时钟信号，调整一第二计数值；以及
读取所述第一计数值及所述第二计数值，用以判断所述输入电压是否受到攻击。
9.根据权利要求8所述的处理方法，其特征在于，还包括：
判断所述第一计数值或所述第二计数值是否等于一预设值；
当所述第一计数值或所述第二计数值达所述预设值时，使能一中断信号；以及
当所述中断信号被使能时，读取所述第一计数值及所述第二计数值。
10.根据权利要求9所述的处理方法，其特征在于，还包括：
当所述第一计数值等于所述预设值时，判断所述第一及第二计数值的一第一差值是否大于一第一临界值；
当所述第二计数值等于所述预设值时，判断所述第一及第二计数值的一第二差值是否大于一第二临界值；以及
当所述第一差值大于所述第一临界值或是所述第二差值大于所述第二临界值时，表示所述输入电压受到攻击。
CN202011592291.XA 2020-06-24 2020-12-29 一种处理电路及处理方法 Active CN113834979B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109121499 2020-06-24
TW109121499A TWI755771B (zh) 2020-06-24 2020-06-24 處理電路及處理方法

Publications (2)

Publication Number Publication Date
CN113834979A true CN113834979A (zh) 2021-12-24
CN113834979B CN113834979B (zh) 2023-12-15

Family

ID=78962453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011592291.XA Active CN113834979B (zh) 2020-06-24 2020-12-29 一种处理电路及处理方法

Country Status (3)

Country Link
US (1) US11989335B2 (zh)
CN (1) CN113834979B (zh)
TW (1) TWI755771B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0286920A2 (en) * 1987-04-13 1988-10-19 Prime Computer, Inc. Method and apparatus for high accuracy measurement of VLSI components
CN1940955A (zh) * 2005-09-29 2007-04-04 捷讯研究有限公司 针对代码签名服务来注册实体的系统和方法
CN101446615A (zh) * 2008-12-19 2009-06-03 艾默生网络能源有限公司 一种太阳能方阵管理方法
CN101943728A (zh) * 2009-07-06 2011-01-12 北京中电华大电子设计有限责任公司 一种防电源毛刺攻击的检测电路
JP2012199604A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp カウンター回路及びそれを内蔵した半導体集積回路
CN102789565A (zh) * 2011-05-19 2012-11-21 鸿富锦精密工业（深圳）有限公司 访问驱动程序权限控制系统及方法
CN103902930A (zh) * 2014-03-10 2014-07-02 杭州晟元芯片技术有限公司 基于环形振荡器的物理不可克隆函数电路结构
US20170286680A1 (en) * 2016-04-01 2017-10-05 Qualcomm Incorporated Adaptive systems and procedures for defending a processor against transient fault attacks
CN109426136A (zh) * 2017-08-29 2019-03-05 精工爱普生株式会社 时间数字转换电路、电路装置、物理量测量装置、电子设备及移动体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040128528A1 (en) * 2002-12-31 2004-07-01 Poisner David I. Trusted real time clock
US7543163B2 (en) * 2005-01-05 2009-06-02 Exar Corporation Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition
US8276185B2 (en) * 2005-01-19 2012-09-25 Micron Technology, Inc. Enhanced security memory access method and architecture
DE102008003946A1 (de) * 2008-01-11 2009-07-23 Micronas Gmbh Schaltung und Verfahren zur Generierung einer echten, schaltungsspezifischen und zeitinvarianten Zufallszahl
US8135970B2 (en) * 2009-03-06 2012-03-13 Via Technologies, Inc. Microprocessor that performs adaptive power throttling
JP5285643B2 (ja) * 2010-03-15 2013-09-11 シャープ株式会社 半導体集積回路および電子情報機器
JP2012074674A (ja) * 2010-09-02 2012-04-12 Canon Inc 半導体集積回路装置
EP2932610A4 (en) * 2012-09-07 2016-10-05 Univ Virginia Patent Found SMALL POWER TRIGGER SOURCE
KR102168987B1 (ko) * 2012-10-17 2020-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 마이크로컨트롤러 및 그 제조 방법
JP6370929B2 (ja) * 2014-05-22 2018-08-08 テキサス インスツルメンツ インコーポレイテッド デュアルカウンタデジタル積分器を備えるｄｃ‐ｄｃコンバータコントローラ装置
TW201544946A (zh) * 2014-05-29 2015-12-01 Ibm 資訊處理系統之電源系統及其電源供應方法
US9350365B2 (en) * 2014-09-18 2016-05-24 Intel Corporation Digital phase-locked loop supply voltage control
KR20170015706A (ko) * 2015-07-30 2017-02-09 삼성전자주식회사 글리치 검출기, 그것을 포함하는 전자 장치 및 그것의 알람 신호 발생 방법
JP6441194B2 (ja) * 2015-09-14 2018-12-19 東芝メモリ株式会社 レギュレータ、シリアライザ、デシリアライザ、並列直列相互変換回路及びその制御方法
EP3742324B1 (en) * 2015-09-15 2024-11-27 Gatekeeper Ltd. System and method for securely connecting to a peripheral device
US10156595B2 (en) * 2016-12-09 2018-12-18 Microsemi Soc Corp. Power supply glitch detector
TWI781134B (zh) * 2017-01-25 2022-10-21 日商精工愛普生股份有限公司 電路裝置、電子機器及束線器
JP6497475B1 (ja) * 2018-08-31 2019-04-10 ミツミ電機株式会社 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
US11256287B2 (en) * 2019-06-13 2022-02-22 Intel Corporation Apparatus and method to maintain stable clocking

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0286920A2 (en) * 1987-04-13 1988-10-19 Prime Computer, Inc. Method and apparatus for high accuracy measurement of VLSI components
CN1940955A (zh) * 2005-09-29 2007-04-04 捷讯研究有限公司 针对代码签名服务来注册实体的系统和方法
CN101446615A (zh) * 2008-12-19 2009-06-03 艾默生网络能源有限公司 一种太阳能方阵管理方法
CN101943728A (zh) * 2009-07-06 2011-01-12 北京中电华大电子设计有限责任公司 一种防电源毛刺攻击的检测电路
JP2012199604A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp カウンター回路及びそれを内蔵した半導体集積回路
CN102789565A (zh) * 2011-05-19 2012-11-21 鸿富锦精密工业（深圳）有限公司 访问驱动程序权限控制系统及方法
CN103902930A (zh) * 2014-03-10 2014-07-02 杭州晟元芯片技术有限公司 基于环形振荡器的物理不可克隆函数电路结构
US20170286680A1 (en) * 2016-04-01 2017-10-05 Qualcomm Incorporated Adaptive systems and procedures for defending a processor against transient fault attacks
CN109426136A (zh) * 2017-08-29 2019-03-05 精工爱普生株式会社 时间数字转换电路、电路装置、物理量测量装置、电子设备及移动体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
耿恒山 等: "基于HT46F49E单片机的三相全控桥式整流触发器设计与实现", 《制造业自动化》, vol. 36, no. 10, pages 97 - 100 *

Also Published As

Publication number Publication date
US20210406408A1 (en) 2021-12-30
CN113834979B (zh) 2023-12-15
US11989335B2 (en) 2024-05-21
TW202201176A (zh) 2022-01-01
TWI755771B (zh) 2022-02-21

Similar Documents

Publication Publication Date Title
CN110908488B (zh) 电压下降监测电路及片上系统
KR100468210B1 (ko) Ｕｓｂ 장치용 클록 제너레이터
CN101425115B (zh) 高速时钟检测电路
US20180006491A1 (en) Semiconductor device
US6963992B1 (en) Method and apparatus to generate clock and control signals for over-clocking recovery in a PLL
US6211739B1 (en) Microprocessor controlled frequency lock loop for use with an external periodic signal
KR20100063665A (ko) 지연 회로
US7526087B2 (en) Random number generator
JP7399622B2 (ja) 半導体装置及び半導体装置の制御方法
JP2021515324A (ja) 電圧レベル及びドループイベントのオンボードモニタリング
US6956416B2 (en) Powerup control of PLL
US9927831B2 (en) Navigation system and clock calibration method thereof
CN113834979A (zh) 一种处理电路及处理方法
KR20240118185A (ko) 디지털 주파수-고정 루프의 드룹 검출 및 제어
WO2000034849A1 (en) Reset-out circuit with feedback capability
US9360915B1 (en) Dynamically controlling clocking rate of a processor based on user defined rule
US7809974B2 (en) Circuit to reduce power supply fluctuations in high frequency/high power circuits
CN108958209B (zh) 半导体器件和控制半导体器件的方法
US8762764B2 (en) Method to detect clock tampering
JP2000341092A (ja) クロック信号発生回路及びそのクロック周波数調整方法
CA1170747A (en) Method for synchronizing switching mechanisms or program sequences
US20100127767A1 (en) Integrated Circuit Device Including Noise Filter
US7813410B1 (en) Initiating spread spectrum modulation
CN119203892B (zh) 一种基于Verilog的锁相环电路输出信号频率控制方法及系统
US20250007497A1 (en) Electronic circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant