[go: up one dir, main page]

CN113646840A - 随机存取存储器单元的电压模式位线预充电 - Google Patents

随机存取存储器单元的电压模式位线预充电 Download PDF

Info

Publication number
CN113646840A
CN113646840A CN202080017482.5A CN202080017482A CN113646840A CN 113646840 A CN113646840 A CN 113646840A CN 202080017482 A CN202080017482 A CN 202080017482A CN 113646840 A CN113646840 A CN 113646840A
Authority
CN
China
Prior art keywords
random access
bit line
memory cell
low impedance
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080017482.5A
Other languages
English (en)
Other versions
CN113646840B (zh
Inventor
达努特·马内亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Ruike Microelectronics Co ltd
Original Assignee
Hefei Ruike Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Ruike Microelectronics Co ltd filed Critical Hefei Ruike Microelectronics Co ltd
Priority to CN202410410223.9A priority Critical patent/CN118197373A/zh
Priority to CN202410410222.4A priority patent/CN118248190A/zh
Publication of CN113646840A publication Critical patent/CN113646840A/zh
Application granted granted Critical
Publication of CN113646840B publication Critical patent/CN113646840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Abstract

所公开的电路和方法用于随机存取存储器单元的电压模式位线预充电。一种电路包括：随机存取存储器单元阵列；用于提供预充电电压的低阻抗电压源；控制电路，该控制电路用于在读取其中一个所述随机存取存储器单元之前，利用所述低阻抗电压源，将该其中一个所述随机存取存储器单元的位线预充电至所述预充电电压。

Description

随机存取存储器单元的电压模式位线预充电
相关申请的交叉引用
本申请要求申请号为16/670,633，申请日为2019年10月31日，名称为“随机存取存储器单元的电压模式位线预充电”的美国申请以及申请号为62/899,211，申请日为2019年9月12日，名称为“RRAM读出放大器的电压模式预充电方案”的美国临时申请的优先权。申请号为16/670,633的美国申请要求申请号为62/899,211的美国临时申请的优先权及权益。此两申请的内容整体援引于此。
技术领域
本发明总体涉及存储器单元，尤其涉及随机存取存储器单元的预充电。
总体而言，本发明的一个方面的特征在于一种存储器电路，包括：随机存取存储器单元阵列；用于提供预充电电压的低阻抗电压源；以及控制电路，该控制电路用于在读取其中一个所述随机存取存储器单元之前，利用所述低阻抗电压源，将该其中一个所述随机存取存储器单元的位线预充电至所述预充电电压。
该方法的实施方式可包括以下的一项或多项特征。一些实施方式包括设于所述低阻抗电压源与所述其中一个所述随机存取存储器单元的位线之间的通断开关，其中，所述控制电路用于将所述低阻抗电压源电连接至所述位线，直至该位线达到所述预充电电压，并且在读取所述其中一个所述随机存取存储器单元之前，断开所述低阻抗电压源与所述位线的电连接。在一些实施方式中，所述低阻抗电压源为高增益反馈回路低阻抗电压源。在一些实施方式中，所述低阻抗电压源包括单位增益放大器。在一些实施方式中，所述随机存取存储器单元为电阻式随机存取存储器单元。在一些实施方式中，所述预充电电压的幅度选择为使得所述存储器单元在关断状态下的读取时间约等于所述存储器单元在导通状态下的读取时间。在一些实施方式中，每一个所述电阻式随机存取存储器单元包括：三端存取元件；以及连于所述三端存取元件与多条所述位线当中的一条之间的电阻式存储器元件。在一些实施方式中，所述三端存取元件的第一端与多条字线当中的一条连接；所述三端存取元件的第二端与多条源线当中的一条连接；所述电阻式存储器元件连于所述三端存取元件的第三端与多条所述位线当中的所述一条之间。一些实施方式包括用于读取所述随机存取存储器单元的读取放大器。
总体而言，本发明的一个方面的特征在于一种随机存取存储器单元的读取方法，该方法包括：由低阻抗电压源向所述随机存取存储器单元的位线提供预充电电压；以及在所述位线的电压达到所述预充电电压后，读取所述存储器单元。一些实施方式包括：在读取所述存储器单元之前，停止由所述低阻抗电压源向所述随机存取存储器单元的位线提供所述预充电电压。一些实施方式包括：将所述低阻抗电压源电连接至所述位线，直至该位线达到所述预充电电压；以及在读取所述随机存取存储器单元之前，断开所述低阻抗电压源与所述位线的电连接。在一些实施方式中，所述电压源包括低阻抗电压源。在一些实施方式中，所述低阻抗电压源包括单位增益放大器。在一些实施方式中，所述随机存取存储器单元为电阻式随机存取存储器单元。在一些实施方式中，所述预充电电压的幅度选择为使得所述存储器单元在关断状态下的读取时间约等于所述存储器单元在导通状态下的读取时间。在一些实施方式中，所述电阻式随机存取存储器单元包括：三端存取元件；以及连于所述三端存取元件与所述位线之间的电阻式存储器元件。在一些实施方式中，所述三端存取元件的第一端与字线连接；所述三端存取元件的第二端与源线连接；所述电阻式存储器元件连于所述三端存取元件的第三端与所述位线之间。
背景技术
随机存取存储器(RAM)单元的预充电为一种缩短RAM单元读取时间的常用技术。根据该技术，在读取RAM单元状态之前，向该RAM单元施加较大的电流，以使其电压快速变动至所需的值。在未采用预充电的情形中，需要通过较小的参考电流对RAM单元充电，因此充电速度相对较慢。
发明内容
所公开的电路和方法用于随机存取存储器单元的电压模式位线预充电。
总体而言，本发明的一个方面的特征在于一种存储器电路，包括：随机存取存储器单元阵列；用于提供预充电电压的低阻抗电压源；以及控制电路，该控制电路用于在读取其中一个所述随机存取存储器单元之前，利用所述低阻抗电压源，将该其中一个所述随机存取存储器单元的位线预充电至所述预充电电压。
该方法的实施方式可包括以下的一项或多项特征。一些实施方式包括设于所述低阻抗电压源与所述其中一个所述随机存取存储器单元的位线之间的通断开关，其中，所述控制电路用于将所述低阻抗电压源电连接至所述位线，直至该位线达到所述预充电电压，并且在读取所述其中一个所述随机存取存储器单元之前，断开所述低阻抗电压源与所述位线的电连接。在一些实施方式中，所述低阻抗电压源为高增益低阻抗电压源。在一些实施方式中，所述低阻抗电压源包括单位增益放大器。在一些实施方式中，所述随机存取存储器单元为电阻式随机存取存储器单元。在一些实施方式中，所述预充电电压的幅度选择为使得所述存储器单元在关断状态下的读取时间约等于所述存储器单元在导通状态下的读取时间。在一些实施方式中，每一个所述电阻式随机存取存储器单元包括：三端存取元件；以及连接于所述三端存取元件与多条所述位线当中一条之间的电阻式存储器元件。在一些实施方式中，所述三端存取元件的第一端与多条字线当中的一条连接；所述三端存取元件的第二端与多条源线当中的一条连接；所述电阻式存储器元件连接于所述三端存取元件的第三端与多条所述位线当中的所述一条之间。一些实施方式包括用于读取所述随机存取存储器单元的读取放大器。
总体而言，本发明的一个方面的特征在于一种随机存取存储器单元的读取方法，该方法包括：由低阻抗电压源向所述随机存取存储器单元的位线提供预充电电压；以及在所述位线的电压达到所述预充电电压后，读取所述存储器单元。
该方法的实施方式可包括以下的一项或多项特征。一些实施方式包括：在读取所述存储器单元之前，停止由所述低阻抗电压源向所述随机存取存储器单元的位线提供所述预充电电压。一些实施方式包括：将所述低阻抗电压源电连接至所述位线，直至该位线达到所述预充电电压；以及在读取所述随机存取存储器单元之前，断开所述低阻抗电压源与所述位线的电连接。在一些实施方式中，所述电压源包括低阻抗电压源。在一些实施方式中，所述低阻抗电压源包括单位增益放大器。在一些实施方式中，所述随机存取存储器单元为电阻式随机存取存储器单元。在一些实施方式中，所述预充电电压的幅度选择为使得所述存储器单元在关断状态下的读取时间约等于所述存储器单元在导通状态下的读取时间。在一些实施方式中，所述电阻式随机存取存储器单元包括：三端存取元件；以及连接于所述三端存取元件与所述位线之间的电阻式存储器元件。在一些实施方式中，所述三端存取元件的第一端与字线连接；所述三端存取元件的第二端与源线连接；所述电阻式存储器元件连于所述三端存取元件的第三端与所述位线之间。
附图说明
图1所示为未采用预充电的现有存储器电路。
图2所示为采用电流模式存储器单元预充电的现有存储器电路。
图3所示为图2存储器电路的读取操作。
图4所示为根据本发明公开技术的一些实施方式的存储器电路。
图5所示为根据本发明公开技术的一些实施方式的读取操作。
图6所示为根据本发明公开技术的一些实施方式的图4存储器电路的读取操作。
图7A所示为电阻式存储器元件处于关断状态的RRAM单元读取操作，其中，预充电电压VPRE＝200mV。
图7B所示为电阻式存储器元件处于导通状态的RRAM单元读取操作，其中，预充电电压VPRE＝200mV。
图7C所示为电阻式存储器元件处于关断状态的RRAM单元读取操作，其中，预充电电压VPRE＝80mV。
图7D所示为电阻式存储器元件处于导通状态的RRAM单元读取操作，其中，预充电电压VPRE＝80mV。
具体实施方式
本发明公开技术的实施方式提供随机存取存储器单元的电压模式位线预充电方法。与现有预充电方法相比，本发明公开技术具有多项显著的优点。以下，将对此进行详细描述。
图1所示为未采用预充电的现有存储器电路100。参考图1，存储器电路100包括RAM单元102。存储器电路100可包括RAM单元的阵列。然而，为了描述的简洁性，图1中仅示出一个RAM单元102。在本文所述实施方式中，RAM单元102为电阻式RAM(RRAM)单元。然而，本发明公开技术可应用于任何RAM单元。
RRAM单元102包括电阻式存储器元件R和晶体管T3。晶体管T3用作电阻式存储器元件R的存取单元。晶体管T3的漏极与源线连接，该源线与通断开关M2连接。晶体管T3的栅极与字线连接，该字线与通断开关M1连接。晶体管T3的源极与电阻式存储器元件R的一端连接，电阻式存储器元件R的另一端与位线连接，而该位线与通断开关M3连接。控制电路(未图示)通过操控通断开关M1，M2，M3而实现对RRAM单元102的存取。
RRAM单元102的位线由参考电流源106B预充电。参考电流源106B提供参考电流IRDREF。参考电流IRDREF与电阻式存储器元件R的状态共同决定读取电流IREAD。预充电电压水平VREAD由偏置电路设置。偏置电路包括电流源106A，晶体管T1以及两个单位增益放大器(UGA)104A和104B。UGA 104A提供的预充电电压水平VREAD由晶体管T1的栅源电压升压。升压后的电压由UGA 104B输出为电压VCAS。电压VCAS由晶体管T2的栅源电压降压至预充电电压水平VREAD。
读取电流IREAD的路径由图中虚线108表示。如图1所示，读取电流IREAD经存储器单元和晶体管T5流入接地点。由于读取输出端Sout的电压水平随电阻式存储器元件R状态的变化而变化，因此能够指示该状态。读取放大器(未图示)可在读取输出端处读取电阻式存储器元件R的状态。
因此，在图1的存储器电路100中，RRAM单元102的位线仅由读取电流IREAD充电。对于RRAM技术而言，这一电流可能极小，例如为约5微安左右。对于读取操作而言，如此小的电流需要消耗大量的时间才能将RRAM单元102的位线充至合适的电平。
为了缩短读取操作所需的时间，可以对RRAM单元进行预充电。图2所示为采用电流模式存储器单元预充电的现有存储器电路200。图2存储器电路200与图1存储器电路100类似，区别在于，进一步包括预充电电路202。图2存储器电路200的其他元件可与图1相同，此处不再赘述。
预充电电路202包括晶体管T4。如图2所示，晶体管T4可以为NMOS晶体管。控制电路(未图示)向晶体管T4的栅极提供预充电信号Pchg'。在被预充电信号使能后，晶体管T4用作电流源，向RRAM单元102的位线提供大电流。该大电流可将位线快速预充电，从而缩短RRAM单元102的读取时间。然而，这一方法存在若干缺点。
图3所示为图2存储器电路200的读取操作。参考图3，预充电信号示为302。为了便于理解，该预充电信号以反相示出。位线电压示为304，读取信号示为306。控制信号可通过操作通断开关M1～M5而对RRAM单元102进行存取。
如304所示，当确定预充电信号时，位线电压开始上升。然而，如上所述，读取电流IREAD部分由电阻式存储器元件R的状态决定。此外，电阻式存储器元件R的制造工艺偏差可能会使得同一存储阵列内的不同电阻式存储器元件R的这一电流存在显著的差异。因此，如图3中304的多条曲线所示，位线的预充电电压速度和电位可能会存在显著差异。
上述差异导致两项显著的缺点。在某些情况下，预充电电压可能会发生过冲，从而对电阻式存储器元件R造成损害，并使得电阻式存储器元件可能无法保持其所需的状态。此外，此类过冲需要额外的稳定时间才能达到所需的预充电电压。如此，将增大RRAM单元102的读取时间，从而减慢存储阵列的操作速度。
本发明公开技术的实施方式可解决上述问题。此类实施方式采用电压模式预充电方法，而非电流模式预充电方法。图4所示为根据本发明公开技术的一些实施方式的存储器电路400。图4存储器电路400可与图1存储器电路100类似，区别在于，进一步增加了电压模式预充电电路402以及控制电路410。图4存储器电路400的其他元件与图1相同，此处不再赘述。
图4电压模式预充电电路402可采用低阻抗电压源。为了缓解电阻式存储器元件R制造工艺偏差的影响，所述低阻抗电压源可采用高增益反馈回路。在图4示例中，电压源采用UGA 104C。UGA 104A和104C中的每一者均提供预充电电压VPRE。在一些实施方式中，UGA104A和104C可实施为单个UGA。
图5所示为根据本发明公开技术的一些实施方式的读取操作500。参考图5，读取操作500包括：在502中，由低阻抗电压源向随机存取存储器单元的位线提供预充电电压。在图4示例中，控制电路410对通断开关M6进行控制，以使得UGA 104C向RRAM单元102的位线提供预充电电压VPRE。该方法的一项优点在于，UGA 104C作为电压源控制RRAM单元102的位线电压，从而防止因电压过冲而使得前期等待时间过长或对电阻式存储器元件R造成损害。在预充电阶段，无论制造工艺偏差或存储器单元的状态如何，预充电电压始终预先充电至预充电电压。在读取阶段，无论存储器单元的状态如何，位线电压始终稳定于预充电电压。作为低阻抗电压源，UGA 104C所提供的大电流能够实现RRAM单元102的快速预充电。此外，流过存储器单元的电流始终不大于Vbl/R，其中，Vbl为位线电压，R为RRAM单元的电阻。
再次参考图5，读取操作500包括：在504中，在读取存储器单元之前，低阻抗电压源停止向随机存取存储器单元的位线提供预充电电压。在图4示例中，控制电路410利用预充电信号PS控制通断开关M6，从而断开UGA 104C与RRAM单元102位线的电连接。在一些实施方式中，预充电电压可施加预定时间间隔。在其他实施方式中，可利用其他技术限制预充电电压的施加时间长度。
再次参考图5，该读取操作包括：在506中，在位线电压达到预充电电压后，对存储器单元进行读取。在图4示例中，可例如以读取放大器在输出端Sout处进行RRAM单元102的读取。
图6所示为根据本发明公开技术的一些实施方式的图4存储器电路400的读取操作。参考图6，预充电信号PS示于602，位线电压示于604，读取信号示于606。
如604所示，当确定预充电信号时，位线电压开始上升。由于电压源对电压限值加以控制，因此如图6所示，位线电压快速且很稳地升高至预充电电压VPRE，从而实现上述优点。
在本发明公开技术中，位线电压决定存储器单元的读取时间，从而允许通过选择合适的预充电电压而对读取时间进行密切控制。在一些实施方式中，所选预充电电压可使得存储器单元在关断状态下的读取时间大约等于存储器单元在导通状态下的读取时间。本技术可提高整个存储阵列的读取速度性能。
本发明公开技术的另一项优点在于，无论所采用的预充电电压水平如何，始终可以实现上述益处。这一优点体现于图7A至图7D，即本发明公开技术存储器电路仿真结果图。在每幅图中，左侧刻度所示均为电压(伏特)，右侧刻度所示均为电流(微安)。
图7A所示为电阻式存储器元件处于关断状态的RRAM单元的读取操作，其中，预充电电压VPRE＝200mV。在该例中，电阻式存储器元件的电阻Roff大约为200欧姆。参考图7A，在确定预充电信号PS后，流经RRAM单元的电流Icell快速攀升至大约一微安，同时不发生过冲。也就是说，如图7A所示，电流始终不超出VPRE/Roff。如此，位线电压Vbl快速且很稳地升至预充电电压VPRE，同时不发生过冲。随后，当预充电信号PS变负后，由于电阻式存储器元件处于关断状态，因此电流Icell和电压Vbl升高，从而使得输出端Sout的电压Vout增大。
图7B所示为电阻式存储器元件处于导通状态的RRAM单元的读取操作，其中，预充电电压VPRE＝200mV。在该例中，电阻式存储器元件的电阻Ron大约为20K欧姆。参考图7B，在确定预充电信号PS后，流经RRAM单元的电流Icell快速攀升至大约八微安，同时不发生过冲。也就是说，如图7B所示，电流始终不超出VPRE/Ron。如此，位线电压Vbl快速且很稳地升至预充电电压VPRE，同时不发生过冲。随后，当预充电信号PS变负后，由于电阻式存储器元件处于导通状态，因此电流Icell和电压Vbl降低，从而使得输出端Sout的电压Vout减小。
图7C所示为电阻式存储器元件处于关断状态的RRAM单元的读取操作，其中，预充电电压VPRE＝80mV。在该例中，电阻式存储器元件的电阻Roff大约为200欧姆姆。参考图7C，在确定预充电信号PS后，流经RRAM单元的电流Icell快速攀升至大约一微安，同时不发生过冲。也就是说，如图7C所示，电流始终不超出VPRE/Roff。如此，位线电压Vbl快速且很稳地升至预充电电压VPRE，同时不发生过冲。随后，当预充电信号PS变负后，由于电阻式存储器元件处于关断状态，因此电流Icell和电压Vbl升高，从而使得输出端Sout的电压Vout增大。
图7D所示为电阻式存储器元件处于导通状态的RRAM单元的读取操作，其中，预充电电压VPRE＝80mV。在该例中，电阻式存储器元件的电阻Ron大约为20K欧姆。参考图7D，在确定预充电信号PS后，流经RRAM单元的电流Icell快速攀升至大约八微安，同时不发生过冲。也就是说，如图7D所示，电流始终不超出VPRE/Ron。如此，位线电压Vbl快速且很稳地升至预充电电压VPRE，同时不发生过冲。随后，当预充电信号PS变负后，由于电阻式存储器元件处于导通状态，因此电流Icell和电压Vbl降低，从而使得输出端Sout的电压Vout减小。
“在……下”、“在……下方”、“下”、“在……上方”、“上”等空间相对关系词用于在解释一个元件相对于另一元件的位置时，使描述变得简单。除附图所示不同朝向之外，这些词旨在进一步涵盖其他朝向。此外，“第一”、“第二”等词用于描述各种元件、区域、部分等，而且同样不旨在于构成限制。在全文中，相似元件由相似的词语指代。
在本文中，“具有”、“含有”、“包含”、“包括”等词为开放性词语，表示在肯定所提及元素或要件存在的同时，并不否定其他元素或要件的存在。除非上下文另有明确说明，否则未指出数目的物件既可以为单个，也可以为多个。
虽然本发明已以某些实现形式和实施例为例公开于此，但是本领域技术人员应理解的是，本发明的范围超出所公开的实现形式之外，并扩展至其他可替代实现形式和/或本发明用途、容易理解的修饰形式及其同等形式。因此，本发明范围旨在不应受上文所公开实现形式的限制。
此外，本领域技术人员应意识到的是，不同实现形式的各种特征可以相互替换。除了本文所述形式之外，本领域技术人员还可混入和匹配每一个特征的其他已知同等形式，以构造出符合本发明原理的类似系统和技术。
应该理解的是，本发明的任一具体实现形式并不一定非得实现所有的目的和优点。相应地，举例而言，本领域技术人员应该意识到的是，本发明的具体实现形式或实践形式可仅实现或优化本文所述的一项或一组优点，并不一定还得实现本文中可能给出或暗示出的其他目的或优点。

Claims (18)

1.一种存储器电路，其特征在于，包括：
随机存取存储器单元阵列；
用于提供预充电电压的低阻抗电压源；以及
控制电路，所述控制电路用于在读取所述随机存取存储器单元阵列中的一个随机存取存储器单元之前，利用所述低阻抗电压源，将所述随机存取存储器单元阵列中的所述一个随机存取存储器单元的位线预充电至所述预充电电压。
2.如权利要求1所述的存储器电路，其特征在于，还包括：
设置于所述低阻抗电压源与所述随机存取存储器单元阵列中的所述一个随机存取存储器单元的所述位线之间的通断开关，
其中，所述控制电路用于将所述低阻抗电压源电连接至所述位线直至所述位线达到所述预充电电压，以及在读取所述随机存取存储器单元阵列中的所述一个随机存取存储器单元之前，断开所述低阻抗电压源与所述位线的电连接。
3.如权利要求1所述的存储器电路，其特征在于，所述低阻抗电压源为高增益低阻抗电压源。
4.如权利要求3所述的存储器电路，其特征在于，所述低阻抗电压源包括单位增益放大器。
5.如权利要求1所述的存储器电路，其特征在于，所述随机存取存储器单元为电阻式随机存取存储器单元。
6.如权利要求5所述的存储器电路，其特征在于，所述预充电电压的幅度选择为使得所述存储器单元在关断状态下的读取时间约等于所述存储器单元在导通状态下的读取时间。
7.如权利要求5所述的存储器电路，其特征在于，所述电阻式随机存取存储器单元中的每一个包括：
三端存取元件；以及
连接于所述三端存取元件与多条位线当中的一条之间的电阻式存储器元件。
8.如权利要求7所述的存储器电路，其特征在于：
所述三端存取元件的第一端与多条字线当中的一条连接；
所述三端存取元件的第二端与多条源线当中的一条连接；
所述电阻式存储器元件连接于所述三端存取元件的第三端与所述多条位线当中的所述一条之间。
9.如权利要求1所述的存储器电路，其特征在于，还包括：
用于读取所述随机存取存储器单元的读取放大器。
10.一种随机存取存储器单元的读取方法，其特征在于，所述方法包括：
由低阻抗电压源向所述随机存取存储器单元的位线提供预充电电压；以及
在所述位线的电压达到所述预充电电压后，读取所述存储器单元。
11.如权利要求10所述的方法，其特征在于，还包括：
在读取所述存储器单元之前，停止由所述低阻抗电压源向所述随机存取存储器单元的所述位线提供所述预充电电压。
12.如权利要求10所述的方法，其特征在于，还包括：
将所述低阻抗电压源电连接至所述位线直至所述位线达到所述预充电电压；以及
在读取所述随机存取存储器单元之前，断开所述低阻抗电压源与所述位线的电连接。
13.如权利要求10所述的方法，其特征在于，所述电压源包括低阻抗电压源。
14.如权利要求13所述的方法，其特征在于，所述低阻抗电压源包括单位增益放大器。
15.如权利要求10所述的方法，其特征在于，所述随机存取存储器单元为电阻式随机存取存储器单元。
16.如权利要求15所述的方法，其特征在于，所述预充电电压的幅度选择为使得所述存储器单元在关断状态下的读取时间约等于所述存储器单元在导通状态下的读取时间。
17.如权利要求16所述的方法，其特征在于，所述电阻式随机存取存储器单元包括：
三端存取元件；以及
连接于所述三端存取元件与所述位线之间的电阻式存储器元件。
18.如权利要求17所述的方法，其特征在于：
所述三端存取元件的第一端与字线连接；
所述三端存取元件的第二端与源线连接；以及
所述电阻式存储器元件连接于所述三端存取元件的第三端与所述位线之间。
CN202080017482.5A 2019-09-12 2020-09-11 随机存取存储器单元的电压模式位线预充电 Active CN113646840B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202410410223.9A CN118197373A (zh) 2019-09-12 2020-09-11 一种存储器电路及随机存取存储器单元的读取方法
CN202410410222.4A CN118248190A (zh) 2019-09-12 2020-09-11 存储器电路及随机存取存储器单元的读取方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962899211P 2019-09-12 2019-09-12
US62/899,211 2019-09-12
US16/670,633 US11024373B2 (en) 2019-09-12 2019-10-31 Voltage-mode bit line precharge for random-access memory cells
US16/670,633 2019-10-31
PCT/US2020/050544 WO2021050984A1 (en) 2019-09-12 2020-09-11 Voltage-mode bit line precharge for random-access memory cells

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202410410223.9A Division CN118197373A (zh) 2019-09-12 2020-09-11 一种存储器电路及随机存取存储器单元的读取方法
CN202410410222.4A Division CN118248190A (zh) 2019-09-12 2020-09-11 存储器电路及随机存取存储器单元的读取方法

Publications (2)

Publication Number Publication Date
CN113646840A true CN113646840A (zh) 2021-11-12
CN113646840B CN113646840B (zh) 2024-05-03

Family

ID=74865913

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202410410223.9A Pending CN118197373A (zh) 2019-09-12 2020-09-11 一种存储器电路及随机存取存储器单元的读取方法
CN202410410222.4A Pending CN118248190A (zh) 2019-09-12 2020-09-11 存储器电路及随机存取存储器单元的读取方法
CN202080017482.5A Active CN113646840B (zh) 2019-09-12 2020-09-11 随机存取存储器单元的电压模式位线预充电

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202410410223.9A Pending CN118197373A (zh) 2019-09-12 2020-09-11 一种存储器电路及随机存取存储器单元的读取方法
CN202410410222.4A Pending CN118248190A (zh) 2019-09-12 2020-09-11 存储器电路及随机存取存储器单元的读取方法

Country Status (4)

Country Link
US (3) US11024373B2 (zh)
JP (3) JP7516511B2 (zh)
CN (3) CN118197373A (zh)
WO (1) WO2021050984A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024379A1 (en) * 1998-07-17 2002-02-28 Laurent Savelli Low impedance voltage source
CN1484248A (zh) * 2002-08-07 2004-03-24 ������������ʽ���� 读取电路及包括该电路的半导体存储装置
CN101976578A (zh) * 2010-10-09 2011-02-16 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
JP2011081899A (ja) * 2010-11-25 2011-04-21 Renesas Electronics Corp 半導体装置
US20140153326A1 (en) * 2012-12-04 2014-06-05 Macronix International Co., Ltd. Cell sensing circuit for phase change memory and methods thereof
CN104718576A (zh) * 2012-10-15 2015-06-17 马维尔国际贸易有限公司 用于读取电阻性随机访问存储器(rram)单元的系统和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3747008A (en) 1971-12-23 1973-07-17 Control Data Corp Reference power supply having an output voltage less than its control element
US4634894A (en) 1985-03-04 1987-01-06 Advanced Micro Devices, Inc. Low power CMOS reference generator with low impedance driver
US4899317A (en) * 1988-02-01 1990-02-06 Motorola, Inc. Bit line precharge in a bimos ram
US5303179A (en) * 1992-01-03 1994-04-12 Simmonds Precision Products, Inc. Method and apparatus for electronically simulating capacitors
US5828614A (en) 1997-04-07 1998-10-27 Cypress Semiconductor Corp. Memory cell sensing method and circuitry for bit line equalization
US5914681A (en) * 1997-10-02 1999-06-22 Burr-Brown Corporation Fast wakeup biasing circuit for analog-to-digital converter
KR100524944B1 (ko) * 2003-02-10 2005-10-31 삼성전자주식회사 고속의 기입 및 독출동작을 가능하게 하는 입출력 구조를갖는 반도체 메모리장치
KR100541816B1 (ko) 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
JP4253312B2 (ja) 2005-04-15 2009-04-08 株式会社東芝 半導体記憶装置
JP4867297B2 (ja) 2005-11-08 2012-02-01 ソニー株式会社 記憶装置のベリファイ方法
US7477555B2 (en) * 2006-06-30 2009-01-13 International Business Machines Corporation System and method for differential eFUSE sensing without reference fuses
US7688654B2 (en) * 2006-06-30 2010-03-30 International Business Machines Corporation Structure for differential eFUSE sensing without reference fuses
JP5479218B2 (ja) 2010-05-20 2014-04-23 ルネサスエレクトロニクス株式会社 昇圧回路
US8861259B2 (en) 2010-10-29 2014-10-14 Rambus Inc. Resistance change memory cell circuits and methods
KR20140078849A (ko) * 2012-12-18 2014-06-26 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 시스템 및 데이터 리드 방법
US9269428B2 (en) 2014-06-12 2016-02-23 Windbond Electronics Corp. RRAM memory device and method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024379A1 (en) * 1998-07-17 2002-02-28 Laurent Savelli Low impedance voltage source
CN1484248A (zh) * 2002-08-07 2004-03-24 ������������ʽ���� 读取电路及包括该电路的半导体存储装置
CN101976578A (zh) * 2010-10-09 2011-02-16 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
JP2011081899A (ja) * 2010-11-25 2011-04-21 Renesas Electronics Corp 半導体装置
CN104718576A (zh) * 2012-10-15 2015-06-17 马维尔国际贸易有限公司 用于读取电阻性随机访问存储器(rram)单元的系统和方法
US20140153326A1 (en) * 2012-12-04 2014-06-05 Macronix International Co., Ltd. Cell sensing circuit for phase change memory and methods thereof

Also Published As

Publication number Publication date
US20210295911A1 (en) 2021-09-23
CN118197373A (zh) 2024-06-14
CN113646840B (zh) 2024-05-03
US11967374B2 (en) 2024-04-23
JP2024120999A (ja) 2024-09-05
JP7516511B2 (ja) 2024-07-16
CN118248190A (zh) 2024-06-25
US20230019326A1 (en) 2023-01-19
WO2021050984A1 (en) 2021-03-18
JP2022548034A (ja) 2022-11-16
JP2024125419A (ja) 2024-09-18
US11024373B2 (en) 2021-06-01
US20210082504A1 (en) 2021-03-18
US11482281B2 (en) 2022-10-25

Similar Documents

Publication Publication Date Title
JP4859835B2 (ja) 事前充電回路を有するｍｒａｍセンス増幅器及び検知方法
EP0713222B1 (en) An integrated circuit memory device
CN210052530U (zh) 一种感测结构和非易失性存储器
US9053805B2 (en) Semiconductor memory device
RU2620502C2 (ru) Запоминающее устройство на основе изменения сопротивления
EP3114688B1 (en) Improved sensing circuits for use in low power nanometer flash memory devices
CN109949837A (zh) 存储装置的漏电流补偿读取方法
US20140328134A1 (en) Sense Amplifiers, Memories, and Apparatuses and Methods for Sensing a Data State of a Memory Cell
US11574678B2 (en) Resistive random access memory, and method for manufacturing resistive random access memory
JPH08235884A (ja) 基準回路
US9460784B1 (en) Reference voltage generation apparatuses and methods
WO2021011923A1 (en) Flash memory arrays for computation having digital input and analog output
US9514810B1 (en) Resistive non-volatile memory cell and method for programming same
US6914836B2 (en) Sense amplifier circuits using a single bit line input
US10811095B2 (en) Semiconductor storage device
US6292399B1 (en) Method and low-power circuits used to generate accurate drain voltage for flash memory core cells in read mode
US11670384B2 (en) Memory system capable of reducing the reading time
CN113646840B (zh) 随机存取存储器单元的电压模式位线预充电
CN108735259A (zh) 半导体存储装置以及半导体存储装置的读出方法
US20240119973A1 (en) Memory devices performing offset compensating operation
CN106057241B (zh) 用于控制在阵列单元中的电流的方法和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant