[go: up one dir, main page]

CN113629023B - 一种封装结构及其封装方法 - Google Patents

一种封装结构及其封装方法 Download PDF

Info

Publication number
CN113629023B
CN113629023B CN202110956303.0A CN202110956303A CN113629023B CN 113629023 B CN113629023 B CN 113629023B CN 202110956303 A CN202110956303 A CN 202110956303A CN 113629023 B CN113629023 B CN 113629023B
Authority
CN
China
Prior art keywords
semiconductor wafer
metal pad
back side
cavity
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110956303.0A
Other languages
English (en)
Other versions
CN113629023A (zh
Inventor
郭亚
刘尧清
储莉玲
刘海东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memsic Semiconductor Wuxi Co Ltd
Original Assignee
Memsic Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memsic Semiconductor Wuxi Co Ltd filed Critical Memsic Semiconductor Wuxi Co Ltd
Priority to CN202110956303.0A priority Critical patent/CN113629023B/zh
Publication of CN113629023A publication Critical patent/CN113629023A/zh
Application granted granted Critical
Publication of CN113629023B publication Critical patent/CN113629023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/245—Housings for sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Gyroscopes (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种封装结构及其封装方法，所述封装结构包括：第一半导体圆片，其正面设置有磁传感器、第一金属焊盘和与第一金属焊盘连接的第一再布线层，其背面设置有第一腔体和第二腔体；第二半导体圆片，其正面设置有第二金属焊盘、加速度传感器和陀螺仪，第二半导体圆片与第一半导体圆片的背面相键合，其中，第二半导体圆片位于第一半导体圆片的上方，第二半导体圆片的正面与第一半导体圆片的背面相对，且第二半导体圆片正面的加速度传感器和陀螺仪分别与第一半导体圆片背面的第一腔体和第二腔体相对。与现有技术相比，本发明通过将磁传感器，加速度传感器和陀螺仪集成到一个封装体内部，从而使产品的集成度更高，加工成本更低。

Description

一种封装结构及其封装方法
【技术领域】
本发明涉及集成式传感器技术领域，尤其涉及一种集成磁传感器，加速度传感器和陀螺仪的封装结构及其封装方法。
【背景技术】
随着物联网技术的快速发展，传感器的应用逐步普及，磁传感器，加速度传感器和陀螺仪在诸如消费领域，工业类及汽车电子领域的应用越来越广泛。但是，这些不同功能的传感器通常以独立的产品应用，因为磁传感器和其它传感器如加速度计和陀螺仪的制作工艺不同，通常需要分开流片，然后再组装在同一块基板上，这样会占用较多的封装面积和成本。
因此，有必要提出一种技术方案来克服上述问题。
【发明内容】
本发明的目的之一在于提供一种封装结构及其封装方法，其通过将磁传感器，加速度传感器和陀螺仪集成到一个封装体内部，从而使产品的集成度更高，加工成本更低。
根据本发明的一个方面，本发明提供一种封装结构，其包括：第一半导体圆片，其正面设置有磁传感器、第一金属焊盘和与所述第一金属焊盘连接的第一再布线层，其背面设置有第一腔体和第二腔体，其中，所述第一再布线层位于所述第一金属焊盘的下方；第二半导体圆片，其正面设置有第二金属焊盘、加速度传感器和陀螺仪，所述第二半导体圆片与所述第一半导体圆片的背面相键合，其中，所述第二半导体圆片位于所述第一半导体圆片的上方，所述第二半导体圆片的正面与所述第一半导体圆片的背面相对，且所述第二半导体圆片正面的加速度传感器和陀螺仪分别与所述第一半导体圆片面的第一腔体和第二腔体相对。
根据本发明的另一个方面，本发明提供一种封装结构的封装方法，其包括：提供第一半导体圆片，所述第一半导体圆片的正面设置有磁传感器、第一金属焊盘和与所述第一金属焊盘连接的第一再布线层，其背面设置有第一腔体和第二腔体，其中，所述第一再布线层位于所述第一金属焊盘的下方；提供第二半导体圆片，所述第二半导体圆片的正面设置有第二金属焊盘、加速度传感器和陀螺仪；将所述第二半导体圆片与所述第一半导体圆片的背面相键合，键合后，所述第二半导体圆片位于所述第一半导体圆片的上方，所述第二半导体圆片的正面与所述第一半导体圆片的背面相对，且所述第二半导体圆片正面的加速度传感器和陀螺仪分别与所述第一半导体圆片背面的第一腔体和第二腔体相对。
与现有技术相比，本发明通过将磁传感器，加速度传感器和陀螺仪集成到一个封装体内部，一方面缩短了产品的加工周期，降低了加工成本；另一方面，产品的集成度更高，减小了封装体积，应用前景更广泛。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明在一个实施例中的集成磁传感器，加速度传感器和陀螺仪的封装结构的纵向剖面示意图；
图2为本发明在一个实施例中的集成磁传感器，加速度传感器和陀螺仪的封装结构的封装方法的流程示意图；
图3-图10为本发明在一个实施例中图2所示的各步骤对应的纵剖面图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
请参考图1所示，其为本发明在一个实施例中的封装结构的纵向剖面示意图，其将磁传感器，加速度传感器和陀螺仪集成到一个封装体内部。图1所示的封装结构包括第一半导体圆片1、第二半导体圆片2、基板4和塑封料5。通过半导体圆片级封装后，会进行半导体圆片切割的步骤以形成多个相互独立的封装结构，即独立芯片。以半导体圆片切割前的角度来看，即半导体圆片级(即晶圆级)的角度来看，第一半导体圆片1和第二半导体圆片2是两个独立的半导体圆片，以半导体圆片切割后的角度来看，即芯片级的角度来看，第一半导体圆片1和第二半导体圆片2可以被理解为各个半导体圆片的晶片。
所述第一半导体圆片1为磁传感器晶圆，其正面设置有磁传感器(其包括磁传感器的结构电路及其驱动电路)101、第一金属焊盘102和与所述第一金属焊盘102连接的第一再布线层103，其背面设置有第一腔体104和第二腔体105，其中，所述第一再布线层103位于所述第一金属焊盘102的下方；所述第一再布线层103通过钝化层进行保护。
所述第二半导体圆片2为加速度和陀螺仪集成晶圆，其正面设置有第二金属焊盘201、加速度传感器(其包括加速度传感器的结构电路及其驱动电路)202和陀螺仪(其包括陀螺仪的结构电路及其驱动电路)203，所述第二半导体圆片2与所述第一半导体圆片1的背面相键合，其中，所述第二半导体圆片2位于所述第一半导体圆片1的上方，所述第二半导体圆片2的正面与所述述第一半导体圆片1的背面相对，且所述第二半导体圆片2正面的加速度传感器202和陀螺仪203分别与所述第一半导体圆片1背面的第一腔体104和第二腔体105相对。
在一个实施例中，第一半导体圆片1和第二半导体圆片2的键合，可以通过胶水键合，金属键合或阳极键合的方式实现。
在图1所示的实施例中，键合后的第二半导体圆片2的背面(或所述第二半导体圆片2远离所述第一半导体圆片1的一面)设置有第二再布线层204，其由所述第二金属焊盘201引出并再分布到第二半导体圆片2的背面，其中，所述第二金属焊盘201的引出方式是通过在第二半导体圆片2上打孔引出，是通过硅通孔(TSV)工艺实现的，具体的，通过贯穿第二半导体圆片2的金属贯通线路及第二再布线层204将第二半导体圆片2正面的第二金属焊盘201引到第二半导体圆片2的背面，并进行钝化层保护。在另一个实施例中，所述第二金属焊盘201的引出方式是在所述第二半导体圆片2中通过斜坡金属重布线工艺实现的。
在所述第一半导体圆片(1)正面的第一再布线层(103)上设置有焊球106。其中，金属焊盘102、201和焊球106均可作为信号触点。
键合后的第一半导体圆片1和第二半导体圆片2自所述基板4的正面向上依次层叠设置，其中，通过倒装工艺将第一半导体圆片1正面的焊球106与内含线路层的所述基板4连接；通过压焊工艺使用焊线3将所述第二半导体圆片(2)背面的第二再布线层(204)与内含线路层的所述基板(4)连接，从而将第一半导体圆片1、第二半导体圆片2和基板6集成在一起。
通过塑封工艺，使用塑封料5将集成在一起的第一半导体圆片1、第二半导体圆片2和基板4进行塑封，以形成最终的封装体。
请参考图2所示，其为本发明在一个实施例中的封装结构的封装方法的流程示意图；请参考图3-图10所示，其为本发明在一个实施例中，图2所示的各步骤对应的纵剖面图。图2所示的封装结构的封装方法包括如下步骤。
步骤210、如图3所示，提供第一半导体圆片1，所述第一半导体圆片1为磁传感器晶圆，其正面设置有磁传感器(其包括磁传感器的结构电路及其驱动电路)101、第一金属焊盘102和与所述第一金属焊盘102连接的第一再布线层103，其背面设置有第一腔体104和第二腔体105，其中，所述第一再布线层103位于所述第一金属焊盘102的下方；所述第一再布线层103通过钝化层进行保护。
步骤220、如图4所示，提供第二半导体圆片2，所述第二半导体圆片2为加速度和陀螺仪集成晶圆，其正面设置有第二金属焊盘201、加速度传感器(其包括加速度传感器的结构电路及其驱动电路)202和陀螺仪(其包括陀螺仪的结构电路及其驱动电路)203。
步骤230、如图5所示，将所述第二半导体圆片2与所述第一半导体圆片1的背面相键合。键合后，所述第二半导体圆片2位于所述第一半导体圆片1的上方，所述第二半导体圆片2的正面与所述述第一半导体圆片1的背面相对，且所述第二半导体圆片2正面的加速度传感器202和陀螺仪203分别与所述第一半导体圆片1背面的第一腔体104和第二腔体105相对。
在一个实施例中，第一半导体圆片1和第二半导体圆片2的键合，可以通过胶水键合，金属键合或阳极键合的方式实现。
步骤240、如图6所示，在键合后的第二半导体圆片2的背面(或所述第二半导体圆片2远离所述第一半导体圆片1的一面)形成第二再布线层204，第二再布线层204由所述第二金属焊盘201引出并再分布到第二半导体圆片2的背面。在图6所示的实施例中，所述第二金属焊盘201的引出方式是通过在第二半导体圆片2上打孔引出，是通过硅通孔(TSV)工艺实现的，具体的，通过贯穿第二半导体圆片2的金属贯通线路及第二再布线层204将第二半导体圆片2正面的第二金属焊盘201引到第二半导体圆片2的背面，并进行钝化层保护。在另一个实施例中，所述第二金属焊盘201的引出方式是在所述第二半导体圆片2中通过斜坡金属重布线工艺实现的。
步骤250、如图7所示，在键合后的所述第一半导体圆片1正面的所述第一再布线层103上设置焊球106。其中，金属焊盘102、201和焊球106均可作为信号触点。
步骤260、如图8所示，通过倒装工艺将所述第一半导体圆片1背面的焊球106与基板4连接。
步骤270、如图9所示，通过压焊工艺使用焊线3将所述第二半导体圆片2背面的第二再布线层204与所述基板4连接。
步骤280、如图10所示，通过塑封工艺，使用塑封料5将集成在一起的所述第一半导体圆片1、第二半导体圆片2和基板4进行塑封，以形成最终的封装体。
综上所述，本发明通过将将磁传感器，加速度传感器和陀螺仪集中到一个封装体内，一方面可以使产品的集成度更高，应用范围更广；另一方面，两片半导体圆片可以同时流片，圆片键合后先进行晶圆级封装再划片后进行倒装及bonding工艺(即芯片打线)，避免圆片分别流片造成的成本增加及加工周期的延长。
在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (11)

1.一种封装结构，其特征在于，其包括：
第一半导体圆片(1)，其正面设置有磁传感器(101)、第一金属焊盘(102)和与所述第一金属焊盘(102)连接的第一再布线层(103)，其背面设置有第一腔体(104)和第二腔体(105)，其中，所述第一再布线层(103)位于所述第一金属焊盘(102)的下方；
第二半导体圆片(2)，其正面设置有第二金属焊盘(201)、加速度传感器(202)和陀螺仪(203)，所述第二半导体圆片(2)与所述第一半导体圆片(1)的背面相键合，其中，所述第二半导体圆片(2)位于所述第一半导体圆片的上方，所述第二半导体圆片(2)的正面与所述述第一半导体圆片(1)的背面相对，且所述第二半导体圆片(2)正面的加速度传感器(202)和陀螺仪(203)分别与所述第一半导体圆片(1)背面的第一腔体(104)和第二腔体(105)相对。
2.根据权利要求1所述的封装结构，其特征在于，其还包括：
第二再布线层(204)，其由所述第二金属焊盘(201)引出并再分布到所述第二半导体圆片(2)的背面。
3.根据权利要求2所述的封装结构，其特征在于，
所述第二金属焊盘(201)的引出方式是在所述第二半导体圆片(2)中通过斜坡金属重布线工艺实现的；或
所述第二金属焊盘(201)的引出方式是通过在所述第二半导体圆片(2)上打孔引出，是通过通孔工艺实现的。
4.根据权利要求2所述的封装结构，其特征在于，其还包括：
焊球(106)，其设置于所述第一半导体圆片(1)正面的第一再布线层(103)上。
5.根据权利要求4所述的封装结构，其特征在于，其还包括基板(4)，
键合后的第一半导体圆片(1)和第二半导体圆片(2)自所述基板(4)的正面向上依次层叠设置；
通过倒装工艺将所述第一半导体圆片(1)正面的所述焊球(106)与所述基板(4)连接；
通过压焊工艺使用焊线(3)将所述第二半导体圆片(2)背面的第二再布线层(204)与所述基板(4)连接。
6.根据权利要求5所述的封装结构，其特征在于，其还包括：
塑封料(5)，其将集成在一起的所述第一半导体圆片(1)、第二半导体圆片(2)和基板(4)进行塑封。
7.一种封装结构的封装方法，其特征在于，其包括：
提供第一半导体圆片(1)，所述第一半导体圆片(1)的正面设置有磁传感器(101)、第一金属焊盘(102)和与所述第一金属焊盘(102)连接的第一再布线层(103)，其背面设置有第一腔体(104)和第二腔体(105)，其中，所述第一再布线层(103)位于所述第一金属焊盘(102)的下方；
提供第二半导体圆片(2)，所述第二半导体圆片(2)的正面设置有第二金属焊盘(201)、加速度传感器(202)和陀螺仪(203)；
将所述第二半导体圆片(2)与所述第一半导体圆片(1)的背面相键合，键合后，所述第二半导体圆片(2)位于所述第一半导体圆片(1)的上方，所述第二半导体圆片(2)的正面与所述述第一半导体圆片(1)的背面相对，且所述第二半导体圆片(2)正面的加速度传感器(202)和陀螺仪(203)分别与所述第一半导体圆片(1)背面的第一腔体(104)和第二腔体(105)相对。
8.根据权利要求7所述的封装结构的封装方法，其特征在于，其包括：
在键合后的所述第二半导体圆片(2)的背面形成第二再布线层(204)，所述第二再布线层(204)由所述第二金属焊盘(201)引出并再分布到所述第二半导体圆片(2)的背面；
在键合后的所述第一半导体圆片(1)正面的所述第一再布线层(103)设置焊球(106)。
9.根据权利要求8所述的封装结构的封装方法，其特征在于，
所述第二金属焊盘(201)的引出方式是在所述第二半导体圆片(2)中通过斜坡金属重布线工艺实现的；或
所述第二金属焊盘(201)的引出方式是通过在所述第二半导体圆片(2)上打孔引出，是通过通孔工艺实现的。
10.根据权利要求8所述的封装结构的封装方法，其特征在于，其还包括：
通过倒装工艺将所述第一半导体圆片(1)背面的焊球(106)与基板(4)连接；
通过压焊工艺使用焊线(3)将所述第二半导体圆片(2)背面的第二再布线层(204)与所述基板(4)连接。
11.根据权利要求10所述的封装结构的封装方法，其特征在于，其还包括：
通过塑封工艺，使用塑封料(5)将集成在一起的所述第一半导体圆片(1)、第二半导体圆片(2)和基板(4)进行塑封，以形成塑封体。
CN202110956303.0A 2021-08-19 2021-08-19 一种封装结构及其封装方法 Active CN113629023B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110956303.0A CN113629023B (zh) 2021-08-19 2021-08-19 一种封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110956303.0A CN113629023B (zh) 2021-08-19 2021-08-19 一种封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN113629023A CN113629023A (zh) 2021-11-09
CN113629023B true CN113629023B (zh) 2024-12-24

Family

ID=78386783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110956303.0A Active CN113629023B (zh) 2021-08-19 2021-08-19 一种封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN113629023B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113998660B (zh) * 2021-11-26 2024-01-30 美新半导体（无锡）有限公司 一种六轴传感器的封装结构及其封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN216311756U (zh) * 2021-08-19 2022-04-15 美新半导体（无锡）有限公司 一种封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102730617B (zh) * 2011-04-08 2015-02-04 美新半导体（无锡）有限公司 集成磁和加速度传感器的封装结构及其封装方法
CN102730618B (zh) * 2011-04-08 2015-04-15 美新半导体（无锡）有限公司 集成加速度和磁传感器的封装结构及其封装方法
WO2018121289A1 (zh) * 2016-12-30 2018-07-05 苏州晶方半导体科技股份有限公司 Mems传感器封装结构及其形成方法
KR102613241B1 (ko) * 2019-05-21 2023-12-13 삼성전자주식회사 기판 구조체 및 이를 포함하는 반도체 패키지
CN111785713A (zh) * 2020-07-14 2020-10-16 美新半导体（无锡）有限公司 集成加速度传感器和磁传感器的封装结构及其封装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN216311756U (zh) * 2021-08-19 2022-04-15 美新半导体（无锡）有限公司 一种封装结构

Also Published As

Publication number Publication date
CN113629023A (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
US9401338B2 (en) Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
US6906408B2 (en) Assemblies and packages including die-to-die connections
US8093711B2 (en) Semiconductor device
US8174105B2 (en) Stacked semiconductor package having discrete components
TWI508273B (zh) 影像感測元件封裝構件及其製作方法
TWI524440B (zh) 具有貫穿之半導體通孔之積體電路封裝系統及其製造方法
US7446424B2 (en) Interconnect structure for semiconductor package
US9676611B2 (en) Sensor device packages and related fabrication methods
CN105226035A (zh) 晶片封装体
US10340254B2 (en) Method of producing an interposer-chip-arrangement for dense packaging of chips
CN113629022B (zh) 一种六轴集成传感器的封装结构及其封装方法
US20180044170A1 (en) Wafer level package for a mems sensor device and corresponding manufacturing process
CN113629023B (zh) 一种封装结构及其封装方法
CN216311756U (zh) 一种封装结构
JP4635202B2 (ja) 両面電極パッケージの製造方法
CN216054656U (zh) 一种六轴集成传感器的封装结构
KR100608611B1 (ko) 비아 홀을 이용한 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
CN212434621U (zh) 集成加速度传感器和磁传感器的封装结构
CN111785713A (zh) 集成加速度传感器和磁传感器的封装结构及其封装方法
US8344491B2 (en) Multi-die building block for stacked-die package
CN101621046B (zh) 使用具有空隙的穿通电极的半导体封装
US9362257B2 (en) Mirco-electro-mechanical system module and manufacturing method thereof
JP2008103571A (ja) 半導体装置及びその製造方法
CN113998660B (zh) 一种六轴传感器的封装结构及其封装方法
KR100937721B1 (ko) Ｗｓｓ를 이용한 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant