CN113625812A - 参考电压电路系统 - Google Patents

Abstract

本发明公开了一种参考电压电路系统，包括参考电压产生电路、参考电压输出驱动电路；所述参考电压产生电路包括第一反馈运放、第二反馈运放、第一源极跟随器、第二源极跟随器、第一反馈管、第二反馈管、第一电流源、第二电流源；所述参考电压输出驱动电路包括第三源极跟随器、第四源极跟随器、第三反馈管、第四反馈管、第三电流源、第四电流源、电抗元件。采用本发明的参考电压电路系统可以在同样功耗下为高速应用提供更强的驱动能力，同时针对不同的驱动能力，可以便捷的调整参考电压输出驱动电路，而不影响前级的参考电压产生电路。

Description

参考电压电路系统

技术领域

本发明涉及集成电路技术领域，特别涉及一种应用于高速模数转换器中的参考电压电路系统。

背景技术

随着集成电路工艺的特征尺寸不断缩小，数字电路的工作速度越来越快，为了能处理更大带宽的信号，模数转换器(Analog-to-digital Converter，简称ADC)的转换速度也要求更高。高速的模数转换器成为集成电路中必不可少的电路模块；对于高速的模数转换器来说，其参考电压电路的设计是关键点，如果参考电压电路设计不合理将会导致模数转换器的性能严重下降甚至失效。对高速模数转换器而言，其中的参考电压电路必须有快速的响应速度，在规定时间内达到稳定的设计值，而这也意味着参考电压电路的功耗变大，因此高速、低功耗的参考电压电路的设计成为高速模数转换器设计中的一个难点。

现有技术中的参考电压电路系统如图1所示，该参考电压电路系统包括运算放大器(简称运放)、金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor，简称MOS管)、电阻R；所述运放的正相输入端接收输入参考电压Vr，其输出端连接至MOS管NM的栅极，MOS管的源极反馈连接至运放的反相输入端，同时连接电阻R，MOS管的跨导为gm；输入参考电压Vr经过增益为A的运放在MOS管的源极处产生的输出参考电压为Vref，输出参考电压Vref处的输出阻抗为1/[gm*(A+1)+1/R]，低频情况下gm*R*A>>1，故输出阻抗约等于1/(gm*A)。随着电路工作频率变高，运放的增益A下降，输出阻抗将逐渐升高，当工作频率高于运放的增益带宽积(Gain-Bandwidth Product，简称GBW)后，输出阻抗将趋近于1/gm，所以在现有结构下，为了满足高频应用，运放的增益带宽积GBW和MOS管的跨导gm必须很大，如此便会消耗很大的功耗；同时当该电路结构输出级的负载改变时，会影响到其反馈环路的电学参数，需要重新调整运放设计，从而影响设计的灵活性。如图2所示为现有技术中能够同时提供高低电平的参考电压电路系统，其为图1所示的参考电压电路系统的扩展形式，其输出阻抗和图1所示的参考电压电路系统一样，在高速应用场景下同样需要消耗很大的功耗。

发明内容

基于此，为解决现有技术中的技术问题，特提出了一种参考电压电路系统，包括参考电压产生电路、参考电压输出驱动电路；

其中，所述参考电压产生电路包括第一反馈运放、第二反馈运放、第一源极跟随器、第二源极跟随器、第一反馈管、第二反馈管、第一电流源、第二电流源；

其中，所述参考电压输出驱动电路包括第三源极跟随器、第四源极跟随器、第三反馈管、第四反馈管、第三电流源、第四电流源、电抗元件。

具体地，所述第一反馈运放与所述第一源极跟随器、所述第一反馈管相连接；所述第一源极跟随器与所述第一反馈管相连接；所述第一源极跟随器、所述第一反馈管与所述第一电流源相连接；

所述第二反馈运放与所述第二源极跟随器、所述第二反馈管相连接；所述第二源极跟随器与所述第二反馈管相连接；所述第二源极跟随器、所述第二反馈管与所述第二电流源相连接；

所述第一反馈运放连接至所述第三源极跟随器；所述第二反馈运放连接至第四源极跟随器；

所述第三源极跟随器与所述第三反馈管相连接；所述第三源极跟随器、所述第三反馈管与所述第三电流源相连接；所述第三源极跟随器、所述第三反馈管与所述电抗元件相连接；

所述第四源极跟随器与所述第四反馈管相连接；所述第四源极跟随器、所述第四反馈管与所述第四电流源相连接；所述第四源极跟随器、所述第四反馈管与所述电抗元件相连接。

在一种实施例中，所述第一源极跟随器、所述第一反馈管、所述第三源极跟随器、所述第三反馈管为PMOS管；所述第二源极跟随器、所述第二反馈管、所述第四源极跟随器、所述第四反馈管为NMOS管。

在一种实施例中，所述第一反馈运放的输出端连接至所述第一源极跟随器的栅极；所述第一反馈运放的负相输入端连接所述第一源极跟随器的源极及所述第一反馈管的漏极；

所述第一源极跟随器的源极与所述第一反馈管的漏极相连；所述第一反馈管的栅极与所述第一源极跟随器的漏极相连；所述第一电流源的输出端连接至所述第一反馈管的栅极及所述第一源极跟随器的漏极。

在一种实施例中，所述第一反馈运放的输出端连接至所述第三源极跟随器的栅极；

所述第三反馈管的栅极与所述第三源极跟随器的漏极相连；所述第三反馈管的漏极与所述第三源极跟随器的源极相连；所述第三电流源的输出端连接至所述第三反馈管的栅极及所述第三源极跟随器的漏极。

在一种实施例中，所述第二反馈运放的输出端连接至所述第二源极跟随器的栅极；所述第二反馈运放的负相输入端连接所述第二源极跟随器的源极及所述第二反馈管的漏极；

所述第二源极跟随器的源极与所述第二反馈管的漏极相连；所述第二反馈管的栅极与所述第二源极跟随器的漏极相连；所述第二电流源的输出端连接至所述第二反馈管的栅极及所述第二源极跟随器的漏极。

在一种实施例中，所述第二反馈运放的输出端连接至所述第四源极跟随器的栅极；

所述第四源极跟随器的源极与所述第四反馈管的漏极相连；所述第四反馈管的栅极与所述第四源极跟随器的漏极相连；所述第四电流源的输出端连接至所述第四反馈管的栅极及所述第四源极跟随器的漏极。

在一种实施例中，所述第一反馈运放的正相输入端接收输入的高电平信号，所述第一反馈运放用于检测其正相输入端输入的高电平信号和其负相输入端接收的反馈电压信号之间的误差，并使其负相输入端接收的反馈电压信号与其正相输入端输入的高电平信号保持一致。

在一种实施例中，所述第二反馈运放的正相输入端接收输入的低电平信号，所述第二反馈运放用于检测其正相输入端输入的低电平信号和其负相输入端接收的反馈电压信号之间的误差，并使其负相输入端接收的电压信号与其正相输入端接收输入的低电平信号保持一致。

在一种实施例中，所述第三源极跟随器的源极作为第一参考电压输出驱动端输出第一参考电压，所述第四源极跟随器的源极作为第二参考电压输出驱动端输出第二参考电压；所述第三源极跟随器的源极与所述第四源极跟随器的源极之间连接有电抗元件。

在一种实施例中，所述第三源极跟随器的源极连接电抗元件的正端，所述第四源极跟随器的源极连接电抗元件的负端。

实施本发明实施例，将具有如下有益效果：

在高频应用场景下，本发明的参考电压电路系统能提供更低的输出阻抗，从而更为适合高速模数转换器的参考电压应用。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

其中：

图1为现有技术中的参考电压电路系统示意图；

图2为现有技术中可提供高低电平的的参考电压电路系统示意图；

图3为本发明的参考电压电路系统示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图3所示为本发明公开的的一种参考电压电路系统，该参考电压电路系统可应用于高速模数转换器中，在高速应用场景下能够提供更低的阻抗，因此更加适合高速应用场景。

所述参考电压电路系统包括参考电压产生电路31、参考电压输出驱动电路32；

其中，所述参考电压产生电路31包括第一反馈运放OPH、第二反馈运放OPL、第一源极跟随器PM1、第二源极跟随器NM1、第一反馈管PM2、第二反馈管NM2、第一电流源IRH1、第二电流源IRL1；

所述第一反馈运放OPH与所述第一源极跟随器PM1、所述第一反馈管PM2相连接；所述第一源极跟随器PM1与所述第一反馈管PM2相连接；所述第一源极跟随器PM1、所述第一反馈管PM2与所述第一电流源IRH1相连接；

所述第二反馈运放OPL与所述第二源极跟随器NM1、所述第二反馈管NM2相连接；所述第二源极跟随器NM1与所述第二反馈管NM2相连接；所述第二源极跟随器NM1、所述第二反馈管NM2与所述第二电流源IRL1相连接；

其中，所述参考电压输出驱动电路32包括第三源极跟随器PM3、第四源极跟随器NM3、第三反馈管PM4、第四反馈管NM4、第三电流源IRH2、第四电流源IRL2、电抗元件Z；

所述第一反馈运放OPH连接至所述第三源极跟随器PM3；所述第二反馈运放OPL连接至第四源极跟随器NM3；

所述第三源极跟随器PM3与所述第三反馈管PM4相连接；所述第三源极跟随器PM3、所述第三反馈管PM4与所述第三电流源IRH2相连接；所述第三源极跟随器PM3、所述第三反馈管PM4与所述电抗元件Z相连接；

所述第四源极跟随器NM3与所述第四反馈管NM4相连接；所述第四源极跟随器NM3、所述第四反馈管NM4与所述第四电流源IRL2相连接；所述第四源极跟随器NM3、所述第四反馈管NM4与所述电抗元件Z相连接。

特别地，所述第一源极跟随器PM1、所述第一反馈管PM2、所述第三源极跟随器PM3、所述第三反馈管PM4为PMOS管；所述第二源极跟随器NM1、所述第二反馈管NM2、所述第四源极跟随器NM3、所述第四反馈管NM4为NMOS管；

其中，PMOS管即为P型MOS管(Metal Oxide Semiconductor，金属氧化物半导体场效应晶体管)，NMOS管即为N型MOS管；

所述第一反馈运放OPH的输出端连接至所述第一源极跟随器PM1的栅极及所述第三源极跟随器PM3的栅极；

所述第一源极跟随器PM1的源极与所述第一反馈管PM2的漏极相连；所述第一反馈管PM2的栅极与所述第一源极跟随器PM1的漏极相连；所述第一电流源IRH1的输出端连接至所述第一反馈管PM2的栅极及所述第一源极跟随器PM1的漏极；所述第一电流源IRH1的另一端接地；

所述第三反馈管PM4的栅极与所述第三源极跟随器PM3的漏极相连；所述第三反馈管PM4的漏极与所述第三源极跟随器PM3的源极相连；所述第三电流源IRH2的输出端连接至所述第三反馈管PM4的栅极及所述第三源极跟随器PM3的漏极；所述第三电流源IRH2的另一端接地；

所述第一反馈管PM2的源极及所述第三反馈管PM4的源极接电源。

所述第二反馈运放OPL的输出端连接至所述第二源极跟随器NM1的栅极及所述第四源极跟随器NM3的栅极；

所述第二源极跟随器NM1的源极与所述第二反馈管NM2的漏极相连；所述第二反馈管NM2的栅极与所述第二源极跟随器NM1的漏极相连；所述第二电流源IRL1的输出端连接至所述第二反馈管NM2的栅极及所述第二源极跟随器NM1的漏极；所述第二电流源IRL1的另一端接电源；

所述第四源极跟随器NM3的源极与所述第四反馈管NM4的漏极相连；所述第四反馈管NM4的栅极与所述第四源极跟随器NM3的漏极相连；所述第四电流源IRL2的输出端连接至所述第四反馈管NM4的栅极及所述第四源极跟随器NM3的漏极；所述第四电流源IRL2的另一端接电源；

所述第二反馈管NM2的源极及所述第四反馈管NM4的源极接地。

所述第一反馈运放OPH的正相输入端接收输入的高电平信号VH，所述第一反馈运放OPH的负相输入端连接所述第一源极跟随器PM1的源极及所述第一反馈管PM2的漏极，所述第一反馈运放OPH的负相输入端电压信号为VHF，所述第一反馈运放用于检测其正相输入端输入的高电平信号VH和其负相输入端接收的反馈电压信号VHF之间的误差，并使其负相输入端接收的反馈电压信号VHF与其正相输入端输入的高电平信号VH一致；

所述第二反馈运放OPL的正相输入端接收输入的低电平信号VL，所述第二反馈运放OPL的负相输入端连接所述第二源极跟随器NM1的源极及所述第二反馈管NM2的漏极，所述第二反馈运放的负相输入端电压信号为VLF，所述第二反馈运放OPL用于检测其正相输入端输入的低电平信号VL和其负相输入端接收的反馈电压信号VLF之间的误差，并使其负相输入端接收的电压信号VLF与其正相输入端接收输入的低电平信号VL一致。

所述第一反馈管PM2的栅极与所述第一源极跟随器PM1的漏极相连，所述第二反馈管NM2的栅极与所述第二源极跟随器NM1的漏极相连；这种并联电流反馈方式能够降低输出阻抗，在满足高速驱动的同时降低电路系统的功耗。

作为输出驱动级的所述第三源极跟随器PM3的栅极连接至所述第一反馈运放OPH的输出端，所述第三源极跟随器PM3的源极为第一参考电压输出驱动端，其输出第一参考电压VREFT，所述第三反馈管PM4的栅极与所述第三源极跟随器PM3的漏极相连；

作为输出驱动级的所述第四源极跟随器NM3的栅极连接至所述第二反馈运放OPL的输出端，所述第四源极跟随器NM3的源极为第二参考电压输出驱动端，其输出第二参考电压VREFB，所述第四反馈管NM4的栅极与所述第四源极跟随器NM3的漏极相连；

所述第三源极跟随器PM3的源极与所述第四源极跟随器NM3的源极之间通过电抗元件Z相连，即第一参考电压VREFT与第二参考电压VREFB之间连接有电抗元件Z；其中，所述第三源极跟随器PM3的源极连接电抗元件Z的正端，所述第四源极跟随器NM3的源极连接电抗元件Z的负端。

通过调整所述参考电压输出驱动电路的电流和各个MOS管的尺寸、电抗元件Z来调整参考电压输出驱动电路的驱动能力，而对所述参考电压产生电路不会产生影响。

所述第一反馈运放OPH用于检测其正相输入端接收的高电平输入信号VH和其反相输入端接收的反馈信号VHF之间的误差，并输出信号VHG电平来控制第一源极跟随器PM1、第三源极跟随器PM3的栅极，第一反馈管PM2的栅极与第一源极跟随器PM1的漏极相连，作为输出驱动级的第三源极跟随器PM3的栅极连接所述所述第一反馈运放OPH的输出端，第三源极跟随器PM3的源极输出第一参考电压VREFT，第三反馈管PM4的栅极与第三源极跟随器PM3的漏极相连；其中，参考电压产生电路VHF节点的输出阻抗Zoh1如下式1所示：

其中，g_pm1、r_pm1为第一源极跟随器PM1的跨导和输出电阻，g_pm2为第一反馈管PM2的跨导，A为反馈运放的增益；

低频状态下，A＞＞1且g_pm2*r_pm1＞＞1，因此，参考电压产生电路VHF节点的输出阻抗可简化如下式2所示：

由式2可知，本发明中参考电压产生电路VHF节点的输出阻抗比现有传统技术中的输出阻抗小gm*r倍量级；当电路工作频率升高到远大于第一反馈运放OPH单位增益带宽时，A将小到可以忽略不计，此时参考电压产生电路VHF节点的输出阻抗可简化如下式3所示：

参考电压输出驱动电路VREFT节点的输出阻抗Zoh2不受第一反馈运放OPH反馈影响，而主要由第三反馈管PM4和第三源极跟随器PM3决定，当第一电流源IRH1及第三电流源IRH2之间满足关系IRH2＝IRH1，且(W/L)_PM3＝(W/L)_PM1,(W/L)_PM4＝(W/L)_PM2时，其中(W/L)_PM1、(W/L)_PM2、(W/L)_PM3、(W/L)_PM4分别表示第一源极跟随器PM1、第一反馈管PM2、第三源极跟随器PM3、第三反馈管PM4的MOS管沟道宽长比，参考电压输出驱动电路中PM4和PM3的工作状态将与参考电压产生电路中PM2和PM1相同，则VREFT节点的输出阻抗Zoh2与式3相当，即；

由式4可知，在电路工作频率远大于第一反馈运放OPH的单位增益带宽时，参考电压输出驱动电路VREFT节点的输出阻抗Zoh2比现有传统技术在高频下的输出阻抗1/gm小gm*r倍。

进一步的，当需要更低的输出阻抗时，可设计使得第一电流源IRH1及第三电流源IRH2之间满足关系IRH2＝N*IRH1，(W/L)_PM3＝N*(W/L)_PM1，(W/L)_PM4＝N*(W/L)_PM2，根据式4，此时参考电压输出驱动电路VREFT节点的输出阻抗Zoh2将进一步减小N倍，而前级参考电压产生电路中的运放及其他反馈参数不需改变。

与前述类似，所述第二反馈运放OPL用于检测其正相输入端接收的高电平输入信号VL和其反相输入端接收的反馈信号VLF之间的误差，并输出信号VLG电平来控制第二源极跟随器NM1、第四源极跟随器NM3的栅极，第二反馈管NM2的栅极与第二源极跟随器NM1的漏极相连，作为输出驱动级的第四源极跟随器NM3的栅极连接所述所述第二反馈运放OPL的输出端，第四源极跟随器NM3的源极输出第二参考电压VREFB，第四反馈管NM4的栅极与第四源极跟随器NM3的漏极相连；其中，参考电压产生电路VLF节点的输出阻抗Zol1如下式5所示：

其中，g_nm1、r_nm1为第二源极跟随器NM1的跨导和输出电阻，g_nm2为第二反馈管NM2的跨导，A为反馈运放的增益；

低频状态下，A＞＞1且g_nm2*r_nm1＞＞1，因此，参考电压产生电路VLF节点的输出阻抗可简化如下式6所示：

由式6可知，本发明中参考电压产生电路VLF节点的输出阻抗比现有传统技术中的输出阻抗小gm*r倍量级；当电路工作频率升高到远大于反馈运放OPL单位增益带宽时，A将小到可以忽略不计，此时参考电压产生电路VLF节点的输出阻抗可简化如下式7所示：

参考电压输出驱动电路VREFB节点的输出阻抗Zol2不受第二反馈运放OPL的反馈影响，而主要由第四反馈管NM4和第四源极跟随器NM3决定，当第二电流源IRL1及第四电流源IRL2之间满足关系IRL2＝IRL1，(W/L)_NM3＝(W/L)_NM1,(W/L)_NM4＝(W/L)_NM2时，其中(W/L)_NM1、(W/L)_NM2、(W/L)_NM3、(W/L)_NM4分别表示第二源极跟随器NM1、第二反馈管NM2、第四源极跟随器NM3、第四反馈管NM4的MOS管沟道宽长比，参考电压输出驱动电路中NM4和NM3的工作状态将与参考电压产生电路中NM2和NM1相同，则VREFB节点的输出阻抗Zol2与式7相当，即；

由式8可知，在电路工作频率远大于反馈运放OPL的单位增益带宽时，参考电压输出驱动电路VREFB节点的输出阻抗Zol2比现有传统技术在高频下的输出阻抗1/gm小gm*r倍。

进一步的，当需要更低的输出阻抗时，可设计使得第二电流源IRL1及第四电流源IRL2之间满足关系IRL2＝N*IRL1，(W/L)_NM3＝N*(W/L)_NM1，(W/L)_NM4＝N*(W/L)_NM2，根据式8，此时参考电压输出驱动电路VREFB节点的输出阻抗Zol2将进一步减小N倍，而前级参考电压产生电路中的运放及其他反馈参数不需改变。

可见，在高频应用场景下，本发明的参考电压电路系统能提供比现有技术方案更低的输出阻抗，从而更为适合高速模数转换器的参考电压应用。

实施本发明实施例，将具有如下有益效果：

本发明的技术方案相比现有技术中的参考电压电路，在同样功耗下，能提供在高速下更强的驱动能力，同时针对不同的驱动能力，能很便捷的调整驱动电路，只需要调整驱动级电路MOS管大小，而不影响前级的参考产生电路。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不会使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种参考电压电路系统，其特征在于，包括参考电压产生电路、参考电压输出驱动电路；

其中，所述参考电压产生电路包括第一反馈运放、第二反馈运放、第一源极跟随器、第二源极跟随器、第一反馈管、第二反馈管、第一电流源、第二电流源；

其中，所述参考电压输出驱动电路包括第三源极跟随器、第四源极跟随器、第三反馈管、第四反馈管、第三电流源、第四电流源、电抗元件。

2.根据权利要求1所述的参考电压电路系统，其特征在于，

其中，所述第一源极跟随器、所述第一反馈管、所述第三源极跟随器、所述第三反馈管为PMOS管；所述第二源极跟随器、所述第二反馈管、所述第四源极跟随器、所述第四反馈管为NMOS管。

3.根据权利要求2所述的参考电压电路系统，其特征在于，

其中，所述第一反馈运放的输出端连接至所述第一源极跟随器的栅极；所述第一反馈运放的负相输入端连接所述第一源极跟随器的源极及所述第一反馈管的漏极；

所述第一源极跟随器的源极与所述第一反馈管的漏极相连；所述第一反馈管的栅极与所述第一源极跟随器的漏极相连；所述第一电流源的输出端连接至所述第一反馈管的栅极及所述第一源极跟随器的漏极。

4.根据权利要求2所述的参考电压电路系统，其特征在于，

其中，所述第一反馈运放的输出端连接至所述第三源极跟随器的栅极；

所述第三反馈管的栅极与所述第三源极跟随器的漏极相连；所述第三反馈管的漏极与所述第三源极跟随器的源极相连；所述第三电流源的输出端连接至所述第三反馈管的栅极及所述第三源极跟随器的漏极。

5.根据权利要求2所述的参考电压电路系统，其特征在于，

其中，所述第二反馈运放的输出端连接至所述第二源极跟随器的栅极；所述第二反馈运放的负相输入端连接所述第二源极跟随器的源极及所述第二反馈管的漏极；

所述第二源极跟随器的源极与所述第二反馈管的漏极相连；所述第二反馈管的栅极与所述第二源极跟随器的漏极相连；所述第二电流源的输出端连接至所述第二反馈管的栅极及所述第二源极跟随器的漏极。

6.根据权利要求2所述的参考电压电路系统，其特征在于，

其中，所述第二反馈运放的输出端连接至所述第四源极跟随器的栅极；

所述第四源极跟随器的源极与所述第四反馈管的漏极相连；所述第四反馈管的栅极与所述第四源极跟随器的漏极相连；所述第四电流源的输出端连接至所述第四反馈管的栅极及所述第四源极跟随器的漏极。

7.根据权利要求3所述的参考电压电路系统，其特征在于，

其中，所述第一反馈运放的正相输入端接收输入的高电平信号，所述第一反馈运放用于检测其正相输入端输入的高电平信号和其负相输入端接收的反馈电压信号之间的误差，并使其负相输入端接收的反馈电压信号与其正相输入端输入的高电平信号保持一致。

8.根据权利要求5所述的参考电压电路系统，其特征在于，

其中，所述第二反馈运放的正相输入端接收输入的低电平信号，所述第二反馈运放用于检测其正相输入端输入的低电平信号和其负相输入端接收的反馈电压信号之间的误差，并使其负相输入端接收的电压信号与其正相输入端接收输入的低电平信号保持一致。

9.根据权利要求2-8任一项所述的参考电压电路系统，其特征在于，

其中，所述第三源极跟随器的源极作为第一参考电压输出驱动端输出第一参考电压，所述第四源极跟随器的源极作为第二参考电压输出驱动端输出第二参考电压；所述第三源极跟随器的源极与所述第四源极跟随器的源极之间连接有电抗元件。

10.根据权利要求9所述的参考电压电路系统，其特征在于，

其中，所述第三源极跟随器的源极连接电抗元件的正端，所述第四源极跟随器的源极连接电抗元件的负端。

Images