[go: up one dir, main page]

CN113555286B - 一种氧化镓超级结肖特基二极管及其制备方法 - Google Patents

一种氧化镓超级结肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN113555286B
CN113555286B CN202110758698.3A CN202110758698A CN113555286B CN 113555286 B CN113555286 B CN 113555286B CN 202110758698 A CN202110758698 A CN 202110758698A CN 113555286 B CN113555286 B CN 113555286B
Authority
CN
China
Prior art keywords
type
region
implanted
gallium oxide
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110758698.3A
Other languages
English (en)
Other versions
CN113555286A (zh
Inventor
李京波
王小周
赵艳
高歌
李翎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinke Semiconductor Co Ltd
Original Assignee
Zhejiang Xinke Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Xinke Semiconductor Co Ltd filed Critical Zhejiang Xinke Semiconductor Co Ltd
Priority to CN202110758698.3A priority Critical patent/CN113555286B/zh
Publication of CN113555286A publication Critical patent/CN113555286A/zh
Application granted granted Critical
Publication of CN113555286B publication Critical patent/CN113555286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种氧化镓超级结肖特基二极管及其制备方法，所述制备方法包括：选取衬底并在衬底上生长N型外延层；在N型外延层的上表面预定区域注入离子，形成两个N型注入区；在两个N型注入区之间的N型外延层的上表面注入离子，形成P型注入区；在P型注入区上表面注入离子，形成P+注入区；在N型注入区上表面开设T型沟槽，并在T型沟槽中沉积金属，形成左电极和右电极；在N型注入区和P+注入区的上方生长上接触电极；在衬底的下表面生长下接触电极；在上接触电极的上表面生长荧光层。该肖特基二极管结合了超结结构的耐高电压以及结势垒肖特基二极管的低反向漏电电流，使其有高击穿电压并且减少了表面电场。

Description

一种氧化镓超级结肖特基二极管及其制备方法
技术领域
本发明属于肖特基二极管技术领域，具体涉及一种氧化镓超级结肖特基二极管及其制备方法。
背景技术
肖特基二极管(Schottky diodes)在半导体工业上已使用多年，例如，用作为箝位器和整流器。肖特基二极管为包括金属-半导体接口的二极管，其中金属-半导体接口是形成一肖特基势垒(Schottky barrier)。此金属-半导体接口通常包括金属层连接至掺杂半导体层。肖特基势垒形成于此金属层和此掺杂半导体层的结。
氧化镓作为宽禁带半导体材料的典型代表，具有宽禁带宽度、高临界击穿场强、高热导率及高载流子饱和速率等特性。上述材料优势使得氧化镓半导体器件在新能源发电、高铁牵引设备、混合动力汽车等中高耐压等级应用领域具有广阔的发展前景。氧化镓器件优化进步的重要方向之一是不断降低器件的比导通电阻，从而提升单位面积通流能力，最终减小芯片面积。而超级结技术毫无疑问是降低漂移区比导通电阻的最有效手段。但是在氧化镓材料中制造超级结结构具有较大的技术难度。广泛应用于硅基超结器件的多次外延技术、沟槽刻蚀加外延回填技术等，都因为制程成本高、工艺控制困难等原因，难以直接应用于氧化镓超级结器件的制备，从而影响了氧化镓超级结器件的发展。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种氧化镓超级结肖特基二极管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明的一个方面提供了一种氧化镓超级结肖特基二极管的制备方法，包括：
S1：选取衬底并在所述衬底上生长N型外延层；
S2：在所述N型外延层的上表面预定区域注入氮离子或磷离子，形成两个N型注入区；
S3：在所述两个N型注入区之间的所述N型外延层的上表面注入硼离子或铝离子，形成P型注入区；
S4：在所述P型注入区上表面注入硼离子或铝离子，形成P+注入区；
S5：在所述N型注入区上表面开设T型沟槽，并在所述T型沟槽中沉积金属，形成左电极和右电极；
S6：在所述N型注入区和所述P+注入区的上方生长上接触电极；
S7：在所述衬底的下表面生长下接触电极；
S8：在所述上接触电极的上表面生长荧光层。
在本发明的一个实施例中，所述衬底为N+型氧化镓衬底。
在本发明的一个实施例中，所述N型外延层的掺杂元素为磷，掺杂浓度为8×1015-2×1016cm-3，厚度为100-200μm。
在本发明的一个实施例中，所述S2包括：
S21：利用化学气相沉积工艺在所述N型外延层上表面沉积二氧化硅、氮化硅或镍，形成第一硬掩膜层；
S22：刻蚀所述第一硬掩膜层的预定区域形成第一掩膜图案，以在所述N型外延层上表面形成位于两侧的第一待注入区以及位于两侧待注入区之间的第一非注入区；
S23：在所述第一待注入区注入氮离子或磷离子，形成N型注入区，其中，注入浓度为1×1013-2×1014cm-3，深度为5-10μm；
S24：利用腐蚀剂除去剩余的第一硬掩膜层。
在本发明的一个实施例中，所述S3包括：
S31：利用化学气相沉积工艺在所述N型外延层上表面沉积二氧化硅、氮化硅或镍，形成第二硬掩膜层；
S32：刻蚀所述第二硬掩膜层的预定区域形成第二掩膜图案，以在所述N型外延层上表面形成位于两侧的第二非注入区以及位于两侧待注入区之间的第二待注入区；
S33：在所述第二待注入区注入硼离子或铝离子，形成P型注入区，其中，注入浓度为6×1012-1×1013cm-3，深度为5-10μm。
在本发明的一个实施例中，所述S4包括：
S41：在所述P型注入区的上表面注入硼离子或铝离子，形成P+注入区，其中，注入浓度为6×1014-1×1015cm-3，深度为30-60nm；
S42：利用腐蚀剂除去剩余的第二硬掩膜层。
在本发明的一个实施例中，所述S5包括：
S51：在所述两个N型注入区的上表面分别进行纵向刻蚀，形成深度为3-6μm的纵向沟槽；
S52：在所述纵向沟槽周围的N型注入区上进行横向刻蚀，形成深度为1-2μm的横向沟槽，组成T型沟槽；
S53：利用电子束蒸发仪对形成的两个T型沟槽进行金属蒸镀，以在所述两个T型沟槽中分别形成左电极和右电极。
在本发明的一个实施例中，所述S8包括：
利用单温区管式炉，在所述上接触电极上沉积厚度为60-100nm的ZnSe荧光层，其中，管式炉温度为700-800℃，ZnSe粉末的流速为50-80sccm。
本发明的另一方面提供了一种氧化镓超级结肖特基二极管，利用上述实施例中任一项所述的制备方法进行制备，所述氧化镓超级结肖特基二极管包括衬底、N型外延层、N型注入区、P型注入区、P+注入区、左电极、右电极、上接触电极、下接触电极以及荧光层。
在本发明的一个实施例中，所述N型注入区和所述P型注入区的厚度均为5-10μm；所述P+注入区的厚度为30-60nm；所述上接触电极和所述下接触电极的厚度均为150-200nm；所述荧光层的厚度为60-100nm。
与现有技术相比，本发明的有益效果在于：
1、本发明的氧化镓超级结肖特基二极管结合了超结结构的耐高电压及结势垒肖特基二极管的低反向漏电电流，使其具有高击穿电压并且减少了表面电场。
2、该氧化镓超级结肖特基二极管选用氧化镓衬底，制备出的肖特基二极管表现出比碳化硅衬底更好的器件性能。
3、该氧化镓超级结肖特基二极管通过在器件体内金属沟槽处形成肖特基结，增大了肖特基结的有效面积，从而提高器件的电流能力；在反向偏压时，利用超级结结构提高器件的反向击穿电压，减小器件的反向漏电；另外在外面叠加了一层荧光涂层，增加了载流子的迁移速率，可以用来探测紫外光。
4、该氧化镓超级结肖特基二极管可以大幅度降低氧化镓器件的比导通电阻，提升导通电流密度、成本、开关速度、可靠性等。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种氧化镓超级结肖特基二极管的制备方法的流程图；
图2a至图2h是本发明实施例提供的一种氧化镓超级结肖特基二极管的制备过程示意图；
图3是本发明实施例提供的一种氧化镓超级结肖特基二极管的结构示意图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种氧化镓超级结肖特基二极管及其制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
实施例一
请参见图1和图2a至图2h，图1是本发明实施例提供的一种氧化镓超级结肖特基二极管的制备方法的流程图；图2a至图2h是本发明实施例提供的一种氧化镓超级结肖特基二极管的制备过程示意图。本实施例的制备方法包括：
S1：选取衬底并在所述衬底上生长N型外延层，如图2a所示。
具体地，所述衬底为N+型氧化镓衬底；所述N型外延层的掺杂元素为磷，掺杂浓度为8×1015-2×1016cm-3，厚度为100-200μm。该氧化镓超级结肖特基二极管选用氧化镓衬底，制备出的肖特基二极管表现出比碳化硅衬底更好的器件性能。
S2：在所述N型外延层的上表面预定区域注入氮离子或磷离子，形成两个N型注入区，如图2b所示。
进一步地，所述S2包括：
S21：利用化学气相沉积(Chemical Vapor Deposition,CVD)工艺在所述N型外延层上表面生长二氧化硅、氮化硅或镍等无机薄膜材料，形成第一硬掩膜层；
S22：利用光刻掩膜和刻蚀工艺刻蚀所述第一硬掩膜层的预定区域形成第一掩膜图案，以在所述N型外延层上表面形成位于两侧的第一待注入区以及位于两侧待注入区之间的第一非注入区；
S23：在所述第一待注入区注入氮离子或磷离子，形成N型注入区，其中，注入能量为500kev至2000kev，注入浓度为1×1013-2×1014cm-3，深度为5-10μm；
S24：离子注入结束之后利用腐蚀剂除去剩余的第一硬掩膜层。
S3：在所述两个N型注入区之间的N型外延层的上表面注入硼离子或铝离子，形成P型注入区，如图2c所示。
步骤S3具体包括：
S31：利用CVD工艺在所述N型外延层上表面生长二氧化硅、氮化硅或镍等无机薄膜材料，形成第二硬掩膜层；
S32：利用光刻掩膜和刻蚀工艺刻蚀所述第二硬掩膜层的预定区域形成第二掩膜图案，以在所述N型外延层上表面形成位于两侧的第二非注入区以及位于两侧待注入区之间的第二待注入区；
S33：在所述第二待注入区注入硼离子或铝离子，形成P型注入区，其中，注入能量为500kev至2000kev，注入浓度为6×1012-1×1013cm-3，深度为5-10μm。
S4：在所述P型注入区上表面注入硼离子或铝离子，形成P+注入区，如图2d所示。
具体地，在所述P型注入区的上表面注入硼离子或铝离子，形成P+注入区，其中，注入浓度为6×1014-1×1015cm-3，深度为30-60nm；注入完成后利用腐蚀剂除去剩余的第二硬掩膜层。
S5：在所述N型注入区上表面开设T型沟槽，并在所述T型沟槽中沉积金属，形成左电极和右电极，如图2e所示。
通过两次光刻掩膜和刻蚀工艺在N型注入区上开设T型沟槽。具体地，第一次在所述两个N型注入区的上表面分别进行纵向刻蚀，形成深度为3-6μm的纵向沟槽；第二次在所述纵向沟槽周围的N型注入区上进行横向刻蚀，形成深度为1-2μm的横向沟槽，从而组成T型沟槽。
接着，先利用电子束蒸发仪的挡板对P型注入区进行遮挡，防止金属蒸镀时金属会沉积到P型注入区，随后利用电子束蒸发仪对形成的两个T型沟槽进行金属Ag蒸镀，以在所述两个T型沟槽中分别形成左电极和右电极，以形成器件的肖特基接触。
该氧化镓超级结肖特基二极管通过在器件体内金属沟槽处形成肖特基结，增大了肖特基结的有效面积，从而提高器件的电流能力；在反向偏压时，利用超级结结构提高器件的反向击穿电压，减小器件的反向漏电。
S6：在所述N型注入区和所述P+注入区的上方生长上接触电极；
S7：在所述衬底的下表面生长下接触电极，如图2f和图2g所示。
具体地，先在P型注入区和N型注入区上方用电子束蒸发仪进行金属Au的蒸镀，形成厚度为150-200nm的上接触电极。再在氧化镓衬底的下表面用电子束蒸发仪进行金属Au的蒸镀，形成厚度为150-200nm的下接触电极。
S8：在所述上接触电极的上表面生长荧光层，如图2h所示。
具体地，利用单温区管式炉，在所述上接触电极上生长厚度为60-100nm的ZnSe荧光层，其中，管式炉温度为700-800℃，ZnSe粉末的流速为50-80sccm。在上接触电极的上表面叠加一层荧光涂层，增加了载流子的迁移速率，可以用来探测紫外光。
利用本实施例的方法制备的氧化镓超级结肖特基二极管结合了超结结构的耐高电压及结势垒肖特基二极管的低反向漏电电流，使其具有高击穿电压并且减少了表面电场。该氧化镓超级结肖特基二极管可以大幅度降低氧化镓器件的比导通电阻，提升导通电流密度、成本、开关速度、可靠性等。
实施例二
在上述实施例的基础上，本实施例提供了一种氧化镓超级结肖特基二极管，其利用实施例一所述的制备方法进行制备。请参见图3，图3是本发明实施例提供的一种氧化镓超级结肖特基二极管的结构示意图。该氧化镓超级结肖特基二极管包括衬底1、N型外延层2、N型注入区3、P型注入区4、P+注入区5、左电极6、右电极7、上接触电极8、下接触电极9以及荧光层10。
具体地，下接触电极9、衬底1和N型外延层2自下而上依次设置。本实施例设置有两个N型注入区3，分别设置在N型外延层2上表面的左右两侧，P型注入区4设置在两个N型注入区3之间。N型注入区3的注入浓度为1×1013-2×1014cm-3，P型注入区4的注入浓度为6×1012-1×1013cm-3。P+注入区5设置在P型注入区4的上方，注入浓度为6×1014-1×1015cm-3，深度为30-60nm。两个N型注入区3中分别设置有T型结构的左电极6和右电极7。上接触电极8和荧光层10从下到上设置在左电极6、P+注入区和右电极7的上方。
进一步地，N型注入区3和P型注入区4的厚度均为5-10μm；上接触电极8和下接触电极9的厚度均为150-200nm；荧光层10的厚度为60-100nm。
本实施例的氧化镓超级结肖特基二极管结合了超结结构的耐高电压及结势垒肖特基二极管的低反向漏电电流，使其具有高击穿电压并且减少了表面电场。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种氧化镓超级结肖特基二极管的制备方法，其特征在于，包括：
S1：选取衬底并在所述衬底上生长N型外延层，所述衬底为N+型氧化镓衬底；
S2：在所述N型外延层的上表面预定区域注入氮离子或磷离子，形成两个N型注入区，所述N型注入区的深度为5-10μm；
S3：在所述两个N型注入区之间的所述N型外延层的上表面注入硼离子或铝离子，形成P型注入区，所述P型注入区的深度为5-10μm；
S4：在所述P型注入区上表面注入硼离子或铝离子，形成P+注入区；
S5：在所述N型注入区上表面开设T型沟槽，并在所述T型沟槽中沉积金属，形成左电极和右电极；
S6：在所述N型注入区和所述P+注入区的上方生长上接触电极；
S7：在所述衬底的下表面生长下接触电极；
S8：在所述上接触电极的上表面生长荧光层，
所述S5包括：
S51：在所述两个N型注入区的上表面分别进行纵向刻蚀，形成深度为3-6μm的纵向沟槽；
S52：在所述纵向沟槽周围的N型注入区上进行横向刻蚀，形成深度为1-2μm的横向沟槽，组成T型沟槽；
S53：利用电子束蒸发仪对形成的两个T型沟槽进行金属蒸镀，以在所述两个T型沟槽中分别形成左电极和右电极。
2.根据权利要求1所述的氧化镓超级结肖特基二极管的制备方法，其特征在于，所述N型外延层的掺杂元素为磷，掺杂浓度为8×1015-2×1016cm-3，厚度为100-200μm。
3.根据权利要求1所述的氧化镓超级结肖特基二极管的制备方法，其特征在于，所述S2包括：
S21：利用化学气相沉积工艺在所述N型外延层上表面沉积二氧化硅、氮化硅或镍，形成第一硬掩膜层；
S22：刻蚀所述第一硬掩膜层的预定区域形成第一掩膜图案，以在所述N型外延层上表面形成位于两侧的第一待注入区以及位于两侧待注入区之间的第一非注入区；
S23：在所述第一待注入区注入氮离子或磷离子，形成N型注入区，其中，注入浓度为1×1013-2×1014cm-3，深度为5-10μm；
S24：利用腐蚀剂除去剩余的第一硬掩膜层。
4.根据权利要求3所述的氧化镓超级结肖特基二极管的制备方法，其特征在于，所述S3包括：
S31：利用化学气相沉积工艺在所述N型外延层上表面沉积二氧化硅、氮化硅或镍，形成第二硬掩膜层；
S32：刻蚀所述第二硬掩膜层的预定区域形成第二掩膜图案，以在所述N型外延层上表面形成位于两侧的第二非注入区以及位于两侧待注入区之间的第二待注入区；
S33：在所述第二待注入区注入硼离子或铝离子，形成P型注入区，其中，注入浓度为6×1012-1×1013cm-3，深度为5-10μm。
5.根据权利要求4所述的氧化镓超级结肖特基二极管的制备方法，其特征在于，所述S4包括：
S41：在所述P型注入区的上表面注入硼离子或铝离子，形成P+注入区，其中，注入浓度为6×1014-1×1015cm-3，深度为30-60nm；
S42：利用腐蚀剂除去剩余的第二硬掩膜层。
6.根据权利要求1所述的氧化镓超级结肖特基二极管的制备方法，其特征在于，所述S8包括：
利用单温区管式炉，在所述上接触电极上沉积厚度为60-100nm的ZnSe荧光层，其中，管式炉温度为700-800℃，ZnSe粉末的流速为50-80sccm。
7.一种氧化镓超级结肖特基二极管，其特征在于，利用权利要求1至6中任一项所述的制备方法进行制备，所述氧化镓超级结肖特基二极管包括衬底(1)、N型外延层(2)、N型注入区(3)、P型注入区(4)、P+注入区(5)、左电极(6)、右电极(7)、上接触电极(8)、下接触电极(9)以及荧光层(10)。
8.根据权利要求7所述的氧化镓超级结肖特基二极管，其特征在于，所述N型注入区(3)和所述P型注入区(4)的厚度均为5-10μm；所述P+注入区(5)的厚度为30-60nm；所述上接触电极(8)和所述下接触电极(9)的厚度均为150-200nm；所述荧光层(10)的厚度为60-100nm。
CN202110758698.3A 2021-07-05 2021-07-05 一种氧化镓超级结肖特基二极管及其制备方法 Active CN113555286B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110758698.3A CN113555286B (zh) 2021-07-05 2021-07-05 一种氧化镓超级结肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110758698.3A CN113555286B (zh) 2021-07-05 2021-07-05 一种氧化镓超级结肖特基二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN113555286A CN113555286A (zh) 2021-10-26
CN113555286B true CN113555286B (zh) 2023-12-05

Family

ID=78131337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110758698.3A Active CN113555286B (zh) 2021-07-05 2021-07-05 一种氧化镓超级结肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN113555286B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116364748A (zh) * 2021-12-27 2023-06-30 苏州东微半导体股份有限公司 半导体二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245237A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd ショットキバリアダイオードおよびその製造方法
CN105633168A (zh) * 2015-12-31 2016-06-01 国网智能电网研究院 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法
WO2018045175A1 (en) * 2016-09-01 2018-03-08 Hrl Laboratories, Llc Normally-off gallium oxide based vertical transistors with p-type algan blocking layers
CN108336129A (zh) * 2018-01-12 2018-07-27 中国科学院微电子研究所 超级结肖特基二极管与其制作方法
WO2020204019A1 (ja) * 2019-04-03 2020-10-08 株式会社タムラ製作所 ショットキーダイオード
CN112687744A (zh) * 2020-12-29 2021-04-20 电子科技大学 平面型碳化硅逆阻mosfet器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080745B1 (ko) * 2013-04-16 2020-04-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP7353957B2 (ja) * 2019-12-13 2023-10-02 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245237A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd ショットキバリアダイオードおよびその製造方法
CN105633168A (zh) * 2015-12-31 2016-06-01 国网智能电网研究院 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法
WO2017114113A1 (zh) * 2015-12-31 2017-07-06 全球能源互联网研究院 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法
WO2018045175A1 (en) * 2016-09-01 2018-03-08 Hrl Laboratories, Llc Normally-off gallium oxide based vertical transistors with p-type algan blocking layers
CN108336129A (zh) * 2018-01-12 2018-07-27 中国科学院微电子研究所 超级结肖特基二极管与其制作方法
WO2020204019A1 (ja) * 2019-04-03 2020-10-08 株式会社タムラ製作所 ショットキーダイオード
CN112687744A (zh) * 2020-12-29 2021-04-20 电子科技大学 平面型碳化硅逆阻mosfet器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Low-Reverse-Recovery-Charge Superjunction MOSFET With P-Base and N-Pillar Schottky Contacts;Ping Li 等;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;1693-1698 *

Also Published As

Publication number Publication date
CN113555286A (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN107331616A (zh) 一种沟槽结势垒肖特基二极管及其制作方法
CN116469923B (zh) 高可靠性沟槽型碳化硅mosfet器件及其制造方法
CN112133761B (zh) 一种基于GaN的横向结势垒肖特基二极管及其制备方法
CN113571584A (zh) 一种SiC MOSFET器件及其制备方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN105280723A (zh) 4H-SiC浮结结势垒肖特基二极管及其制备方法
CN102376779B (zh) SiC肖特基二极管及其制作方法
CN113972261A (zh) 碳化硅半导体器件及制备方法
CN112635544B (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
CN107658215A (zh) 一种碳化硅器件及其制作方法
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN113555286B (zh) 一种氧化镓超级结肖特基二极管及其制备方法
CN111477678B (zh) 一种基于叉指结构的横向肖特基二极管及其制备方法
CN109461768A (zh) 一种SiC结势垒肖特基二极管及其制造方法
CN109037327A (zh) 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法
CN103367416A (zh) 离子注入的一维电子气GaN基HEMT器件及制备方法
CN113363311A (zh) 一种双沟槽SiC功率MOS器件
CN109686792B (zh) 一种常关型SiC基DMOSFET器件及其制备方法
CN107170837A (zh) 一种半导体器件及制造方法
CN110942990A (zh) 一种AlGaN/GaN HEMT的热管理方法
CN116936638A (zh) 具有内嵌沟道二极管的平面分离栅SiC MOSFET
CN109742030A (zh) 阈值电压稳定的电子辐照快恢复sj-vdmos制备方法
CN114267720A (zh) 增强型氮化镓高电子迁移率晶体管的制造结构及制造工艺
CN107170797A (zh) 基于漏场板的电流孔径异质结晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220209

Address after: 311400 room 706, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Applicant after: Zhejiang Xinke Semiconductor Co.,Ltd.

Address before: 311421 room 908, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Applicant before: Zhejiang Xinguo Semiconductor Co.,Ltd.

GR01 Patent grant
GR01 Patent grant