[go: up one dir, main page]

CN113394209B - 氮化镓器件封装结构 - Google Patents

氮化镓器件封装结构 Download PDF

Info

Publication number
CN113394209B
CN113394209B CN202010171081.7A CN202010171081A CN113394209B CN 113394209 B CN113394209 B CN 113394209B CN 202010171081 A CN202010171081 A CN 202010171081A CN 113394209 B CN113394209 B CN 113394209B
Authority
CN
China
Prior art keywords
chip
gallium nitride
silicon
metal oxide
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010171081.7A
Other languages
English (en)
Other versions
CN113394209A (zh
Inventor
窦娟娟
李成
袁理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Juneng Chuang Chip Microelectronics Co ltd
Original Assignee
Qingdao Juneng Chuang Chip Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Juneng Chuang Chip Microelectronics Co ltd filed Critical Qingdao Juneng Chuang Chip Microelectronics Co ltd
Priority to CN202010171081.7A priority Critical patent/CN113394209B/zh
Publication of CN113394209A publication Critical patent/CN113394209A/zh
Application granted granted Critical
Publication of CN113394209B publication Critical patent/CN113394209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种氮化镓器件封装结构，包括：引线框架；封装于所述引线框架上的第一芯片，所述第一芯片包含高压耗尽型氮化镓高电子迁移率晶体管；封装于所述第一芯片上的第二芯片，所述第二芯片包含低压增强型硅基金属氧化物半导体场效应晶体管。本发明通过采用直接叠装的形式，将低压增强型硅基金属氧化物半导体场效应晶体管的漏电极采用导电膜粘接在高压耗尽型氮化镓高电子迁移率晶体管芯片的源极电极处，减少了封装结构中的绑定线，从而减小了寄生电感；直接叠装的结构还优化了芯片的布局排布，有效减小了封装面积；且封装结构不使用DBC板，降低了封装成本。

Description

氮化镓器件封装结构
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种氮化镓器件封装结构。
背景技术
第三代半导体材料氮化镓(GaN)具有禁带宽度大、电子迁移率高和击穿电场强等优点，可应用于高温、高压和高频等工作环境，具有广泛的应用前景。氮化镓异质结结构有较强的二维电子气，在不施加栅压时属于耗尽型器件，需要施加负压才能使器件关断，这给驱动电路设计带来了不便。通常将低压增强型硅基金属氧化物半导体场效应晶体管(SiMOSFET)和高压耗尽型氮化镓高电子迁移率晶体管(GaN HEMT)共源共栅连接，使得常规的Si MOSFET驱动器即可开启氮化镓器件。
目前，在封装上述器件时，一般将Si MOSFET和GaN HEMT分别封装于DBC板上，并进行共源共栅连接。然而，DBC板的存在不但增加了器件导热通道路径，进而增加了器件热阻，也增加了封装成本。Si MOSFET与GaN HEMT之间共源共栅的连接导线还增加了器件的寄生电感，使得器件开关性能降低。此外，Si MOSFET与GaN HEMT平行排布，无法有效减小封装面积。
因此，有必要提出一种新的氮化镓器件封装结构，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种氮化镓器件封装结构，用于解决现有技术中的氮化镓器件封装结构因引线所产生的寄生电感较大以及难以有效减少封装面积的问题。
为实现上述目的及其它相关目的，本发明提供了一种氮化镓器件封装结构，其特征在于，包括：
引线框架；
封装于所述引线框架上的第一芯片，所述第一芯片包含氮化镓高电子迁移率晶体管；
封装于所述第一芯片上的第二芯片，所述第二芯片包含硅基金属氧化物半导体场效应晶体管。
作为本发明的一种可选方案，所述氮化镓高电子迁移率晶体管为高压耗尽型氮化镓高电子迁移率晶体管；所述硅基金属氧化物半导体场效应晶体管为低压增强型硅基金属氧化物半导体场效应晶体管。
作为本发明的一种可选方案，所述氮化镓高电子迁移率晶体管的栅极、源极和漏极位于所述第一芯片的正面；所述硅基金属氧化物半导体场效应晶体管的栅极和源极位于所述第二芯片的正面，所述硅基金属氧化物半导体场效应晶体管的漏极位于所述第二芯片的背面。
作为本发明的一种可选方案，所述第一芯片的氮化镓高电子迁移率晶体管源极的焊盘面积大于所述第二芯片的面积。
作为本发明的一种可选方案，所述氮化镓高电子迁移率晶体管与所述硅基金属氧化物半导体场效应晶体管为共源共栅连接。
作为本发明的一种可选方案，所述硅基金属氧化物半导体场效应晶体管的漏极与所述氮化镓高电子迁移率晶体管的源极电气连接，所述硅基金属氧化物半导体场效应晶体管的源极和所述氮化镓高电子迁移率晶体管的栅极电气连接。
作为本发明的一种可选方案，所述硅基金属氧化物半导体场效应晶体管的栅极与所述引线框架的栅极管脚连接，所述氮化镓高电子迁移率晶体管的漏极与所述引线框架的漏极管脚连接，所述硅基金属氧化物半导体场效应晶体管的源极与所述引线框架的基板连接。
作为本发明的一种可选方案，所述氮化镓高电子迁移率晶体管通过导电焊料连接于所述引线框架上，所述硅基金属氧化物半导体场效应晶体管通过导电膜粘接于所述氮化镓高电子迁移率晶体管的源极焊盘上。
作为本发明的一种可选方案，所述氮化镓器件封装结构所采用的封装方法包括直插型TO封装、贴片式TO封装、QFN封装、DFN封装、TOLL封装、SOP封装或SOIC封装。
作为本发明的一种可选方案，当所述氮化镓器件封装结构采用所述QFN封装、所述DFN封装或所述TOLL封装时，所述硅基金属氧化物半导体场效应晶体管的源极还连接于所述引线框架的开尔文源极管脚。
如上所述，本发明提供一种氮化镓器件封装结构，具有以下有益效果：
本发明通过引入一种新的氮化镓器件封装结构，采用直接叠装的形式，减少了封装结构中的绑定线，将低压增强型硅基金属氧化物半导体场效应晶体管的漏电极采用导电膜粘接在高压耗尽型氮化镓高电子迁移率晶体管芯片的源极电极处，从而减小了寄生电感；直接叠装的结构还优化了芯片的布局排布，有效减小了封装面积；且封装结构不使用DBC板，降低了封装成本。
附图说明
图1显示为现有技术中氮化镓器件封装结构的俯视示意图。
图2显示为实施例一中提供的氮化镓器件封装结构的俯视示意图。
图3显示为实施例一中提供的氮化镓器件封装结构的截面示意图。
图4显示为实施例二中提供的氮化镓器件封装结构的俯视示意图。
图5显示为实施例三中提供的氮化镓器件封装结构的俯视示意图。
元件标号说明
100 引线框架
100a 栅极管脚
100b 源极管脚
100c 漏极管脚
101 氮化镓高电子迁移率晶体管芯片
102 硅基金属氧化物半导体场效应晶体管芯片
103 导线
104 DBC板
200 引线框架
200a 栅极管脚
200b 源极管脚
200c 漏极管脚
201 第一芯片
201a 栅极
201b 源极
201c 漏极
202 第二芯片
202a 栅极
202b 源极
203 导线
204 导电焊料
205 导电膜
300 引线框架
300a 栅极管脚
300b 源极管脚
300c 漏极管脚
300d 开尔文源极管脚
301 第一芯片
301a 栅极
301b 源极
301c 漏极
302 第二芯片
302a 栅极
302b 源极
303 导线
304 导电焊料
305 导电膜
400 引线框架
400a 栅极管脚
400b 源极管脚
400c 漏极管脚
400d 开尔文源极管脚
401 第一芯片
401a 栅极
401b 源极
401c 漏极
402 第二芯片
402a 栅极
402b 源极
403 导线
404 导电焊料
405 导电膜
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
如图1所示，是现有技术中氮化镓器件封装结构的俯视示意图。在图1中，引线框架100上分别封装有氮化镓高电子迁移率晶体管芯片101和硅基金属氧化物半导体场效应晶体管芯片102，并通过导线103进行连接。所述氮化镓高电子迁移率晶体管芯片101和所述硅基金属氧化物半导体场效应晶体管芯片102还分别连接于所述引线框架100的栅极管脚100a、源极管脚100b和漏极管脚100c。以上封装结构将两种芯片分别放置于DBC板104上。DBC板104的存在不但增加了器件的导热通道路径，从而增加了器件热阻，同时也增加了封装成本。由于所述引线框架100的基板面积有限，两种芯片的平行排布限制了低压氮化镓高电子迁移率晶体管的面积。此外，在图1中还可以看出，两种芯片及引线框架100之间完全依靠导线103进行连接，所述导线103的设置数量较多，容易产生较大的寄生电感，导致封装器件的性能下降。
请参阅图2至图3，本实施例提供了一种氮化镓器件封装结构，其特征在于：包括：
引线框架200；
封装于所述引线框架200上的第一芯片201，所述第一芯片201包含高压耗尽型氮化镓高电子迁移率晶体管(GaN HEMT)；
封装于所述第一芯片201上的第二芯片202，所述第二芯片202包含低压增强型硅基金属氧化物半导体场效应晶体管(Si MOSFET)。
图2是本实施例中提供的氮化镓器件封装结构的俯视示意图。图3是本实施例中提供的氮化镓器件封装结构的截面示意图。如图2和图3所示，在采用了TO封装结构的所述氮化镓器件封装结构中，所述引线框架200上依次叠置了所述第一芯片201和所述第二芯片202。其中，所述第一芯片201包含高压耗尽型氮化镓高电子迁移率晶体管(GaN HEMT)，所述第二芯片202包含低压增强型硅基金属氧化物半导体场效应晶体管(Si MOSFET)。即是说，所述第一芯片201和所述第二芯片202中分别至少包含了GaN HEMT或Si MOSFET的半导体器件结构，其也可以包含其他可选的部件。
作为示例，如图2所示，所述氮化镓高电子迁移率晶体管的栅极201a、源极201b和漏极201c位于所述第一芯片201的正面；所述硅基金属氧化物半导体场效应晶体管的栅极202a和源极202b位于所述第二芯片202的正面，所述硅基金属氧化物半导体场效应晶体管的漏极位于所述第二芯片202的背面。在图2中，位于所述第二芯片202背面的所述硅基金属氧化物半导体场效应晶体管的漏极未表示出，其连接于下方的所述氮化镓高电子迁移率晶体管的源极201b上。可选地，在本实施例中，所述第一芯片201的氮化镓高电子迁移率晶体管源极201b的焊盘面积大于所述第二芯片202的面积，这使得所述第二芯片202可以直接固定放置于所述氮化镓高电子迁移率晶体管源极201b的焊盘上并进行封装连接。上述设计不但提出了所述第一芯片201和所述第二芯片202之间的可行的布局结构，也巧妙地解决了面积较大的氮化镓高电子迁移率晶体管芯片无法排布的问题。需要指出的是，在本发明的其他实施案例中，源极201b的面积也可以等于或者小于所述第二芯片202的面积，此时仍可采用两者叠置的结构，而所述氮化镓高电子迁移率晶体管源极201b和所述硅基金属氧化物半导体场效应晶体管漏极中至少一方的焊盘可以由凸块结构构成，以确保两者能够稳定地相接触并构成可靠的电性连接结构。
作为示例，如图2所示，所述氮化镓高电子迁移率晶体管与所述硅基金属氧化物半导体场效应晶体管为共源共栅连接。具体地，在本实施例中，所述硅基金属氧化物半导体场效应晶体管的漏极与所述氮化镓高电子迁移率晶体管的源极201b电气连接，所述硅基金属氧化物半导体场效应晶体管的源极202b和所述氮化镓高电子迁移率晶体管的栅极201a电气连接。所述硅基金属氧化物半导体场效应晶体管的栅极202a与所述引线框架的栅极管脚200a连接，所述氮化镓高电子迁移率晶体管的漏极201c与所述引线框架的漏极管脚200c连接，所述硅基金属氧化物半导体场效应晶体管的源极202b与所述引线框架的基板连接。所述引线框架的基板电性连接于所述引线框架的源极管脚200b。相比图1所示的现有技术中的氮化镓器件封装结构，本实施中的氮化镓器件封装结构通过直接叠装所述第一芯片201和所述第二芯片202，显著减少了用于连接的导线203的数量，减少了其产生的寄生电感。
作为示例，如图2和图3所示，所述氮化镓高电子迁移率晶体管通过导电焊料204连接于所述引线框架200上，所述硅基金属氧化物半导体场效应晶体管通过导电膜205粘接于所述氮化镓高电子迁移率晶体管的源极201b焊盘上。本发明通过采用所述导电焊料204或所述导电膜205进行所述引线框架200、所述第一芯片201和所述第二芯片202的电性连接，不但减少了所述导线203的数量，进而减少了其产生的寄生电感，也优化了所述第一芯片201和所述第二芯片202布局排布，减少了芯片所占封装面积。此外，采用所述导电焊料204或所述导电膜205也增强了封装的结构强度，简化了封装工艺流程。需要指出的是，本发明中所述引线框架200、所述第一芯片201和所述第二芯片202的连接并不仅限于本实施例所公开的所述导电焊料204和所述导电膜205，也可以是其他任意可能的电性连接手段。
实施例二
本发明所提供的氮化镓器件封装结构所采用的封装形式不限于直插型TO封装，还包括贴片式TO封装、QFN封装、DFN封装、TOLL封装、SOP封装或SOIC封装等其他封装形式。
例如，如图4所示，本实施例还提供了一种氮化镓器件封装结构，与实施例一中所提供的TO封装结构相比，本实施例的区别在于采用了TOLL封装形式。
具体地，如图4所示，在采用了TOLL封装结构的所述氮化镓器件封装结构中，所述引线框架300上依次叠置了所述第一芯片301和所述第二芯片302。其中，所述第一芯片301包含高压耗尽型氮化镓高电子迁移率晶体管(GaN HEMT)，所述第二芯片302包含低压增强型硅基金属氧化物半导体场效应晶体管(Si MOSFET)。所述氮化镓高电子迁移率晶体管的栅极301a、源极301b和漏极301c位于所述第一芯片301的正面；所述硅基金属氧化物半导体场效应晶体管的栅极302a和源极302b位于所述第二芯片302的正面，所述硅基金属氧化物半导体场效应晶体管的漏极位于所述第二芯片302的背面。可选地，所述第一芯片301的氮化镓高电子迁移率晶体管源极301b的焊盘面积大于所述第二芯片302的面积。
作为示例，如图4所示，所述氮化镓高电子迁移率晶体管与所述硅基金属氧化物半导体场效应晶体管通过导线303进行共源共栅连接。具体地，在本实施例中，所述硅基金属氧化物半导体场效应晶体管的漏极与所述氮化镓高电子迁移率晶体管的源极301b电气连接，所述硅基金属氧化物半导体场效应晶体管的源极302b和所述氮化镓高电子迁移率晶体管的栅极301a电气连接。所述硅基金属氧化物半导体场效应晶体管的栅极302a与所述引线框架的栅极管脚300a连接，所述氮化镓高电子迁移率晶体管的漏极301c与所述引线框架的漏极管脚300c连接，所述硅基金属氧化物半导体场效应晶体管的源极302b与所述引线框架的基板连接。所述引线框架的基板电性连接于所述引线框架的源极管脚300b。
作为示例，如图4所示，所述氮化镓高电子迁移率晶体管通过导电焊料304连接于所述引线框架300上，所述硅基金属氧化物半导体场效应晶体管通过导电膜305粘接于所述氮化镓高电子迁移率晶体管的源极301b焊盘上。
作为示例，如图4所示，当所述氮化镓器件封装结构采用本实施例所述的TOLL封装时，所述硅基金属氧化物半导体场效应晶体管的源极302b还连接于所述引线框架的开尔文源极管脚300d。此外，上述开尔文源极连接结构还适用于本发明采用QFN封装和DFN封装时的情况。
本实施例的其他实施方案与实施例一相同，此处不再赘述。
实施例三
如图5所示，本实施例提供了一种氮化镓器件封装结构，与实施例一相比，本实施例的区别在于采用了QFN封装形式。
具体地，如图5所示，在采用了QFN封装结构的所述氮化镓器件封装结构中，所述引线框架400上依次叠置了所述第一芯片401和所述第二芯片402。其中，所述第一芯片401包含高压耗尽型氮化镓高电子迁移率晶体管(GaN HEMT)，所述第二芯片402包含低压增强型硅基金属氧化物半导体场效应晶体管(Si MOSFET)。所述氮化镓高电子迁移率晶体管的栅极401a、源极401b和漏极401c位于所述第一芯片401的正面；所述硅基金属氧化物半导体场效应晶体管的栅极402a和源极402b位于所述第二芯片402的正面，所述硅基金属氧化物半导体场效应晶体管的漏极位于所述第二芯片402的背面。可选地，所述第一芯片401的氮化镓高电子迁移率晶体管源极401b的焊盘面积大于所述第二芯片402的面积。
作为示例，如图5所示，所述氮化镓高电子迁移率晶体管与所述硅基金属氧化物半导体场效应晶体管通过导线403进行共源共栅连接。具体地，在本实施例中，所述硅基金属氧化物半导体场效应晶体管的漏极与所述氮化镓高电子迁移率晶体管的源极401b电气连接，所述硅基金属氧化物半导体场效应晶体管的源极402b和所述氮化镓高电子迁移率晶体管的栅极401a电气连接。所述硅基金属氧化物半导体场效应晶体管的栅极402a与所述引线框架的栅极管脚400a连接，所述氮化镓高电子迁移率晶体管的漏极401c与所述引线框架的漏极管脚400c连接，所述硅基金属氧化物半导体场效应晶体管的源极402b与所述引线框架的基板连接。所述引线框架的基板电性连接于所述引线框架的源极管脚400b。
作为示例，如图5所示，所述氮化镓高电子迁移率晶体管通过导电焊料404连接于所述引线框架400上，所述硅基金属氧化物半导体场效应晶体管通过导电膜405粘接于所述氮化镓高电子迁移率晶体管的源极401b焊盘上。
作为示例，如图5所示，当所述氮化镓器件封装结构采用本实施例所述的QFN封装时，所述硅基金属氧化物半导体场效应晶体管的源极402b还连接于所述引线框架的开尔文源极管脚400d。
本实施例的其他实施方案与实施例一相同，此处不再赘述。
综上所述，本发明提供了一种氮化镓器件封装结构，包括：引线框架；封装于所述引线框架上的第一芯片，所述第一芯片包含氮化镓高电子迁移率晶体管；封装于所述第一芯片上的第二芯片，所述第二芯片包含硅基金属氧化物半导体场效应晶体管。本发明通过引入一种新的氮化镓器件封装结构，采用直接叠装的形式，将低压增强型硅基金属氧化物半导体场效应晶体管的漏电极采用导电膜粘接在高压耗尽型氮化镓高电子迁移率晶体管芯片的源极电极处，减少了封装结构中的绑定线，从而减小了寄生电感；直接叠装的结构还优化了芯片的布局排布，有效减小了封装面积；且封装结构不使用DBC板，降低了封装成本。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种氮化镓器件封装结构，其特征在于，包括：
引线框架；
封装于所述引线框架上的第一芯片，所述第一芯片包含氮化镓高电子迁移率晶体管；所述氮化镓高电子迁移率晶体管的栅极、源极和漏极位于所述第一芯片的正面；
封装于所述第一芯片上的第二芯片，所述第二芯片包含硅基金属氧化物半导体场效应晶体管；所述硅基金属氧化物半导体场效应晶体管的栅极和源极位于所述第二芯片的正面，所述硅基金属氧化物半导体场效应晶体管的漏极位于所述第二芯片的背面；
所述第一芯片的氮化镓高电子迁移率晶体管源极的焊盘面积大于所述第二芯片的面积；
其中，所述硅基金属氧化物半导体场效应晶体管的栅极与所述引线框架的栅极管脚连接，所述氮化镓高电子迁移率晶体管的漏极与所述引线框架的漏极管脚通过导线连接，所述硅基金属氧化物半导体场效应晶体管的源极与所述引线框架的基板连接。
2.根据权利要求1所述的氮化镓器件封装结构，其特征在于，所述氮化镓高电子迁移率晶体管为高压耗尽型氮化镓高电子迁移率晶体管；所述硅基金属氧化物半导体场效应晶体管为低压增强型硅基金属氧化物半导体场效应晶体管。
3.根据权利要求1所述的氮化镓器件封装结构，其特征在于，所述氮化镓高电子迁移率晶体管与所述硅基金属氧化物半导体场效应晶体管为共源共栅连接。
4.根据权利要求3所述的氮化镓器件封装结构，其特征在于，所述硅基金属氧化物半导体场效应晶体管的漏极与所述氮化镓高电子迁移率晶体管的源极电气连接，所述硅基金属氧化物半导体场效应晶体管的源极和所述氮化镓高电子迁移率晶体管的栅极电气连接。
5.根据权利要求3至4中任一项所述的氮化镓器件封装结构，其特征在于，所述氮化镓高电子迁移率晶体管通过导电焊料连接于所述引线框架上，所述硅基金属氧化物半导体场效应晶体管通过导电膜粘接于所述氮化镓高电子迁移率晶体管的源极焊盘上。
6.根据权利要求1所述的氮化镓器件封装结构，其特征在于，所述氮化镓器件封装结构所采用的封装方法包括直插型TO封装、贴片式TO封装、QFN封装、DFN封装、TOLL封装、SOP封装或SOIC封装。
7.根据权利要求6所述的氮化镓器件封装结构，其特征在于，当所述氮化镓器件封装结构采用所述QFN封装、所述DFN封装或所述TOLL封装时，所述硅基金属氧化物半导体场效应晶体管的源极还连接于所述引线框架的开尔文源极管脚。
CN202010171081.7A 2020-03-12 2020-03-12 氮化镓器件封装结构 Active CN113394209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010171081.7A CN113394209B (zh) 2020-03-12 2020-03-12 氮化镓器件封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010171081.7A CN113394209B (zh) 2020-03-12 2020-03-12 氮化镓器件封装结构

Publications (2)

Publication Number Publication Date
CN113394209A CN113394209A (zh) 2021-09-14
CN113394209B true CN113394209B (zh) 2023-01-13

Family

ID=77615629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010171081.7A Active CN113394209B (zh) 2020-03-12 2020-03-12 氮化镓器件封装结构

Country Status (1)

Country Link
CN (1) CN113394209B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114649288A (zh) * 2022-03-21 2022-06-21 南京芯干线科技有限公司 一种宽禁带半导体模块的封装结构以及封装方法
CN118198019B (zh) * 2024-05-17 2024-07-19 英诺赛科（珠海）科技有限公司 一种降压转化器封装结构
CN118486719A (zh) * 2024-05-31 2024-08-13 深圳平湖实验室 一种叠层结构的级联型氮化镓功率器件及其制备方法
CN118431170B (zh) * 2024-07-03 2024-09-03 深圳平创半导体有限公司 一种晶体管封装结构及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6145985B2 (ja) * 2012-10-09 2017-06-14 日亜化学工業株式会社 電界効果トランジスタ
US9269789B2 (en) * 2013-03-15 2016-02-23 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device and structure therefor
US9257424B2 (en) * 2013-11-08 2016-02-09 Infineon Technologies Austria Ag Semiconductor device
FR3059155B1 (fr) * 2016-11-23 2018-11-16 Exagan Circuit integre forme d'un empilement de deux puces connectees en serie
CN109935561A (zh) * 2017-12-18 2019-06-25 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓器件的封装方法

Also Published As

Publication number Publication date
CN113394209A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
CN113394209B (zh) 氮化镓器件封装结构
US9312245B2 (en) III-nitride device and FET in a package
CN205789962U (zh) 电路和封装式电子设备
CN103872006B (zh) 级联电路
EP2840605B1 (en) A semiconductor component having a lateral semiconductor device and a vertical semiconductor device
US9530774B2 (en) Semiconductor package for III-nitride transistor stacked with diode
US9099441B2 (en) Power transistor arrangement and method for manufacturing the same
US20060151868A1 (en) Package for gallium nitride semiconductor devices
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
JP2023123879A (ja) 半導体装置
CN104253118B (zh) 半导体封装件
CN109935561A (zh) 一种氮化镓器件及氮化镓器件的封装方法
US20230123782A1 (en) Method of manufacture for a cascode semiconductor device
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
WO2023237064A1 (zh) 用于功率氮化镓hemt器件的4引脚to-247封装结构
EP1079434A2 (en) Power device packaging structure
US11227819B2 (en) Cascode semiconductor device and method of manufacture
US20230386981A1 (en) Semiconductor device
TWI751008B (zh) 雙電晶體的封裝結構
CN116230714A (zh) 氮化镓集成功率芯片及其制造方法
CN114864528A (zh) 半导体器件和半导体器件的制造方法
EP2309538A2 (en) Package for semiconductor devices
CN217134372U (zh) 一种开关电源的封装结构
CN111987050A (zh) 具有节省空间的引线和管芯焊盘设计的半导体封装
CN207753000U (zh) 一种氮化镓器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant