[go: up one dir, main page]

CN113345967B - 薄膜晶体管及led背板 - Google Patents

薄膜晶体管及led背板 Download PDF

Info

Publication number
CN113345967B
CN113345967B CN202110555450.7A CN202110555450A CN113345967B CN 113345967 B CN113345967 B CN 113345967B CN 202110555450 A CN202110555450 A CN 202110555450A CN 113345967 B CN113345967 B CN 113345967B
Authority
CN
China
Prior art keywords
gate
thin film
film transistor
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110555450.7A
Other languages
English (en)
Other versions
CN113345967A (zh
Inventor
程希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202110555450.7A priority Critical patent/CN113345967B/zh
Priority to US17/419,354 priority patent/US12218245B2/en
Priority to PCT/CN2021/097392 priority patent/WO2022241830A1/zh
Publication of CN113345967A publication Critical patent/CN113345967A/zh
Application granted granted Critical
Publication of CN113345967B publication Critical patent/CN113345967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种薄膜晶体管及LED背板。薄膜晶体管包括：第一栅极、第一绝缘层、第一源极、半导体层、第一漏极、第二绝缘层和第二栅极，第一绝缘层覆盖第一栅极，第一源极、半导体层和第一漏极均设在第一绝缘层远离第一栅极的一侧，第二绝缘层覆盖在第一漏极、半导体层和第一源极上，第二栅极设在第二绝缘层远离第一栅极一侧的表面上，第一源极、半导体层和第一漏极共同形成垂直沟道结构。本申请薄膜晶体管拥有超高的开态电流和较低的漏电流，还能够调控阈值电压。

Description

薄膜晶体管及LED背板
技术领域
本申请涉及显示领域，具体涉及一种薄膜晶体管及LED背板。
背景技术
随着高阶TV市场对画质的要求越来越高，提升显示画质成为高阶TV的一个新需求。目前8K OLED(OrganicElectroluminesence Display，有机发光二极管)受限于补偿电路、铟镓锌氧化物(indium gallium zinc oxide，IGZO)背板技术及驱动设计等问题，尚需开发。而Mini LED作为一个全新的显示技术，在亮度、功耗上较OLED和液晶显示有优势。
Mini LED背光相比传统背光的区别在于：Mini LED可以通过区域调光(localdimming)实现百万级的对比度，而传统背光开启时所有的灯都会开启，在面板上不显示的区域也会受到背光照射，导致暗态不够黑，对比度低；而Mini LED可以与面板的显示画面匹配实现区域开启背光，面板上不显示的区域背光不开启，实现完全的黑态，从而达到百万级的对比度。其中主动式(Active Matrix，AM)Mini LED作为有源矩阵驱动技术，在提高显示画质的同时可以大幅降低驱动成本，因此目前正有多家企业在开发。
但是由于Mini LED背板为电流驱动，因此对背板薄膜晶体管(Thin FilmTransistor，TFT)器件的驱动能力提出了更高的要求。但目前非晶硅薄膜晶体管(a-SiTFT)受限于迁移率、IGZO受限于稳定性，低温多晶硅(Low Temperature Poly-Silicon，LTPS)受限于复杂的制造工艺，成本过高，且难以满足大尺寸需求，在AM Mini-LED应用上均存在一定挑战。而且Mini-LED驱动对TFT的漏电要求也较高，TFT过高的漏电流会导致Mini-LED出现亮暗不均的问题。
发明内容
本申请实施例提供一种薄膜晶体管及LED背板，其拥有超高的开态电流，较低的漏电流，可以调控阈值电压，适用于LED背板。
本申请实施例提供了一种薄膜晶体管，包括：
第一栅极；
第一绝缘层，覆盖所述第一栅极；
第一源极，设在所述第一绝缘层远离所述第一栅极的一侧；
半导体层，设在所述第一绝缘层远离所述第一栅极的一侧；
第一漏极，设在所述第一绝缘层远离所述第一栅极的一侧；
第二绝缘层，覆盖在所述第一漏极、所述半导体层和所述第一源极上；及
第二栅极，设在所述第二绝缘层远离所述第一栅极一侧的表面上；
其中所述第一源极、所述半导体层和所述第一漏极共同形成垂直沟道结构。
可选的，在本申请一些实施例中，所述第一源极与所述半导体层靠近所述第一栅极一侧的表面电性连接，所述第一漏极与所述半导体层远离所述第一栅极一侧的表面电性连接。
可选的，在本申请一些实施例中，所述第一源极通过第一导电薄膜与所述半导体层靠近所述第一栅极一侧的表面电性连接，且所述第一导电薄膜具有至少一贯穿孔。
可选的，在本申请一些实施例中，所述第一导电薄膜为具有至少一贯穿孔的氧化铟锡薄膜或具有至少一贯穿孔的金属薄膜。
可选的，在本申请一些实施例中，所述第一源极和所述半导体层均设在所述第一绝缘层远离所述第一栅极一侧的表面上，且所述第一导电薄膜由所述第一源极的表面延伸至所述半导体层靠近所述第一栅极一侧的表面，并至少部分覆盖所述第一源极的表面以及至少部分覆盖所述半导体层靠近所述第一栅极一侧的表面；
或者，所述第一源极设在所述第一绝缘层远离所述第一栅极一侧的表面上，所述第一导电薄膜设在所述第一源极远离所述第一栅极一侧的表面上，所述半导体层设在所述第一导电薄膜远离所述第一栅极一侧的表面上。
可选的，在本申请一些实施例中，所述第一漏极设在所述半导体层远离所述第一栅极一侧的表面上，并部分覆盖所述半导体层，所述第二栅极的正投影与所述半导体层的正投影至少部分重叠，且所述第二栅极的正投影与所述第一漏极的正投影无重叠。
可选的，在本申请一些实施例中，所述第一漏极叠置在所述半导体层远离所述第一栅极的一侧的表面上，且所述第一漏极与所述半导体层之间设有第二导电薄膜，所述第二导电薄膜具有至少一贯穿孔。
相应的，本申请实施例还提供了一种LED背板，其包括至少一上述任一所述的薄膜晶体管，并且所述薄膜晶体管用作为LED的驱动薄膜晶体管。
可选的，在本申请一些实施例中，所述LED为Mini-LED。
可选的，在本申请一些实施例中，所述LED背板包括2T1C电路结构，所述2T1C电路结构包括：
一驱动薄膜晶体管；
一开关薄膜晶体管，包括第三栅极、第二源极和第二漏极，所述第三栅极接入第一扫描信号，所述第二源极接入数据信号；
一存储电容，其一端连接至所述开关薄膜晶体管的第一漏极，另一端接地；及
一LED；
其中，所述驱动薄膜晶体管的第一栅极连接至所述开关薄膜晶体管的第二漏极，所述驱动薄膜晶体管的第二栅极接入第二扫描信号，所述驱动薄膜晶体管的第一源极连接至所述LED的一端，所述LED的另一端接入工作电压信号，所述驱动薄膜晶体管的第一漏极接地
本申请实施例所述薄膜晶体管采用双栅极垂直沟道结构，垂直沟道的长度即为半导体层的厚度，可以做到纳米级，能够使得薄膜晶体管拥有超高的开态电流以及更大的驱动能力，并且上下两个栅极的双栅极结构能够降低漏电流，还能够控制阈值电压。此外，本申请实施例所述薄膜晶体管用于LED背板(例如Mini-LED背板)能够提升所述LED背板的驱动能力，并且所述薄膜晶体管低漏电流的特性还能够提高LED的亮度均一性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中传统平面结构薄膜晶体管的立体结构示意图；
图2是本申请第一实施例提供的薄膜晶体管的第一种结构的立体示意图；
图3是本申请第一实施例提供的薄膜晶体管的第一种结构的剖面示意图；
图4是本申请第一实施例提供的薄膜晶体管的第二种结构的剖面示意图；
图5是本申请第一实施例提供的薄膜晶体管的第三种结构的剖面示意图；
图6是本申请第二实施例提供的薄膜晶体管的第一种结构的剖面示意图；
图7是本申请第二实施例提供的薄膜晶体管的第二种结构的剖面示意图；
图8是本申请第二实施例提供的薄膜晶体管的第三种结构的剖面示意图；
图9是本申请实施例提供的LED背板的2T1C电路结构的电路图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图2至图9，本申请实施例提供一种薄膜晶体管(Thin Film Transistor，TFT)及Mini-LED背板，以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图2至图5，本申请第一实施例提供了一种薄膜晶体管，具体为一种双栅极垂直沟道结构的薄膜晶体管。本申请第一实施例所述薄膜晶体管可以是N型TFT(以电子为载流子)，也可以是P型TFT(以空穴为载流子)。所述薄膜晶体管包括第一栅极100，第一绝缘层200，第一源极300，半导体层500，第一漏极700，第二绝缘层800和第二栅极900。
所述第一栅极100的材质为金属材料，其可以通过物理气相沉积(PhysicalVapour Deposition，PVD)的方式制作。
请参阅图2至图5，所述第一绝缘层200覆盖所述第一栅极100。所述第一绝缘层200的材质为绝缘材料。所述第一绝缘层200可以通过旋涂、化学气相沉积(Chemical VaporDeposition，CVD)或刮涂的方式制作。
请参阅图2至图5，所述第一源极300、所述半导体层500和所述第一漏极700均设在所述第一绝缘层200远离所述第一栅极100的一侧，且所述第一源极300、所述半导体层500和所述第一漏极700共同形成垂直沟道结构。所述第一源极300的材质为金属材料，其可以通过旋涂或刮涂的方式制作。所述第一漏极700的材质均为金属材料，其可以通过物理气相沉积或蒸镀的方式制作。所述半导体层500的材质可以为有机半导体材料，其可以通过旋涂或刮涂的方式制作；所述半导体层500的材质也可以为无机半导体材料，其可以通过化学气相沉积及黄光制程制作。
具体的，所述第一源极300与所述半导体层500靠近所述第一栅极100一侧的表面电性连接，所述第一漏极700与所述半导体层500远离所述第一栅极100一侧的表面电性连接。这样使得所述第一源极300、所述半导体层500和所述第一漏极700共同形成垂直沟道结构。
在一实施例中，请参阅图2至图5，所述第一源极300通过第一导电薄膜400与所述半导体层500靠近所述第一栅极100一侧的表面电性连接，且所述第一导电薄膜400具有至少一贯穿孔。所述第一导电薄膜400具有贯穿孔，能够使所述第一栅极100的电场穿过所述贯穿孔调控所述半导体层500中的载流子，避免所述第一栅极100的电场被整层金属的所述第一源极300屏蔽。需要说明的是，所述第一导电薄膜400的贯穿孔是指在所述第一导电薄膜400厚度方向上(与所述第一栅极100垂直的方向)贯穿所述第一导电薄膜400，所述贯穿孔的数量可以是一个也可以是多个(例如两个、三个或以上)，所述贯穿孔的形状可以是规则图形(例如圆形、长方形或多边形)，也可以是不规则的形状，所述贯穿孔的尺寸包括但不限于为纳米级，当所述贯穿孔的数量为三个或三个以上时，它们可以是规则排列，也可以是不规则排列。所述第一导电薄膜400例如可以为具有至少一贯穿孔的氧化铟锡(ITO)薄膜，其可以通过在ITO薄膜上制作很多纳米小孔的方式制备，其中纳米小孔贯穿ITO薄膜的远离所述第一栅极100一侧的表面和靠近所述第一栅极100一侧的表面。所述第一导电薄膜400还可以例如为具有至少一贯穿孔的金属薄膜。所述金属薄膜的材质例如为金、银、铝等。在一实施例中，所述第一导电薄膜400为银纳米线薄膜。由于所述银纳米线的形态呈线形，因此所述银纳米线薄膜中很多银纳米线交叠在一起形成网状结构或类似网状的结构，使得所述第一栅极100的电场能够穿过所述银纳米线薄膜以调控所述半导体层500中的载流子。所述银纳米线薄膜可以通过旋涂含有银纳米线的溶液的方式制备，也可以通过自组装的方式制作。
示例性的，请参阅图3和图4，所述第一源极300与所述半导体层500可以是同层设置(非叠置的)，具体的，所述第一源极300和所述半导体层500均设在所述第一绝缘层200远离所述第一栅极100一侧的表面上，且所述第一导电薄膜400由所述第一源极300的表面延伸至所述半导体层500靠近所述第一栅极100一侧的表面，并至少部分覆盖所述第一源极300的表面以及至少部分覆盖所述半导体层500靠近所述第一栅极100一侧的表面(即所述半导体层500的正投影与所述第一导电薄膜400的正投影有重叠)。可以理解的是，请参阅图3，所述第一导电薄膜400的一部分可以是至少部分覆盖在所述第一源极300远离所述第一栅极100一侧的表面上，此种情况下，所述第一导电薄膜400一部分设在所述第一源极300的上表面及侧壁上，另一部分设在所述第一绝缘层200上，在制作时，可以先在所述第一绝缘层200上制备所述第一源极300，再在所述第一源极300和所述第一绝缘层200上制备第一导电薄膜400(例如为银纳米线薄膜)，然后再在所述第一导电薄膜400上制备半导体层500(所述半导体层500与所述第一源极300无叠置)，需要说明的是，所述第一导电薄膜400可以是部分覆盖所述第一源极300远离所述第一栅极100一侧的表面，也可以是全部覆盖所述第一源极300远离所述第一栅极100一侧的表面，同样的，所述第一导电薄膜400可以是部分覆盖所述半导体层500靠近所述第一栅极100一侧的表面，也可以是全部覆盖所述半导体层500靠近所述第一栅极100一侧的表面；请参阅图4，所述第一导电薄膜400也可以是至少部分覆盖在所述第一源极300靠近所述第一栅极100一侧的表面上(即所述第一源极300的正投影与所述第一导电薄膜400的正投影有重叠)，此种情况下，所述第一导电薄膜400可以直接设在所述第一绝缘层200上，而所述第一源极300和所述半导体层500则设在所述第一导电薄膜400上，在制作时，可以先在所述第一绝缘层200上制备所述第一导电薄膜400，然后在所述第一导电薄膜400上制备所述第一源极300和所述半导体层500，需要说明的是，所述第一导电薄膜400可以是部分覆盖所述第一源极300靠近所述第一栅极100一侧的表面，也可以是全部覆盖所述第一源极300靠近所述第一栅极100一侧的表面，同样的，所述第一导电薄膜400可以是部分覆盖所述半导体层500靠近所述第一栅极100一侧的表面，也可以是全部覆盖所述半导体层500靠近所述第一栅极100一侧的表面。
示例性的，请参阅图5，所述第一源极300与所述半导体层500还可以是叠置的，所述第一源极300设在所述第一绝缘层200远离所述第一栅极100一侧的表面上，所述第一导电薄膜400设在所述第一源极300远离所述第一栅极100一侧的表面上，所述半导体层500设在所述第一导电薄膜400远离所述第一栅极100一侧的表面上，即所述第一源极300、所述第一导电薄膜400和所述半导体层500依次叠置。在本实施例中，由于所述第一导电薄膜400具有贯穿孔，使得所述第一栅极100的电场能够透过所述贯穿孔调控所述半导体层500中的载流子，而不被所述第一源极300屏蔽。
现有技术较常采用的是传统平面型薄膜晶体管，请参阅图1，传统平面型薄膜晶体管包括栅极10，电介质绝缘层20、源极30、沟道层40和漏极50，其中所述源极30、所述漏极50和沟道层40在同一层上水平设置，载流子传输方向或电流方向位于水平传输(如图1中所示的X方向)，由于传统平面型薄膜晶体管受限于曝光机精度，其沟道长度最短只能做到微米级(例如大约10微米)，因而导致平面型薄膜晶体管输出电流不高，驱动能力受限。
本申请实施例所述薄膜晶体管采用垂直沟道结构，载流子传输方向或电流方向为垂直传输(如图3至图5中所示的Y方向)，垂直沟道的长度即为半导体层500的厚度，而半导体层500可以做到纳米级，是传统平面型薄膜晶体管的百分之一甚至更小，因而本申请实施例所述薄膜晶体管拥有超高的开态电流以及更大的驱动能力。
请参阅图2至图5所示，所述第一漏极700设在所述半导体层500远离所述第一栅极100一侧的表面上，并部分覆盖所述半导体层500。在制作时，直接在所述半导体层500上制作所述第一漏极700，图案化使所述半导体层500从所述第一漏极700中部分暴露出来。
请参阅图2至图5所示，所述第二绝缘层800覆盖在所述第一漏极700、所述半导体层500和所述第一源极300上。所述第二绝缘层800的材质为绝缘材料，其可以通过旋涂、化学气相沉积和刮涂的方式制作。
请参阅图2至图5所示，所述第二栅极900设在所述第二绝缘层800远离所述第一栅极100一侧的表面上。所述第二栅极900的材质为金属材料，其可以通过物理气相沉积的方式制作。具体的，所述第二栅极900的正投影与所述半导体层500的正投影至少部分重叠，且所述第二栅极900的正投影与所述第一漏极700的正投影无重叠，即：使所述第二栅极900的位置与所述半导体层500从所述第一漏极700中暴露的部分相对应，进而使所述第二栅极900的电场能够到达所述半导体层500并调控所述半导体层500的载流子，而避免被所述第一漏极700屏蔽。
本申请实施例所述薄膜晶体管采用上下两个栅极(即所述第一栅极100和所述第二栅极900)的双栅结构，不仅能够增强栅极对载流子的控制能力，降低漏电流，还能够控制阈值电压。当所述薄膜晶体管为N型时，所述薄膜晶体管的工作原理为：(1)开启阶段：所述第一栅极100给一个正的高电位开启电压，在所述半导体层500与所述第一导电膜层的界面处产生电子，所述薄膜晶体管开启；所述第二栅极900给一个负的电压，进一步使得所述半导体中的电子向沟道处聚集，增加沟道中的载流子，增加开态电流；(2)关闭阶段(主要为空穴参与导电)：所述第一栅极100给一个负向的电压，沟道界面处半导体层500的载流子耗尽，电子向背沟道移动(所述半导体层500与所述第二绝缘层800的界面)，空穴向沟道移动，此时沟道中仅有少子空穴参与导电；所述第二栅极900同样为负电压，背沟道中的空穴向前沟道(所述半导体层500与所述第一绝缘层200的界面)移动，减少了向沟道移动的空穴数量，从而降低漏电流(off电流)。
当所述薄膜晶体管为P型时，所述薄膜晶体管的工作原理为：(1)开启阶段：所述第一栅极100给一个负的高电位开启电压，在所述半导体层500与所述第一导电膜层的界面处产生空穴，所述薄膜晶体管开启；所述第二栅极900给一个正的电压，进一步使得所述半导体中的空穴向沟道处聚集，增加沟道中的载流子，增加开态电流；(2)关闭阶段(主要为电子参与导电)：所述第一栅极100给一个正向的电压，沟道界面处半导体层500的载流子耗尽，空穴向背沟道移动(所述半导体层500与所述第二绝缘层800的界面)，电子向沟道移动，此时沟道中仅有少数电子参与导电；所述第二栅极900同样为正电压，背沟道中的电子向前沟道(所述半导体层500与所述第一绝缘层200的界面)移动，可以减少向沟道移动的电子数量，从而降低漏电流(off电流)。
请参阅图6至图8，本申请第二实施例的薄膜晶体管也为双栅极垂直沟道结构的薄膜晶体管，其可以是N型TFT(以电子为载流子)，也可以是P型TFT(以空穴为载流子)，其结构相似于本申请第一实施例，并大致沿用相同元件名称及图号，但其与第一实施例的区别在于：第二实施例的薄膜晶体管进一步增设第二导电薄膜600。具体的，所述第一漏极700叠置在所述半导体层500远离所述第一栅极100的一侧的表面上，且所述第一漏极700与所述半导体层500之间设有第二导电薄膜600，所述第二导电薄膜600具有至少一贯穿孔。本申请第二实施例中，所述第二导电薄膜600具有贯穿孔，能够使得所述第二栅极900的电场能够穿过所述贯穿孔调控所述半导体层500中的载流子，避免所述第二栅极900的电场被整层金属的所述第一漏极700屏蔽。
需要说明的是，所述第二导电薄膜600的贯穿孔是指在所述第二导电薄膜600厚度方向上(与所述第一栅极100垂直的方向)贯穿所述第二导电薄膜600，所述贯穿孔的数量可以是一个也可以是多个(例如两个、三个或以上)，所述贯穿孔的形状可以是规则图形(例如圆形、长方形或多边形)，也可以是不规则的形状，所述贯穿孔的尺寸包括但不限于为纳米级，当所述贯穿孔的数量为三个或三个以上时，它们可以是规则排列，也可以是不规则排列。所述第二导电薄膜600与所述第一导电薄膜400的材质可以是相同的，也可以是不同的；所述第二导电薄膜600与所述第一导电薄膜400不会将所述第一源极300与所述第一漏极700短接。所述第二导电薄膜600例如可以为具有至少一贯穿孔的氧化铟锡(ITO)薄膜，其可以通过在ITO薄膜上制作很多纳米小孔的方式制备，其中纳米小孔贯穿ITO薄膜的远离所述第一栅极100一侧的表面和靠近所述第一栅极100一侧的表面。所述第二导电薄膜600还可以为具有至少一贯穿孔的金属薄膜，所述金属薄膜的材质例如为金、银、铝等。在一实施例中，所述第二导电薄膜600为银纳米线薄膜。
在本实施例中，与第一实施例相同，所述第一源极300与所述半导体层500可以是非叠置的(请参阅图6和图7)，也可以叠置的(请参阅图8)。相关描述可以参考第一实施例。
本实施例通过增设所述第二导电薄膜600可以使得第二栅极900的位置不受所述第一漏极700的限制，使得所述第二栅极900的电场能够穿过所述第二导电薄膜600的贯穿孔以调控所述半导体层500中的载流子，而避免所述第二栅极900的电场被由整层金属制成的所述第一漏极700所屏蔽。因此本实施例无需因防止所述第二栅极900的电场被所述第一漏极700屏蔽而专门将所述半导体层500从所述第一漏极700中部分暴露出来，而所述第一漏极700则可以是完全覆盖所述半导体层500的，简化了制作工艺。在制作时，在所述半导体层500上制备一层具有贯穿孔的第二导电薄膜600，然后再所述第二导电薄膜600上制作所述第一漏极700即可。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上本申请各实施例所述薄膜晶体管可以用于LED背板。
相应的，本申请实施例还提供了一种LED背板，其包括至少一上述任一所述的薄膜晶体管，并且所述薄膜晶体管用作为LED的驱动薄膜晶体管。
在本申请实施例中，由于所述驱动薄膜晶体管具有超高的开态电流和较强的驱动能力，能够提升所述LED背板(例如Mini-LED背板)的驱动能力，并且所述驱动薄膜晶体管低漏电流的特性还能够提高LED的亮度均一性，解决TFT过高的漏电流导致的LED(例如Mini-LED)出现亮暗不均的问题，通过调节所述驱动薄膜晶体管的第二栅极900的电压还可以控制所述驱动薄膜晶体管的阈值电压，能够满足在LED背板(例如Mini-LED背板)中的应用。
在本申请实施例中，所述LED可以例如为Mini-LED即指芯片尺寸介于50μm至200μm之间的LED器件。
在本申请实施例中，所述LED背板可以采用2T1C、3T1C、6T1C、7T1C等电路结构。需要说明的是，由2个薄膜晶体管(TFT)和1个存储电容(C)组成的电路，根据TFT和C的数量，可以简称为2T1C；同理，由3个薄膜晶体管(TFT)和1个存储电容(C)组成的电路简称为3T1C，由6个薄膜晶体管(TFT)和1个存储电容(C)组成的电路简称为6T1C，由7个薄膜晶体管(TFT)和1个存储电容(C)组成的电路简称为7T1C。
在一实施例中，请参阅图9，所述LED背板包括2T1C电路结构，所述2T1C电路结构包括：一开关薄膜晶体管(T2)，一存储电容(Cs)，一驱动薄膜晶体管(T1)和一LED。
所述开关薄膜晶体管(T2)包括第三栅极、第二源极和第二漏极。所述第三栅极接入第一扫描信号(SCAN1)。所述第二源极接入数据信号(DATA)。所述开关薄膜晶体管可以例如为普通的a-Si薄膜晶体管。
所述存储电容(Cs)的一端连接至所述开关薄膜晶体管(T2)的第一漏极，另一端接地。
所述驱动薄膜晶体管(T1)的第一栅极连接至所述开关薄膜晶体管(T2)的第二漏极，所述驱动薄膜晶体管(T1)的第二栅极接入第二扫描信号(SCAN2)，所述驱动薄膜晶体管(T1)的第一源极与所述LED的一端，所述LED的另一端接入工作电压信号(VDD信号)，所述驱动薄膜晶体管(T1)的第一漏极接地。
本实施例通过采用2T1C的电路能够减小了金属布线的复杂程度。
综上所述，本申请实施例所述薄膜晶体管采用双栅极垂直沟道结构，垂直沟道的长度即为半导体层500的厚度，由于半导体层500可以做到纳米级，是传统平面型薄膜晶体管的百分之一，甚至更小，因此，能够使得薄膜晶体管拥有超高的开态电流以及更大的驱动能力，并且上下两个栅极的双栅极结构能够降低漏电流，还能够控制阈值电压。此外，本申请实施例所述薄膜晶体管用于LED背板(例如Mini-LED背板)能够提升背板的驱动能力，并且所述薄膜晶体管低漏电流的特性还能够提高LED的亮度均一性。
以上对本申请实施例所提供的一种薄膜晶体管及LED背板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (9)

1.一种薄膜晶体管，其特征在于，包括：
第一栅极；
第一绝缘层，覆盖所述第一栅极；
第一源极，设在所述第一绝缘层远离所述第一栅极的一侧；
半导体层，设在所述第一绝缘层远离所述第一栅极的一侧；
第一漏极，设在所述第一绝缘层远离所述第一栅极的一侧；
第二绝缘层，覆盖在所述第一漏极、所述半导体层和所述第一源极上；及
第二栅极，设在所述第二绝缘层远离所述第一栅极一侧的表面上；
其中所述第一源极、所述半导体层和所述第一漏极共同形成垂直沟道结构；
所述第一源极通过第一导电薄膜与所述半导体层靠近所述第一栅极一侧的表面电性连接，且所述第一导电薄膜具有至少一贯穿孔，所述贯穿孔沿与所述第一栅极垂直的方向贯穿所述第一导电薄膜。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述第一源极与所述半导体层靠近所述第一栅极一侧的表面电性连接，所述第一漏极与所述半导体层远离所述第一栅极一侧的表面电性连接。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述第一导电薄膜为具有至少一贯穿孔的氧化铟锡薄膜或具有至少一贯穿孔的金属薄膜。
4.如权利要求2所述的薄膜晶体管，其特征在于，所述第一源极和所述半导体层均设在所述第一绝缘层远离所述第一栅极一侧的表面上，且所述第一导电薄膜由所述第一源极的表面延伸至所述半导体层靠近所述第一栅极一侧的表面，并至少部分覆盖所述第一源极的表面以及至少部分覆盖所述半导体层靠近所述第一栅极一侧的表面；
或者，所述第一源极设在所述第一绝缘层远离所述第一栅极一侧的表面上，所述第一导电薄膜设在所述第一源极远离所述第一栅极一侧的表面上，所述半导体层设在所述第一导电薄膜远离所述第一栅极一侧的表面上。
5.如权利要求2所述的薄膜晶体管，其特征在于，所述第一漏极设在所述半导体层远离所述第一栅极一侧的表面上，并部分覆盖所述半导体层，所述第二栅极的正投影与所述半导体层的正投影至少部分重叠，且所述第二栅极的正投影与所述第一漏极的正投影无重叠。
6.如权利要求2所述的薄膜晶体管，其特征在于，所述第一漏极叠置在所述半导体层远离所述第一栅极的一侧的表面上，且所述第一漏极与所述半导体层之间设有第二导电薄膜，所述第二导电薄膜具有至少一贯穿孔。
7.一种LED背板，其特征在于，包括至少一如权利要求1-6任一项所述的薄膜晶体管，并且所述薄膜晶体管用作为LED的驱动薄膜晶体管。
8.如权利要求7所述的LED背板，其特征在于，所述LED为Mini-LED。
9.如权利要求7所述的LED背板，其特征在于，所述LED背板包括2T1C电路结构，所述2T1C电路结构包括：
一驱动薄膜晶体管；
一开关薄膜晶体管，包括第三栅极、第二源极和第二漏极，所述第三栅极接入第一扫描信号，所述第二源极接入数据信号；
一存储电容，其一端连接至所述开关薄膜晶体管的第一漏极，另一端接地；及
一LED；
其中，所述驱动薄膜晶体管的第一栅极连接至所述开关薄膜晶体管的第二漏极，所述驱动薄膜晶体管的第二栅极接入第二扫描信号，所述驱动薄膜晶体管的第一源极连接至所述LED的一端，所述LED的另一端接入工作电压信号，所述驱动薄膜晶体管的第一漏极接地。
CN202110555450.7A 2021-05-21 2021-05-21 薄膜晶体管及led背板 Active CN113345967B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110555450.7A CN113345967B (zh) 2021-05-21 2021-05-21 薄膜晶体管及led背板
US17/419,354 US12218245B2 (en) 2021-05-21 2021-05-31 Thin film transistor and light-emitting diode backplane
PCT/CN2021/097392 WO2022241830A1 (zh) 2021-05-21 2021-05-31 薄膜晶体管及led背板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110555450.7A CN113345967B (zh) 2021-05-21 2021-05-21 薄膜晶体管及led背板

Publications (2)

Publication Number Publication Date
CN113345967A CN113345967A (zh) 2021-09-03
CN113345967B true CN113345967B (zh) 2022-09-09

Family

ID=77470321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110555450.7A Active CN113345967B (zh) 2021-05-21 2021-05-21 薄膜晶体管及led背板

Country Status (3)

Country Link
US (1) US12218245B2 (zh)
CN (1) CN113345967B (zh)
WO (1) WO2022241830A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180876A (zh) * 2017-07-04 2017-09-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN107195687A (zh) * 2017-06-07 2017-09-22 京东方科技集团股份有限公司 一种tft及其制作方法、阵列基板、显示面板及显示装置
CN108155246A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN110534577A (zh) * 2019-08-12 2019-12-03 福建华佳彩有限公司 一种薄膜晶体管及制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
KR100571827B1 (ko) * 2003-12-17 2006-04-17 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2007287732A (ja) * 2006-04-12 2007-11-01 Mitsubishi Electric Corp 薄膜トランジスタ、その製造方法、及び表示装置
US8217386B2 (en) * 2006-06-29 2012-07-10 University Of Florida Research Foundation, Inc. Short channel vertical FETs
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
KR101860958B1 (ko) * 2010-03-04 2018-05-24 유니버시티 오브 플로리다 리서치 파운데이션, 인크. 전기적으로 삼투성이 있는 소스층을 구비한 반도체 장치 및 그 제조 방법
RU2013131102A (ru) * 2010-12-07 2015-01-20 Юниверсити Оф Флорида Рисерч Фаундейшн, Инк. Вертикальный органический светоизлучающий транзистор с использованием разреженного истока активной матрицы
JP2015525430A (ja) * 2012-05-18 2015-09-03 スリーエム イノベイティブ プロパティズ カンパニー オーバーコートされたナノワイヤ透明導電コーティングのコロナによるパターニング
JP5928420B2 (ja) 2013-08-22 2016-06-01 株式会社デンソー 縦型トランジスタを用いた荷重センサ
US9406793B2 (en) * 2014-07-03 2016-08-02 Broadcom Corporation Semiconductor device with a vertical channel formed through a plurality of semiconductor layers
US9391210B2 (en) * 2014-09-16 2016-07-12 Eastman Kodak Company Top gate TFT with polymer interface control layer
US9299853B1 (en) * 2014-09-16 2016-03-29 Eastman Kodak Company Bottom gate TFT with multilayer passivation
KR20160054702A (ko) * 2014-11-06 2016-05-17 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제작 방법 및 이를 구비한 액정 표시 패널
CN105261638A (zh) * 2015-08-04 2016-01-20 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种具有鳍型沟道结构的薄膜晶体管及其制备方法
US9818770B2 (en) * 2015-08-11 2017-11-14 Flexterra, Inc. Flexible micro-electronics circuits with crack mitigation
CN106684251B (zh) * 2016-12-09 2018-06-01 武汉华星光电技术有限公司 柔性垂直沟道有机薄膜晶体管及其制作方法
CN107845687B (zh) * 2017-10-27 2021-10-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、电子设备
CN109686744B (zh) 2018-12-25 2020-06-26 武汉天马微电子有限公司 Tft基板、oled显示面板及制作方法
US11302248B2 (en) * 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
CN109786421B (zh) * 2019-02-28 2020-08-18 京东方科技集团股份有限公司 一种显示装置、显示背板及制作方法
CN110416225A (zh) * 2019-07-24 2019-11-05 深圳市华星光电半导体显示技术有限公司 一种TFT驱动背板及Micro-LED显示器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195687A (zh) * 2017-06-07 2017-09-22 京东方科技集团股份有限公司 一种tft及其制作方法、阵列基板、显示面板及显示装置
CN107180876A (zh) * 2017-07-04 2017-09-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN108155246A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN110534577A (zh) * 2019-08-12 2019-12-03 福建华佳彩有限公司 一种薄膜晶体管及制备方法

Also Published As

Publication number Publication date
CN113345967A (zh) 2021-09-03
WO2022241830A1 (zh) 2022-11-24
US12218245B2 (en) 2025-02-04
US20240030352A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
US9368762B2 (en) Active organic electroluminescence device back panel and manufacturing method thereof
CN113745253B (zh) 显示面板及显示装置
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US7790526B2 (en) System for displaying images and method for fabricating the same
CN104865762B (zh) 像素结构及显示面板
US20190214504A1 (en) Display backplate and fabrication method thereof, display panel and display device
US20160315131A1 (en) Array substrate, fabrication method thereof and display device
US8299516B2 (en) Vertical thin film transistor and method for manufacturing the same and display device including the vertical thin film transistor and method for manufacturing the same
CN105140260A (zh) 有机发光二极管阵列基板及其制作方法、显示装置
CN112750859B (zh) 一种显示基板及其制作方法、显示装置
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
CN106024838A (zh) 基于混合tft结构的显示元件
CN106950771A (zh) 一种阵列基板、显示面板及显示装置
CN106129123B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示面板
WO2020228316A1 (zh) 薄膜晶体管、显示面板和显示装置
CN103378165B (zh) 薄膜晶体管
US11257888B2 (en) Display panel and method of fabricating thin film transistor
US11177334B2 (en) Display substrate, display panel and method of fabricating display substrate
CN113345967B (zh) 薄膜晶体管及led背板
CN113327935B (zh) 显示面板及其制备方法
WO2023024038A1 (zh) 显示基板、显示面板及显示装置
CN218831210U (zh) 显示面板
WO2024007386A1 (zh) 阵列基板及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant