[go: up one dir, main page]

CN113314565A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113314565A
CN113314565A CN202011154837.3A CN202011154837A CN113314565A CN 113314565 A CN113314565 A CN 113314565A CN 202011154837 A CN202011154837 A CN 202011154837A CN 113314565 A CN113314565 A CN 113314565A
Authority
CN
China
Prior art keywords
transistor
electrode
gate electrode
driving
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011154837.3A
Other languages
English (en)
Other versions
CN113314565B (zh
Inventor
赵允锺
成硕济
李圣俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113314565A publication Critical patent/CN113314565A/zh
Application granted granted Critical
Publication of CN113314565B publication Critical patent/CN113314565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开涉及显示装置，根据一实施例的显示装置包括：基板；多晶半导体，包括位于基板上的驱动晶体管的沟道、第一电极以及第二电极；驱动晶体管的栅极电极，位于驱动晶体管的沟道上；第一维持电极，位于驱动晶体管的栅极电极上；第三晶体管的光阻挡层以及第七晶体管的光阻挡层，位于基板上；氧化物半导体，包括第三晶体管的沟道、第一电极、第二电极以及第七晶体管的沟道、第一电极以及第二电极，其中，第三晶体管的沟道、第一电极、第二电极位于第三晶体管的光阻挡层上，第七晶体管的沟道、第一电极、第二电极位于第七晶体管的光阻挡层上；第三晶体管的栅极电极，位于第三晶体管的沟道上；以及第七晶体管的栅极电极，位于第七晶体管的沟道上。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
有机发光显示装置包括两个电极以及位于其之间的有机发光层，从一个电极注入的电子(electron)和从另一电极注入的空穴(hole)在有机发光层结合而形成激子(excition)。激子从激发态(exited state)变为基态(ground state)而发出能量来发光。
这样的有机发光显示装置包括包含有作为自发光元件的有机发光二极管的多个像素，在各个像素形成有用于驱动有机发光二极管的多个晶体管以及一个以上的电容器(Capacitor)。多个晶体管基本包括开关晶体管以及驱动晶体管。
为了提升有机发光显示装置的分辨率而增加像素的数量，为了实现稳定的视频，在高速驱动的过程中开口率可能减小，并且电流密度可能增加，驱动电压可能增加。据此，存在发生斑点并且晶体管等元件的可靠性降低的问题点。
发明内容
实施例用于使显示装置稳定地驱动，提升可靠性并且改善消耗电力。
根据一实施例的显示装置包括：基板；多晶半导体，包括位于所述基板上的驱动晶体管的沟道、第一电极以及第二电极；驱动晶体管的栅极电极，位于所述驱动晶体管的沟道上；第一维持电极，位于所述驱动晶体管的栅极电极上；第三晶体管的光阻挡层以及第七晶体管的光阻挡层，位于所述基板上；氧化物半导体，包括第三晶体管的沟道、第一电极、第二电极以及第七晶体管的沟道、第一电极以及第二电极，其中，所述第三晶体管的沟道、第一电极、第二电极位于所述第三晶体管的光阻挡层上，所述第七晶体管的沟道、第一电极、第二电极位于第七晶体管的光阻挡层上；第三晶体管的栅极电极，位于所述第三晶体管的沟道上；以及第七晶体管的栅极电极，位于所述第七晶体管的沟道上，其中，所述第三晶体管的光阻挡层与所述第一维持电极位于同一层，所述第七晶体管的光阻挡层与所述驱动晶体管的栅极电极位于同一层。
所述驱动晶体管可以具有p型晶体管特性，所述第三晶体管以及所述第七晶体管可以具有n型晶体管特性。
所述第三晶体管的光阻挡层可以与所述第三晶体管的沟道以及所述第三晶体管的栅极电极重叠，所述第七晶体管的光阻挡层可以与所述第七晶体管的沟道以及所述第七晶体管的栅极电极重叠。
根据一实施例的显示装置还可以包括：第一栅极绝缘膜，位于所述多晶半导体和所述驱动晶体管的栅极电极之间；第二栅极绝缘膜，位于所述驱动晶体管的栅极电极和所述第一维持电极之间；第一层间绝缘膜，位于所述第三晶体管的光阻挡层和所述氧化物半导体之间，并位于所述第七晶体管的光阻挡层和所述氧化物半导体之间；第三栅极绝缘膜，位于所述氧化物半导体和所述第三晶体管的栅极电极之间，并位于所述氧化物半导体和所述第七晶体管的栅极电极之间；以及第二层间绝缘膜，位于所述第三晶体管的栅极电极以及所述第七晶体管的栅极电极上。
根据一实施例的显示装置还可以包括：连接电极，连接所述驱动晶体管的第二电极和所述第三晶体管的第一电极。
根据一实施例的显示装置还可以包括：第一开口部，以与所述驱动晶体管的第二电极重叠的方式形成于所述第一栅极绝缘膜、所述第二栅极绝缘膜、所述第一层间绝缘膜、所述第三栅极绝缘膜以及所述第二层间绝缘膜；以及第二开口部，以与所述第三晶体管的第一电极重叠的方式形成于所述第三栅极绝缘膜以及所述第二层间绝缘膜，其中，所述连接电极可以位于所述第二层间绝缘膜上，且可以通过所述第一开口部与所述驱动晶体管的第二电极连接，并可以通过所述第二开口部与所述第三晶体管的第一电极连接。
根据一实施例的显示装置包括：基板；多晶半导体，包括位于所述基板上的驱动晶体管的沟道、第一电极以及第二电极；驱动晶体管的栅极电极，位于所述驱动晶体管的沟道上；第一维持电极，位于所述驱动晶体管的栅极电极上；第三晶体管的光阻挡层以及第七晶体管的光阻挡层，位于所述基板上；氧化物半导体，包括第三晶体管的沟道、第一电极、第二电极以及第七晶体管的沟道、第一电极以及第二电极，其中，所述第三晶体管的沟道、第一电极、第二电极位于所述第三晶体管的光阻挡层上，所述第七晶体管的沟道、第一电极、第二电极位于第七晶体管的光阻挡层上；第三晶体管的栅极电极，位于所述第三晶体管的沟道上；以及第七晶体管的栅极电极，位于所述第七晶体管的沟道上，其中，反相扫描信号施加于所述第三晶体管的光阻挡层以及所述第三晶体管的栅极电极，第一发光控制信号施加于所述第七晶体管的光阻挡层以及所述第七晶体管的栅极电极。
所述驱动晶体管可以具有p型晶体管特性，所述第三晶体管以及第七晶体管可以具有n型晶体管特性。
所述第三晶体管的光阻挡层可以与所述第三晶体管的沟道以及所述第三晶体管的栅极电极重叠，所述第七晶体管的光阻挡层可以与所述第七晶体管的沟道以及所述第七晶体管的栅极电极重叠。
所述第三晶体管的光阻挡层和所述第七晶体管的光阻挡层可以位于彼此不同的层。
所述第三晶体管的光阻挡层可以与所述第一维持电极位于同一层，所述第七晶体管的光阻挡层可以与所述驱动晶体管的栅极电极位于同一层。
根据一实施例的显示装置还可以包括：反相扫描线，在所述基板上沿一方向延伸，并且施加有所述反相扫描信号，所述第三晶体管的光阻挡层以及栅极电极可以连接于所述反相扫描线。
所述反相扫描线可以包括：下部反相扫描线，与所述第三晶体管的光阻挡层以及所述第一维持电极位于同一层；以及上部反相扫描线，与所述第三晶体管的栅极电极位于同一层，并且与所述下部反相扫描线重叠，所述第三晶体管的光阻挡层可以连接于所述下部反相扫描线，所述第三晶体管的栅极电极可以连接于所述上部方向扫描线。
根据一实施例的显示装置还可以包括：第一发光控制线，在所述基板上沿一方向延伸，并且施加有所述第一发光控制信号，其中，所述第七晶体管的光阻挡层以及栅极电极可以连接于所述第一发光控制线。
所述第一发光控制线可以包括：下部第一发光控制线，与所述第七晶体管的光阻挡层以及所述驱动晶体管的栅极电极位于同一层；以及上部第一发光控制线，与所述第七晶体管的栅极电极位于同一层，并且与所述下部第一发光控制线重叠，其中，所述第七晶体管的光阻挡层可以连接于所述下部第一发光控制线，所述第七晶体管的栅极电极可以连接于所述上部第一发光控制线。
根据一实施例的显示装置包括：发光二极管，连接于施加有驱动电压的驱动电压线和施加有共同电压的共同电压线之间；驱动晶体管，连接于所述驱动电压线和所述发光二极管之间；第二晶体管，连接于所述驱动晶体管的与所述驱动电压线连接的第一电极和施加有数据电压的数据线之间；第三晶体管，连接于所述驱动晶体管的与所述发光二极管连接的第二电极和所述驱动晶体管的栅极电极之间；第七晶体管，连接于所述发光二极管和施加有初始化电压的初始化电压线之间；以及维持电容器，连接于所述驱动电压线和所述驱动晶体管的栅极电极之间，其中，所述驱动晶体管包括多晶半导体，所述第三晶体管以及所述第七晶体管包括氧化物半导体。
根据一实施例的显示装置还可以包括：第五晶体管以及第八晶体管，连接于所述驱动电压线和所述驱动晶体管的第一电极之间；第六晶体管，连接于所述驱动晶体管的第二电极和所述发光二极管之间；第四晶体管，连接于所述第五晶体管的栅极电极和所述驱动晶体管的第二电极之间；第一发光控制信号线，连接于所述第五晶体管的栅极电极以及所述第七晶体管的栅极电极，并且施加有第一发光控制信号；第二发光控制信号线，连接于所述第六晶体管的栅极电极以及所述第八晶体管的栅极电极，并且施加有第二发光控制信号；以及第三发光控制信号线，连接于所述第四晶体管的栅极电极，并且施加有第三发光控制信号。
根据一实施例的显示装置还可以包括：扫描线，连接于所述第二晶体管的栅极电极，并且施加有扫描信号；以及反相扫描线，连接于所述第三晶体管的栅极电极，并且施加有反相扫描信号，其中，可以在同一时序，施加于所述扫描线的电压的极性与施加于所述反相扫描线的电压的极性彼此相反。
根据一实施例的显示装置还可以包括：升压电容器，连接于所述第二晶体管的栅极电极和所述驱动晶体管的栅极电极之间。
所述驱动晶体管可以具有p型晶体管特性，所述第三晶体管以及第七晶体管可以具有n型晶体管特性。
根据实施例可以使显示装置稳定地驱动，可以提升可靠性，并且可以改善消耗电力。
附图说明
图1是根据一实施例的显示装置的电路图。
图2是示出根据一实施例的显示装置的平面图。
图3是沿图2的III-III线示出的剖视图。
图4是沿图2的IV-IV线示出的剖视图。
图5是示出根据一实施例的显示装置的多晶半导体的平面图。
图6是示出根据一实施例的显示装置的多晶半导体以及第一栅极导电体的平面图。
图7是示出根据一实施例的显示装置的多晶半导体、第一栅极导电体以及第二栅极导电体的平面图。
图8是示出多晶半导体、第一栅极导电体、第二栅极导电体以及氧化物半导体的平面图。
图9是示出多晶半导体、第一栅极导电体、第二栅极导电体、氧化物半导体以及第三栅极导电体的平面图。
附图标记说明
127：初始化电压线
151：扫描线
152：反相扫描线
155：第一发光控制线
156：第二发光控制线
157：第三发光控制线
171：数据线
172：驱动电压线
741：共同电压线
1131：驱动晶体管的第一电极
1132：驱动晶体管的沟道
1133：驱动晶体管的第二电极
1153：第一维持电极
3136：第三晶体管的第一电极
3137：第三晶体管的沟道
3138：第三晶体管的第二电极
7136：第七晶体管的第一电极
7137：第七晶体管的沟道
7138：第七晶体管的第二电极
1175：第一连接电极
3175：第二连接电极
具体实施方式
以下，参考附图对本发明的多个实施例进行详细说明，以使在本发明所属技术领域中具有基本知识的人可以容易地实施。本发明可以实现为多种不同的形态，不限于在此说明的实施例。
为了明确说明本发明，省略了与说明无关的部分，并且贯穿整个说明书，对相同或者相似的构成要素赋予了相同的附图标记。
并且，为了便于说明，任意地示出了附图中示出的各个构成的大小以及厚度，因此本发明并不一定限于图示的内容。附图中为了明确表达多个层以及区域，放大示出了厚度。并且，在附图中，为了便于说明，夸张示出了部分层以及区域的厚度。
并且，在提及层、膜、区域、板等部分位于另一部分“上方”或者“之上”时，其不仅包括位于另一部分“紧邻的上方”的情形，还包括在两者中间还有其他部分的情形。与此相反，当提及到某一部分位于另一部分“紧邻的上方”时，表示在两者中间没有其他部分。并且，所谓位于作为基准的部分“上方”或者“之上”是指位于作为基准的部分的上方或者下方，并不表示一定在与重力相反的方向上位于“上方”或者“之上”。
并且，在整个说明书中，当提及某一部分“包括”某一构成要素时，这在没有特别相反的记载的前提下，并不表示排除其他构成要素，而是表示还可能包括其他构成要素。
并且，在整个说明书中，当提及“平面上”时，这表示从上方观察了对象部分，当提起“剖面上”时，这表示从侧面观察了将对象部分垂直切割而成的剖面。
首先，参照图1对根据一实施例的显示装置的一个像素的说明如下。
图1是根据一实施例的显示装置的电路图。根据一实施例的显示装置的一个像素PX包括与多个信号线127、151、152、155、156、157、171、172、741连接的多个晶体管T1、T2、T3、T4、T5、T6、T7、T8、维持电容器Cst、升压电容器Cboost以及发光二极管LED。
根据一实施例的显示装置包括显示影像的显示区域，并且这样的像素PX以多种形态排列于显示区域。
多个晶体管T1、T2、T3、T4、T5、T6、T7、T8可以包括驱动晶体管T1，并且可以包括作为开关晶体管的第二晶体管T2以及第三晶体管T3。此外的晶体管为补偿晶体管，可以包括第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7以及第八晶体管T8。
多个信号线127、151、152、155、156、157、171、172、741包括初始化电压线127、扫描线151、反相扫描线152、第一发光控制线155、第二发光控制线156、第三发光控制线157、数据线171、驱动电压线172以及共同电压线741。
扫描线151连接于栅极驱动部(未图示)而将扫描信号GW传送至第二晶体管T2。反相扫描线152在与扫描线151的信号同一时序，施加有与施加于扫描线151的电压相反极性的电压。例如，当高电压施加于扫描线151时，在反相扫描线152可以施加有低电压。反相扫描线152将反相扫描信号GC传送至第三晶体管T3。
第一发光控制线155将第一发光控制信号EM1传送至第五晶体管T5。第二发光控制线156将第二发光控制信号EM2传送至第六晶体管T6以及第七晶体管T7。第三发光控制线157将第三发光控制信号EB传送至第四晶体管T4。
数据线171为传送由数据驱动部(未图示)生成的数据电压DATA的配线，发光二极管LED发光的亮度根据施加于像素PX的数据电压DATA而改变。
驱动电压线172施加驱动电压ELVDD。初始化电压线127传送初始化电压VINT。共同电压线741将共同电压ELVSS施加于发光二极管LED的阴极电极。在本实施例中，施加于驱动电压线172、初始化电压线127以及共同电压线741的电压分别可以是恒定的电压。
以下，针对多个晶体管的结构以及连接关系具体观察。
驱动晶体管T1可以具有p型晶体管特性，可以包括多晶半导体。并且，驱动晶体管T1是根据施加于驱动晶体管T1的栅极电极的数据电压DATA而调节输出至发光二极管LED的阳极电极的电流的大小的晶体管。发光二极管LED的亮度根据输出至发光二极管LED的阳极电极的驱动电流的大小而得到调节，因而可以根据施加于像素PX的数据电压DATA而调节发光二极管LED的亮度。为此，驱动晶体管T1的第一电极布置为能够接收驱动电压ELVDD，从而经由第五晶体管T5以及第八晶体管T8而与驱动电压线172连接。并且，驱动晶体管T1的第一电极也与第二晶体管T2的第二电极连接而接收数据电压DATA。另外，驱动晶体管T1的第二电极布置为能够向发光二极管LED输出电流，从而经由第六晶体管T6而与发光二极管LED的阳极连接。并且，驱动晶体管T1的第二电极将向第一电极施加的数据电压DATA传送至第三晶体管T3。另外，驱动晶体管T1的栅极电极与维持电容器Cst的一电极(以下称为第二维持电极)连接。因此，驱动晶体管T1的栅极电极的电压根据存储于维持电容器Cst的电压而改变，据此，驱动晶体管T1输出的驱动电流发生变更。并且，维持电容器Cst也起到在一个帧期间将驱动晶体管T1的栅极电极的电压维持为恒定的作用。
第二晶体管T2可以具有p型晶体管特性，可以包括多晶半导体。第二晶体管T2是将数据电压DATA接收至像素PX内的晶体管。第二晶体管T2的栅极电极与扫描线151以及升压电容器Cboost的第一电极连接。第二晶体管T2的第一电极与数据线171连接。第二晶体管T2的第二电极与驱动晶体管T1的第一电极连接。若第二晶体管T2借由通过扫描线151传送的扫描信号GW中的低电压而导通，则通过数据线171传送的数据电压DATA被传送至驱动晶体管T1的第一电极。
第三晶体管T3可以具有n型晶体管特性，可以包括氧化物半导体。第三晶体管T3将驱动晶体管T1的第二电极与驱动晶体管T1的栅极电极电连接。其结果，第三晶体管T3是用于使数据电压DATA经由驱动晶体管T1而改变的补偿电压传送至维持电容器Cst的第二维持电极的晶体管。第三晶体管T3的栅极电极与反相扫描线152连接，第三晶体管T3的第一电极与驱动晶体管T1的第二电极连接。第三晶体管T3的第二电极与维持电容器Cst的第二维持电极、驱动晶体管T1的栅极电极以及升压电容器Cboost的第二电极连接。第三晶体管T3借由通过反相扫描线152接收的反相扫描信号GC中的高电压而导通，从而使驱动晶体管T1的栅极电极与驱动晶体管T1的第二电极连接，并且将施加于驱动晶体管T1的栅极电极的电压传送至维持电容器Cst的第二维持电极而存储于维持电容器Cst。
第四晶体管T4可以具有p型晶体管特性，可以包括多晶半导体。第四晶体管T4的栅极电极与第三发光控制线157连接。第四晶体管T4的第一电极与第一发光控制线155连接。第四晶体管T4的第二电极与驱动晶体管T1的第二电极、第三晶体管T3的第一电极、第六晶体管T6的第一电极连接。若第四晶体管T4借由通过第三发光控制线157传送的第三发光控制信号EB中的低电压而导通，则通过第一发光控制线155传送的第一发光控制信号EM1被传送至第六晶体管T6的第一电极。
第五晶体管T5可以具有p型晶体管特性，可以包括多晶半导体。第五晶体管T5可以起到将驱动电压ELVDD经由第八晶体管T8而传送至驱动晶体管T1的作用。第五晶体管T5的栅极电极与第一发光控制线155连接。第五晶体管T5的第一电极与驱动电压线172连接。第五晶体管T5的第二电极与第八晶体管T8的第一电极连接。
第六晶体管T6可以具有p型晶体管特性，可以包括多晶半导体。第六晶体管T6起到将由驱动晶体管T1输出的驱动电流传送至发光二极管LED的作用。第六晶体管T6的栅极电极与第二发光控制线156连接。第六晶体管T6的第一电极与驱动晶体管T1的第二电极连接。第六晶体管T6的第二电极与发光二极管LED的阳极连接。
第七晶体管T7可以具有n型晶体管特性，可以包括氧化物半导体。第七晶体管T7起到将发光二极管LED的阳极初始化的作用。第七晶体管T7的栅极电极与第一发光控制线155连接。第七晶体管T7的第一电极与发光二极管LED的阳极连接。第七晶体管T7的第二电极与初始化电压线127连接。若第七晶体管T7借由通过第一发光控制线155传送的第一发光控制信号EM1中的高电压而导通，则初始化电压VINT施加于发光二极管LED的阳极，从而发光二极管LED的阳极被初始化。
第八晶体管T8可以具有p型晶体管特性，可以包括多晶半导体。第八晶体管T8的栅极电极与第二发光控制线156连接。第八晶体管T8的第一电极与第五晶体管T5的第二电极连接。第八晶体管T8的第二电极与驱动晶体管T1的第一电极以及第二晶体管T2的第二电极连接。若第八晶体管T8借由通过第二发光控制线156传送的第二发光控制信号EM2中的低电压而导通，则通过第五晶体管T5传送的驱动电压ELVDD被传送至驱动晶体管T1的第一电极。
在上述内容中，以一个像素PX包括八个晶体管T1、T2、T3、T4、T5、T6、T7、T8、一个维持电容器Cst、一个升压电容器Cboost的情形进行了说明，然而本实施例并不局限于此，晶体管的数量、电容器的数据以及这些的连接关系可以多样地变更。
本实施例中，驱动晶体管T1可以包括多晶半导体。并且，第三晶体管T3以及第七晶体管T7可以包括氧化物半导体。第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第八晶体管T8可以包括多晶半导体。然而，并不局限于此，第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第八晶体管T8中的至少一个也可以包括氧化物晶体管。在本实施例中，使第三晶体管T3以及第七晶体管T7包括与驱动晶体管T1彼此不同的半导体物质，从而可以更加稳定地驱动，并且可以提升可靠性。
如上所述，当高电压施加于扫描线151时，在反相扫描线152施加有低电压，当低电压施加于扫描线151时，在反相扫描线152施加有高电压。即，施加于反相扫描线152的反相扫描信号GC与施加于扫描线151的扫描信号GW构成为反相的信号，从而在输入数据之后将拉低驱动晶体管T1的栅极电压。相反，扫描信号GW将拉高驱动晶体管T1的栅极电压。因此，在输入黑电压的情况下，黑电压可能降低。在本实施例中，使升压电容器Cboost位于施加扫描信号GW的扫描线151和驱动晶体管T1的栅极电极之间，从而可以提升驱动晶体管T1的栅极电压而稳定地输出黑电压。随着升压电容器Cboost的容量变大，可以使驱动晶体管T1的栅极电压提升得更多。通过调节升压电容器Cboost的容量，从而可以控制驱动晶体管T1的栅极电压。
以下，参照图2至图9，对驱动晶体管T1、第三晶体管T3、第七晶体管T7等的平面以及剖面上的结构进行更加详细的说明。
图2是示出根据一实施例的显示装置的平面图，图3是沿图2的III-III线示出的剖视图，图4是沿图2的IV-IV线示出的剖视图。图5至图9是随着根据一实施例的显示装置的制造顺序而依次示出的平面图。图2至图9图示相邻的两个像素，并且两个像素可以具有彼此对称的形状。以下，主要以位于左侧的像素为主进行说明。
如图2至图9所示，包括驱动晶体管T1的沟道1132、第一电极1131以及第二电极1133的多晶半导体可以位于基板110上。图5图示多晶半导体。多晶半导体不仅包括驱动晶体管T1的沟道、第一电极以及第二电极，还可以包括第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第八晶体管T8的沟道、第一电极以及第二电极。
驱动晶体管T1的沟道1132可以构成为在平明上弯曲的形状。然而，驱动晶体管T1的沟道1132的形状并不局限于此，可以多样地变更。例如，驱动晶体管T1的沟道1132也可以弯曲为其他形状，也可以构成为杆形状。驱动晶体管T1的第一电极1131以及第二电极1133可以位于驱动晶体管T1的沟道1132的两侧。驱动晶体管T1的第一电极1131可以在平面上沿上下延伸，从而向上侧延伸的部分可以与第二晶体管T2的第二电极连接，而向下侧延伸的部分可以与第八晶体管T8的第二电极连接。驱动晶体管T1的第二电极1133可以在平面上向下侧延伸而与第六晶体管T6的第一电极连接。
缓冲层111可以位于基板110和包括驱动晶体管T1的沟道1132、第一电极1131以及第二电极1133的多晶半导体之间。缓冲层111可以具有单层或者多层结构。缓冲层111可以包括有机绝缘物质或者无机绝缘物质。
第一栅极绝缘膜141可以位于包括驱动晶体管T1的沟道1132、第一电极1131以及第二电极1133的多晶半导体上。第一栅极绝缘膜141可以包括硅氮化物、硅氧化物等。
包括驱动晶体管T1的栅极电极1151、第七晶体管T7的光阻挡层7155的第一栅极导电体可以位于第一栅极绝缘膜141上。图6同时图示了多晶半导体以及第一栅极导电体。第一栅极导电体还可以包括扫描线151、下部第一发光控制线155a、第二发光控制线156、第三发光控制线157。并且，第一栅极导电体还可以包括第二晶体管T2的栅极电极、第四晶体管T4的栅极电极、第五晶体管T5的栅极电极、第六晶体管T6的栅极电极、第八晶体管T8的栅极电极、升压电容器Cboost的第一电极。
驱动晶体管T1的栅极电极1151可以与驱动晶体管T1的沟道1132重叠。驱动晶体管T1的沟道1132被驱动晶体管T1的栅极电极1151所覆盖。第七晶体管T7的光阻挡层7155可以与第七晶体管T7的沟道7132以及栅极电极7151重叠。第七晶体管T7的光阻挡层7155可以与第一发光控制线155连接。此时，第七晶体管T7的光阻挡层7155可以与下部第一发光控制线155a连接。扫描线151、下部第一发光控制线155a、第二发光控制线156、第三发光控制线157可以大致沿横向延伸。第二晶体管T2的栅极电极以及升压电容器Cboost的第一电极可以与扫描线151连接。第四晶体管T4的栅极电极可以与第三发光控制线157连接。第五晶体管T5的栅极电极可以与第一发光控制线155连接。此时，第五晶体管T5的栅极电极可以与下部第一发光控制线155a连接。第六晶体管T6的栅极电极以及第八晶体管T8的栅极电极可以与第二发光控制线156连接。
形成包括驱动晶体管T1的栅极电极1151以及第七晶体管T7的光阻挡层7155的第一栅极导电体之后可以执行掺杂工序。被第一栅极导电体而遮挡的多晶半导体的部分并不会被掺杂，而未被第一栅极导电体所覆盖的多晶半导体的部分可以被掺杂而具有与导电体相同的特性。此时，可以利用p型掺杂剂进行掺杂工序，包括多晶半导体的驱动晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第八晶体管T8可以具有p型晶体管特性。
第二栅极绝缘膜142可以位于包括驱动晶体管T1的栅极电极1151、第七晶体管T7的光阻挡层7155的第一栅极导电体以及第一栅极绝缘膜141上。第二栅极绝缘膜142可以包括硅氮化物、硅氧化物等。
包括维持电容器Cst的第一维持电极1153以及第三晶体管T3的光阻挡层3155的第二栅极导电体可以位于第二栅极绝缘膜142上。图7同时图示了多晶半导体、第一栅极导电体以及第二栅极导电体。第二栅极导电体还可以包括下部反相扫描线152a。
第一维持电极1153与驱动晶体管T1的栅极电极1151重叠而构成维持电容器Cst。在维持电容器Cst的第一维持电极1153形成有开口部1152。维持电容器Cst的第一维持电极1153的开口部1152可以与驱动晶体管T1的栅极电极1151重叠。第三晶体管T3的光阻挡层3155可以与第三晶体管T3的沟道3137以及栅极电极3151重叠。第三晶体管T3的光阻挡层3155可以与反相扫描线152连接。此时，第三晶体管T3的光阻挡层3155可以与下部反相扫描线152a连接。下部反相扫描线152a可以大致沿横向延伸。
第一层间绝缘膜161可以位于包括维持电容器Cst的第一维持电极1153以及第三晶体管T3的光阻挡层3155的第二栅极导电体上。第一层间绝缘膜161可以包括硅氮化物、硅氧化物等。
包括第三晶体管T3的沟道3137、第一电极3136、第二电极3138、第七晶体管T7的沟道7137、第一电极7136、第二电极7138的氧化物半导体可以位于第一层间绝缘膜161上。图8同时图示了多晶半导体、第一栅极导电体、第二栅极导电体以及氧化物半导体。氧化物半导体还可以包括升压电容器Cboost的第二电极。
氧化物半导体可以包括如下氧化物中的至少一个：氧化铟(In)、氧化锡(Sn)或者氧化锌(Zn)等的一元系金属氧化物；In-Zn系氧化物、Sn-Zn系氧化物、Al-Zn系氧化物、Zn-Mg系氧化物、Sn-Mg系氧化物、In-Mg系氧化物或者In-Ga系氧化物等的二元系金属氧化物；In-Ga-Zn系氧化物、In-Al-Zn系氧化物、In-Sn-Zn系氧化物、Sn-Ga-Zn系氧化物、Al-Ga-Zn系氧化物、Sn-Al-Zn系氧化物、In-Hf-Zn系氧化物、In-La-Zn系氧化物、In-Ce-Zn系氧化物、In-Pr-Zn系氧化物、In-Nd-Zn系氧化物、In-Sm-Zn系氧化物、In-Eu-Zn系氧化物、In-Gd-Zn系氧化物、In-Tb-Zn系氧化物、In-Dy-Zn系氧化物、In-Ho-Zn系氧化物、In-Er-Zn系氧化物、In-Tm-Zn系氧化物、In-Yb-Zn系氧化物或者In-Lu-Zn系氧化物等的三元系金属氧化物；以及In-Sn-Ga-Zn系氧化物、In-Hf-Ga-Zn系氧化物、In-Al-Ga-Zn系氧化物、In-Sn-Al-Zn系氧化物、In-Sn-Hf-Zn系氧化物或者In-Hf-Al-Zn系氧化物等的四元系金属氧化物。例如，氧化物半导体可以包括所述In-Ga-Zn系氧化物中的铟镓锌氧化物(IGZO：Indium-Gallium-ZincOxide)。
第三晶体管T3的第一电极3136以及第二电极3138可以位于第三晶体管T3的沟道3137的两侧。第三晶体管T3的沟道3137可以与第三晶体管T3的光阻挡层3155重叠。第三晶体管T3的光阻挡层3155的宽度可以比沟道3137的宽度宽。因此，第三晶体管T3的光阻挡层3155还可以与位于沟道3137的两侧的第一电极3136的一部分以及第二电极3138的一部分重叠。
第七晶体管T7的第一电极7136以及第二电极7138可以位于第七晶体管T7的沟道7137的两侧。第七晶体管T7的沟道7137可以与第七晶体管T7的光阻挡层7155重叠。第七晶体管T7的光阻挡层7155的宽度可以比沟道7137的宽度宽。因此，第七晶体管T7的光阻挡层7155还可以与位于沟道7137的两侧的第一电极7136的一部分以及第二电极7138的一部分重叠。
升压电容器Cboost的第二电极可以与第三晶体管T3的第二电极3138连接。升压电容器Cboost的第二电极可以与第一电极重叠。升压电容器Cboost的容量可以借由升压电容器Cboost的第一电极与第二电极的重叠面积、位于第一电极和第二电极之间的第二栅极绝缘膜142以及第一层间绝缘膜161的厚度等而确定。
第三栅极绝缘膜143可以位于包括第三晶体管T3的沟道3137、第一电极3136、第二电极3138、第七晶体管T7的沟道3137、第一电极7136、第二电极7138的氧化物半导体上。第三栅极绝缘膜143可以位于氧化物半导体以及第一层间绝缘膜161上的整个面。即，第三栅极绝缘膜143覆盖第三晶体管T3的沟道3137、第一电极3136、第二电极3138、第七晶体管T7的沟道7137、第一电极7136、第二电极7138的上部面以及侧面。然而，本实施例并不局限于此，第三栅极绝缘膜143也可以不位于氧化物半导体以及第一层间绝缘膜161上的整个面。例如，第三栅极绝缘膜143也可以与第三晶体管T3的沟道3137重叠，而不与第一电极3136以及第二电极3138重叠。并且，第三栅极绝缘膜143也可以与第七晶体管T7的沟道7137重叠，而不与第一电极7136以及第二电极7138重叠。
包括第三晶体管T3的栅极电极3151以及第七晶体管T7的栅极电极7151的第三栅极导电体可以位于第三栅极绝缘膜143上。图9同时图示多晶半导体、第一栅极导电体、第二栅极导电体、氧化物半导体以及第三栅极导电体。第三栅极导电体还可以包括上部反相扫描线152b以及上部第一发光控制线155b。
第三晶体管T3的栅极电极3151可以与第三晶体管T3的沟道3137以及光阻挡层3155重叠。第三晶体管T3的栅极电极3151可以与反相扫描线152连接。此时，第三晶体管T3的栅极电极3151可以与上部反相扫描线152b连接。第三晶体管T3的光阻挡层3155以及栅极电极3151可以通过反相扫描线152接收反相扫描信号GC。
第七晶体管T7的栅极电极7151可以与第七晶体管T7的沟道7137以及光阻挡层7155重叠。第七晶体管T7的栅极电极7151可以与第一发光控制线155连接。此时，第七晶体管T7的栅极电极7151可以与上部第一发光控制线155b连接。第七晶体管T7的光阻挡层7155以及栅极电极7151可以通过第一发光控制线155b接收第一发光控制信号EM1。
上部反相扫描线152b以及上部第一发光控制线155b可以大致沿横向延伸。上部反相扫描线152b可以与下部反相扫描线152a一同构成反相扫描线152。上部反相扫描线152b可以与下部反相扫描线152a重叠。上部第一发光控制线155b可以与下部第一发光控制线155b一同构成第一发光控制线155。上部第一发光控制线155b可以与下部第一发光控制线155b重叠。
在形成包括第三晶体管T3的栅极电极3151以及第七晶体管T7的栅极电极7151的第三栅极导电体之后可以执行掺杂工序。被第三栅极导电体而遮挡的氧化物半导体的部分并不会被掺杂，而未被第三栅极导电体所覆盖的氧化物半导体的部分可以被掺杂而具有与导电体相同的特性。第三晶体管T3的沟道3137可以以与栅极电极3151重叠的方式位于栅极电极3151的下方。第三晶体管T3的第一电极3136以及第二电极3138可以不与栅极电极3151重叠。第七晶体管T7的沟道7137可以以与栅极电极7151重叠的方式位于栅极电极7151的下方。第七晶体管T7的第一电极7136以及第二电极7138可以不与栅极电极7151重叠。氧化物半导体的掺杂工序可以利用n型掺杂剂进行，包括氧化物半导体的第三晶体管T3以及第七晶体管T7可以具有n型晶体管特性。
第二层间绝缘膜162可以位于包括第三晶体管T3的栅极电极3151以及第七晶体管T7的栅极电极7151的第三栅极导电体上。
在第二层间绝缘膜162以及第三栅极绝缘膜143可以形成有第一开口部165、第二开口部166以及第三开口部167。第一开口部165可以与驱动晶体管T1的栅极电极1151至少局部地重叠。第一开口部165不仅可以形成于第二层间绝缘膜162以及第三栅极绝缘膜143，还可以形成于第一层间绝缘膜161以及第二栅极绝缘膜142。第一开口部165可以与第一维持电极1153的开口部1152重叠。第一开口部165可以位于第一维持电极1153的开口部1152的内侧。第二开口部166可以与驱动晶体管T1的第二电极1133至少局部地重叠。第二开口部166不仅可以形成于第二层间绝缘膜162以及第三栅极绝缘膜143，还可以形成于第一层间绝缘膜161、第二栅极绝缘膜142以及第一栅极绝缘膜141。第三开口部167可以与第三晶体管T3的第一电极3136至少局部地重叠。
第一连接电极1175以及第二连接电极3175可以位于第二层间绝缘膜162上。第一连接电极1175可以与驱动晶体管T1的栅极电极1151重叠。第一连接电极1175可以通过第一开口部165与驱动晶体管T1的栅极电极1151连接。第一连接电极1175可以与升压电容器Cboost重叠。第一连接电极1175可以与升压电容器Cboost的第二电极连接。因此，驱动晶体管T1的栅极电极1151与升压电容器Cboost的第二电极可以借由第一连接电极1175而连接。第二连接电极3175可以与驱动晶体管T1的第二电极1133重叠。第二连接电极3175可以通过第二开口部166与驱动晶体管T1的第二电极1133连接。第二连接电极3175可以与第三晶体管T3的第一电极3136重叠。第二连接电极3175可以通过第三开口部167与第三晶体管T3的第一电极3136连接。因此，驱动晶体管T1的第二电极1133与第三晶体管T3的第一电极3136可以借由第二连接电极3175而连接。
第三层间绝缘膜180可以位于第一连接电极1175以及第二连接电极3175上。
数据线171以及驱动电压线172可以位于第三层间绝缘膜180上。数据线171以及驱动电压线172可以大致沿纵向延伸。数据线171可以与第二晶体管T2连接。驱动电压线172可以与第五晶体管T5的第一电极连接。驱动电压线172可以与维持电容器Cst的第一维持电极1153连接。相邻的像素的维持电容器Cst的第一维持电极1153彼此连接，大致沿横向延伸。
保护膜182可以位于数据线171以及驱动电压线172上。虽然省略了图示，然而阳极电极可以位于保护膜182上。阳极电极可以与第六晶体管T6连接，并且可以接收驱动晶体管T1的输出电流。隔壁可以位于阳极电极上。在隔壁可以形成有开口，隔壁的开口可以与阳极电极重叠。发光元件层可以位于隔壁的开口内。阴极电极可以位于发光元件层以及隔壁上。阴极电极、发光元件层以及阳极电极构成发光二极管LED。
如上，在根据一实施例的显示装置中，驱动晶体管T1可以包括多晶半导体，第三晶体管T3以及第七晶体管T7可以包括氧化物半导体。如此，第三晶体管T3以及第七晶体管T7与驱动晶体管T1包括彼此不同的半导体物质，从而可以更加稳定地驱动，并且可以提升可靠性。
本实施例中，包括氧化物半导体的第三晶体管T3包括光阻挡层3155。第三晶体管T3的光阻挡层3155可以与维持电容器Cst的第一维持电极1153位于同一层，可以利用同一物质构成，并且可以以同一工序形成。并且，第三晶体管T3的光阻挡层3155可以与反相扫描线152(尤其，下部反相扫描线152a)位于同一层，可以利用同一物质构成，并且可以以同一工序形成。第三晶体管T3的光阻挡层3155可以与反相扫描线152连接，并且可以从反相扫描线152接收反相扫描信号GC。第三晶体管T3的光阻挡层3155可以接收与栅极电极3151相同的信号，第三晶体管T3可以具有双栅极结构。如此，第三晶体管T3不需要单独的追加工序而具有包括光阻挡层3155的结构，从而可以防止漏电流。据此，可以改善元件特性以及可靠性。
并且，包括氧化物半导体的第七晶体管T7包括光阻挡层7155。第七晶体管T7的光阻挡层7155可以与驱动晶体管T1的栅极电极1151位于同一层，可以利用同一物质构成，并且可以以同一工序形成。并且，第七晶体管T7的光阻挡层7155可以与第一发光控制线155(尤其，下部第一发光控制线155a)位于同一层，可以利用同一物质构成，并且可以以同一工序形成。第七晶体管T7的光阻挡层7155可以与第一发光控制线155连接，并且可以从第一发光控制线155接收第一发光控制信号EM1。第七晶体管T7的光阻挡层7155可以接收与栅极电极7151相同的信号，第七晶体管T7可以具有双栅极结构。如此，第七晶体管T3不需要单独的追加工序而具有包括光阻挡层7155的结构，从而可以防止漏电流。据此，可以改善元件特性以及可靠性。
并且，第七晶体管T7可以包括氧化物半导体，且具有n型晶体管特性。第七晶体管T7借由通过第一发光控制线155传送的第一发光控制信号EM1中的高电压而导通。因此，相比于第七晶体管T7包括多晶半导体并具有p型晶体管特性的情形，可以使施加于第七晶体管T7的栅极电极的信号中的低电压稍加上升。例如，在第七晶体管T7包括多晶半导体并具有p型晶体管特性的情况下，借由低电压而导通，且为了使第七晶体管T7导通，低电压可以是约-8.5V左右。根据本实施例的显示装置的第七晶体管T7借由高电压而导通，且施加于第七晶体管T7的栅极电极的信号中的低电压可以上升至-6V左右。随着这样的低电压的上升，可以使显示装置的驱动电压降低，并且可以改善消耗电力。
以上对本发明的实施例进行了详细说明，然而本发明的权利范围并不限于此，本领域技术人员利用权利要求书中所定义的本发明的基本概念而进行的多种变形以及改良形态也属于本发明的权利范围。

Claims (10)

1.一种显示装置，包括：
基板；
多晶半导体，包括位于所述基板上的驱动晶体管的沟道、第一电极以及第二电极；
驱动晶体管的栅极电极，位于所述驱动晶体管的沟道上；
第一维持电极，位于所述驱动晶体管的栅极电极上；
第三晶体管的光阻挡层以及第七晶体管的光阻挡层，位于所述基板上；
氧化物半导体，包括第三晶体管的沟道、第一电极、第二电极以及第七晶体管的沟道、第一电极以及第二电极，其中，所述第三晶体管的沟道、第一电极、第二电极位于所述第三晶体管的光阻挡层上，所述第七晶体管的沟道、第一电极、第二电极位于所述第七晶体管的光阻挡层上；
第三晶体管的栅极电极，位于所述第三晶体管的沟道上；以及
第七晶体管的栅极电极，位于所述第七晶体管的沟道上，
其中，所述第三晶体管的光阻挡层与所述第一维持电极位于同一层，
所述第七晶体管的光阻挡层与所述驱动晶体管的栅极电极位于同一层。
2.如权利要求1所述的显示装置，其中，
所述驱动晶体管具有p型晶体管特性，
所述第三晶体管以及所述第七晶体管具有n型晶体管特性。
3.如权利要求1所述的显示装置，其中，
所述第三晶体管的光阻挡层与所述第三晶体管的沟道以及所述第三晶体管的栅极电极重叠，
所述第七晶体管的光阻挡层与所述第七晶体管的沟道以及所述第七晶体管的栅极电极重叠。
4.如权利要求1所述的显示装置，还包括：
第一栅极绝缘膜，位于所述多晶半导体和所述驱动晶体管的栅极电极之间；
第二栅极绝缘膜，位于所述驱动晶体管的栅极电极和所述第一维持电极之间；
第一层间绝缘膜，位于所述第三晶体管的光阻挡层和所述氧化物半导体之间，并位于所述第七晶体管的光阻挡层和所述氧化物半导体之间；
第三栅极绝缘膜，位于所述氧化物半导体和所述第三晶体管的栅极电极之间，并位于所述氧化物半导体和所述第七晶体管的栅极电极之间；以及
第二层间绝缘膜，位于所述第三晶体管的栅极电极以及所述第七晶体管的栅极电极上。
5.如权利要求4所述的显示装置，还包括：
连接电极，连接所述驱动晶体管的第二电极和所述第三晶体管的第一电极。
6.如权利要求5所述的显示装置，还包括：
第一开口部，以与所述驱动晶体管的第二电极重叠的方式形成于所述第一栅极绝缘膜、所述第二栅极绝缘膜、所述第一层间绝缘膜、所述第三栅极绝缘膜以及所述第二层间绝缘膜；以及
第二开口部，以与所述第三晶体管的第一电极重叠的方式形成于所述第三栅极绝缘膜以及所述第二层间绝缘膜，
其中，所述连接电极位于所述第二层间绝缘膜上，且通过所述第一开口部与所述驱动晶体管的第二电极连接，并通过所述第二开口部与所述第三晶体管的第一电极连接。
7.一种显示装置，包括：
发光二极管，连接于施加有驱动电压的驱动电压线和施加有共同电压的共同电压线之间；
驱动晶体管，连接于所述驱动电压线和所述发光二极管之间；
第二晶体管，连接于所述驱动晶体管的与所述驱动电压线连接的第一电极和施加有数据电压的数据线之间；
第三晶体管，连接于所述驱动晶体管的与所述发光二极管连接的第二电极和所述驱动晶体管的栅极电极之间；
第七晶体管，连接于所述发光二极管和施加有初始化电压的初始化电压线之间；以及
维持电容器，连接于所述驱动电压线和所述驱动晶体管的栅极电极之间，
其中，所述驱动晶体管包括多晶半导体，
所述第三晶体管以及所述第七晶体管包括氧化物半导体。
8.如权利要求7所述的显示装置，还包括：
第五晶体管以及第八晶体管，连接于所述驱动电压线和所述驱动晶体管的第一电极之间；
第六晶体管，连接于所述驱动晶体管的第二电极和所述发光二极管之间；
第四晶体管，连接于所述第五晶体管的栅极电极和所述驱动晶体管的第二电极之间；
第一发光控制信号线，连接于所述第五晶体管的栅极电极以及所述第七晶体管的栅极电极，并且施加有第一发光控制信号；
第二发光控制信号线，连接于所述第六晶体管的栅极电极以及所述第八晶体管的栅极电极，并且施加有第二发光控制信号；以及
第三发光控制信号线，连接于所述第四晶体管的栅极电极，并且施加有第三发光控制信号。
9.如权利要求8所述的显示装置，还包括：
扫描线，连接于所述第二晶体管的栅极电极，并且施加有扫描信号；以及
反相扫描线，连接于所述第三晶体管的栅极电极，并且施加有反相扫描信号，
其中，在同一时序，施加于所述扫描线的电压的极性与施加于所述反相扫描线的电压的极性彼此相反。
10.如权利要求8所述的显示装置，还包括：
升压电容器，连接于所述第二晶体管的栅极电极和所述驱动晶体管的栅极电极之间。
CN202011154837.3A 2020-02-26 2020-10-26 显示装置 Active CN113314565B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200023591A KR20210109083A (ko) 2020-02-26 2020-02-26 표시 장치
KR10-2020-0023591 2020-02-26

Publications (2)

Publication Number Publication Date
CN113314565A true CN113314565A (zh) 2021-08-27
CN113314565B CN113314565B (zh) 2025-01-14

Family

ID=77366484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011154837.3A Active CN113314565B (zh) 2020-02-26 2020-10-26 显示装置

Country Status (3)

Country Link
US (3) US11538882B2 (zh)
KR (1) KR20210109083A (zh)
CN (1) CN113314565B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI854249B (zh) * 2021-08-30 2024-09-01 南韓商Ｌｇ顯示器股份有限公司 具有氧化物半導體的顯示裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
KR20220010622A (ko) 2020-07-16 2022-01-26 삼성디스플레이 주식회사 표시 장치
KR102697120B1 (ko) * 2020-11-06 2024-08-22 삼성디스플레이 주식회사 유기 발광 표시 장치
US20240087520A1 (en) * 2021-02-01 2024-03-14 Sharp Kabushiki Kaisha Pixel circuit and display device
KR20230117013A (ko) * 2022-01-28 2023-08-07 삼성디스플레이 주식회사 표시 장치
CN115188752A (zh) * 2022-06-30 2022-10-14 湖北长江新型显示产业创新中心有限公司 显示面板、显示装置及控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160141350A1 (en) * 2014-11-14 2016-05-19 Samsung Display Co., Ltd. Organic light emitting diode display
CN107799064A (zh) * 2016-08-29 2018-03-13 三星显示有限公司 有机发光显示装置及其制造方法
CN108281114A (zh) * 2017-01-06 2018-07-13 三星显示有限公司 有机发光显示装置
US20180350891A1 (en) * 2017-06-05 2018-12-06 Samsung Display Co., Ltd. Display device
KR20190108224A (ko) * 2018-03-13 2019-09-24 삼성디스플레이 주식회사 표시패널 및 그 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688802B1 (ko) * 2004-11-22 2007-03-02 삼성에스디아이 주식회사 화소 및 발광 표시장치
KR102206287B1 (ko) * 2014-06-13 2021-01-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN110246850B (zh) * 2014-07-23 2022-12-02 索尼公司 显示装置
CN104992948B (zh) * 2015-06-03 2018-07-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制作方法
JP2018074076A (ja) 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
KR102324219B1 (ko) * 2017-04-24 2021-11-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102372054B1 (ko) 2017-09-05 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 화소
KR102432360B1 (ko) 2017-10-13 2022-08-16 삼성디스플레이 주식회사 표시패널 및 그 제조방법
US10797123B2 (en) 2017-10-13 2020-10-06 Samsung Display Co., Ltd. Display panel and method of fabricating the same
KR102173434B1 (ko) 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
KR102652572B1 (ko) * 2018-12-03 2024-03-28 엘지디스플레이 주식회사 플렉서블 전계 발광 표시장치
KR20210057448A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 발광 표시 패널
KR102662566B1 (ko) * 2019-12-31 2024-04-30 엘지디스플레이 주식회사 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160141350A1 (en) * 2014-11-14 2016-05-19 Samsung Display Co., Ltd. Organic light emitting diode display
CN107799064A (zh) * 2016-08-29 2018-03-13 三星显示有限公司 有机发光显示装置及其制造方法
CN108281114A (zh) * 2017-01-06 2018-07-13 三星显示有限公司 有机发光显示装置
US20180350891A1 (en) * 2017-06-05 2018-12-06 Samsung Display Co., Ltd. Display device
KR20190108224A (ko) * 2018-03-13 2019-09-24 삼성디스플레이 주식회사 표시패널 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI854249B (zh) * 2021-08-30 2024-09-01 南韓商Ｌｇ顯示器股份有限公司 具有氧化物半導體的顯示裝置

Also Published As

Publication number Publication date
US12232371B2 (en) 2025-02-18
KR20210109083A (ko) 2021-09-06
CN113314565B (zh) 2025-01-14
US11538882B2 (en) 2022-12-27
US20230389371A1 (en) 2023-11-30
US20210265442A1 (en) 2021-08-26
US20230131807A1 (en) 2023-04-27
US11765946B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
CN113314565B (zh) 显示装置
CN113363287B (zh) 显示装置
US20110212663A1 (en) Organic electroluminescent display device and manufacturing method thereof
CN113078185B (zh) 显示装置
US7456431B2 (en) Organic light emitting display
US12238970B2 (en) Emissive display device having reduced stains and crosstalk
CN111211148B (zh) 有机发光二极管显示器
KR20240153933A (ko) 표시 장치
KR101182268B1 (ko) 유기 발광 장치
US20230155030A1 (en) Array substrate and display device including thereof
WO2023127158A1 (ja) 表示装置及び表示装置の製造方法
CN111477648A (zh) 发光显示装置
KR20210149959A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant