CN113284896B - 字线结构、存储元件及其制造方法 - Google Patents

Abstract

本发明提供一种字线结构包括衬底、字线以及外延图案。字线内埋于衬底中。字线包括导体层、阻障层、绝缘层以与栅介电层。阻障层包覆导体层的下部。绝缘层包覆导体层的上部。栅介电层环绕绝缘层与阻障层，以电性隔离阻障层与衬底。外延图案配置于绝缘层与衬底之间，并与衬底接触。另提供一种包括字线结构的存储元件及其制造方法。

Description

字线结构、存储元件及其制造方法

技术领域

本发明涉及一种字线结构、存储元件及其制造方法。

背景技术

动态随机存取存储器(dynamic random access memory，DRAM)属于一种挥发性存储器，其是由多个存储单元所构成。详细地说，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容器所构成，且每一个存储单元通过字线与位线彼此电性连接。为提升动态随机存取存储器的积集度以加快元件的操作速度，并符合消费者对于小型化电子装置的需求，近年来发展出埋入式字线动态随机存取存储器，以满足上述种种需求。

随着科技的进步，各类电子产品皆朝向轻薄短小的趋势发展。然而，在这趋势之下，DRAM的临界尺寸亦逐渐缩小，其导致DRAM的工艺将面临许多挑战。

发明内容

本发明提供一种字线结构、存储元件及其制造方法，其可增加电容器接)触窗与有源区之间的接触面积，以降低电容器接触窗的阻值，进而提升存储元件的可靠度与工艺裕度。

本发明提供一种字线结构包括衬底、字线以及外延图案。字线内埋于衬底中。字线包括导体层、阻障层、绝缘层以与栅介电层。阻障层包覆导体层的下部。绝缘层包覆导体层的上部。栅介电层环绕绝缘层与阻障层，以电性隔离阻障层与衬底。外延图案配置于绝缘层与衬底之间，并与衬底接触。

本发明提供一种存储元件包括：衬底、多条字线、多个电容器、多个电容器接触窗以及多个外延层。衬底具有多个有源区。多条字线沿着Y方向平行配置于衬底中。多个电容器，分别配置于多个有源区的长边的两端点上。多个电容器接触窗，分别位于多个电容器与多个有源区之间。多个外延层分别配置于多条字线与多个有源区之间，其中多个外延层分别从衬底的上侧壁横向延伸至多条字线中。

本发明提供一种存储元件的制造方法，其步骤如下。提供具有多个有源区的衬底；在衬底中形成字线，字线沿着Y方向延伸并穿过多个有源区；移除多条字线的第一侧的一部分以形成多个开口，多个开口至少暴露出多个有源区中的衬底的上侧壁；进行外延成长工艺，以在衬底的上侧壁上形成多个外延层；以及将绝缘材料填入多个开口中。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是本发明的一实施例的存储元件的上视示意图；

图2A至图2R是沿着图1的A-A’线段的存储元件的制造流程的剖面示意图。

具体实施方式

参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的元件，以下段落将不再一一赘述。

图1是本发明的一实施例的存储元件的上视示意图。以下段落的存储元件是以动态随机存取存储器为例来说明，但本发明不以此为限。请参照图1，本实施例提供一种存储元件10包括：衬底100、多个隔离结构101、多个有源区AA、多个位线结构102、多个字线组202、多个电容器接触窗CC1、CC2以及外延图案EP。为图面清楚起见，图1仅显示上述构件，其他结构可见于后续图2A至图2R的剖面图。

如图1所示，衬底100包括多个第一区R1与多个第二区R2。第一区R1与第二区R2沿着X方向交替排列。隔离结构101配置于衬底100中，以将衬底100定义出多个有源区(activeareas)AA。也就是说，相邻两个有源区AA之间具有隔离结构101。在一实施例中，一个有源区AA上只形成有一个存储单元，且各存储单元由隔离结构101分隔，以有效减少存储单元之间的干扰问题。详细地说，有源区AA被配置为带状且排列成一阵列。在本实施例中，有源区AA排列成3个有源区列(active area columns)AC1～AC3，且相邻两个有源区列呈镜像配置。举例来说，有源区列AC3的长边方向与X方向呈现非正交而具有夹角θ，有源区列AC2的长边方向与X方向呈现非正交而具有夹角(180°-θ)。在一实施例中，夹角θ可介于36度至37度之间。但本发明不以此为限，在其他实施例中，相邻两个有源区列亦可以是相同配置。

位线结构102位于衬底100上，且横越第一区R1与第二区R2。位线结构102沿着X方向延伸，且沿着Y方向相互排列。字线组202位于第一区R1的衬底100中。字线组202沿着Y方向延伸，且沿着X方向相互排列。每一字线组202具有两个埋入式字线202a、202b。在一实施例中，X方向与Y方向实质上互相垂直。

在本实施例中，每一有源区AA具有长边L1与短边L2，且长边L1横越所对应的字线组202(即两个埋入式字线202a、202b)，且每一有源区AA与所对应的位线结构102的重叠处具有位线接触窗BC。因此，每一位线结构102在横越所对应的字线组202时，可利用位线接触窗BC来电性连接所对应的掺杂区(未示出)。所述掺杂区位于两个埋入式字线202a、202b之间。

电容器接触窗CC1、CC2位于位线结构102之间的衬底100上。详细地说，电容器接触窗CC1、CC2分别配置在有源区AA的长边L1的两端点上，其可电性连接有源区AA与后续形成的电容器(未示出)。另外，虽然电容器接触窗CC1、CC2在图1中显示为矩形，但实际上形成的接触窗会略呈圆形，且其大小可依工艺需求来设计。

值得注意的是，如图1所示，外延图案EP具有多个外延层220。在一实施例中，外延层220沿着Y方向分隔且不连续地配置在字线202a、202b的一侧。具体地说，外延层220分别配置于电容器接触窗CC1、CC2与字线202a、202b的交叠处。从上视角度来看，外延层220位于字线202a、202b的范围内。在此情况下，本实施例的外延层220可增加电容器接触窗CC1、CC2与有源区AA之间的接触面积，以降低电容器接触窗CC1、CC2的阻值，进而提升存储元件10的可靠度与工艺裕度。

图2A至图2R是沿着图1的A-A’线段的存储元件10的制造流程的剖面示意图。请同时参照图1与图2A，首先，提供一初始结构，其包括衬底100、多个隔离结构101以及多个字线组202。在一实施例中，衬底100可例如为半导体衬底、半导体化合物衬底或是绝缘层上有半导体衬底(SOI)。在本实施例中，衬底100为硅衬底。

如图1与图2A所示，隔离结构101配置于衬底100中，以将衬底100分隔出多个有源区AA。在一实施例中，隔离结构101包括介电材料，所述介电材料可以是氧化硅。在另一实施例中，隔离结构101可例如是浅沟渠隔离结构(STI)。

如图2A所示，多个字线组202配置于第一区R1的衬底100中。详细地说，每一字线组202包括两个埋入式字线202a、202b。埋入式字线202a包括导体层204a、阻障层206a以与栅介电层210a。阻障层206a包覆导体层204a的下部。也就是说，导体层204a突出于阻障层206a的顶面，使得导体层204a的顶面高于阻障层206a的顶面。栅介电层210a环绕阻障层206a，以电性隔离阻障层206a与衬底100。在一实施例中，导体层204a可视为栅极，导体层204a的材料包括导体材料，其可例如是金属材料、阻障金属材料或其组合。阻障层206a的材料包括阻障金属材料，例如是Ti、TiN、Ta、TaN、TiAl或其组合。栅介电层210a的材料可例如是氧化硅。相似地，另一埋入式字线202b亦包括导体层204b(亦可称为栅极)、阻障层206b以与栅介电层210b。阻障层206b包覆导体层204b的下部，且导体层204b突出于阻障层206b的顶面。栅介电层210b环绕阻障层206b，以电性隔离阻障层206b与衬底100。

另外，所述初始结构更包括氧化硅层212、四乙氧基硅烷(TEOS)氧化物层214以及绝缘材料208。详细地说，氧化硅层212配置在衬底100上并延伸覆盖隔离结构101的顶面。TEOS氧化物层214配置在氧化硅层212上。绝缘材料208配置在TEOS氧化物层214上且延伸穿过氧化硅层212与TEOS氧化物层214，以包覆导体层204a、204b的上部。在一实施例中，包覆导体层204a的上部的一部分绝缘材料208a可视为字线202a的一部分；而包覆导体层204b的上部的另一部分绝缘材料208b可视为字线202b的一部分。绝缘材料208的材料可例如是氮化硅。

在一些实施例中，字线202a、202b的形成包括以下步骤。在衬底100中形成字线开口201。字线开口201沿着Y方向(如图1所示)延伸，且穿过有源区AA与隔离结构101。在字线开口201中共形形成栅介电层210a、210b，其形成方法可以是化学气相沈积法(CVD)、热氧化法或临场蒸气产生法(in situ steam generation，ISSG)等。接着，在栅介电层210a、210b上共形形成阻障材料并在阻障材料上形成导体材料，其形成方法可以是CVD或物理气相沈积法(PVD)。之后，进行回蚀刻工艺，移除部分阻障材料与部分导体材料，以分别形成阻障层206a、206b与导体层204a、204b。在本实施例中，可调整回蚀刻工艺的蚀刻剂的蚀刻选择比，进一步地凹蚀阻障材料使得阻障层206a的顶面凹陷于导体层204a的顶面。接着，在导体层204a上形成绝缘材料208，以覆盖导体层204a的上部与阻障层206a的顶面，其形成方法可以是CVD或PVD。

请参照图2B，在绝缘层208上形成光刻胶图案216。在一实施例中，光刻胶图案216对应字线组202，且位于字线组202的相对侧壁202s1、202s2的范围内。也就是说，光刻胶图案216覆盖字线202a、202b的内侧壁IS(亦可称为第二侧)，且暴露出字线202a、202b的外侧壁OS(亦可称为第一侧)。在此情况下，光刻胶图案216的第一侧壁216s1与相对应的字线202a的外侧壁202s1之间具有长度L3，而光刻胶图案216的第二侧壁216s2与相对应的字线202b的外侧壁202s2之间具有长度L4。在一些实施例中，长度L3与L4至少大于零。在替代实施例中，长度L3可介于6nm至11nm之间；而长度L4可介于6nm至11nm之间。

请参照图2B至2D，以光刻胶图案216为掩膜，移除部分绝缘材料208与部分栅介电层210a、210b，以在字线的202a、202b的外侧壁OS内形成多个开口12。在一实施例中，开口12至少暴露出有源区AA中的衬底100的上侧壁100s。在一些实施例中，开口12从字线的202a、202b的外侧壁OS与有源区AA之间的界面IF往字线202a、202b的内侧壁IS的方向横向延伸。在形成开口12之后，移除光刻胶图案216以暴露出绝缘材料208的顶面，如图2D所示。

请参照图2E，进行外延成长工艺，以在衬底100的上侧壁100s上形成多个外延层220。外延层220分别从衬底100的上侧壁100s横向延伸至字线202a、202b中。在一实施例中，外延层220从开口12的第一侧壁12s1往相对于第一侧壁12s1的第二侧壁12s2的方向延伸。如图2E所示，外延层220与开口12的第二侧壁12s2之间具有空隙221。亦即，外延层220未填满整个开口12，且未接触到开口12的第二侧壁12s2。另外，由于外延层220是经由外延生长工艺选择性形成在衬底100的上侧壁100s上，因此外延层220的材料是源自于衬底100。举例来说，当衬底100为硅衬底时，外延层220可为外延硅层或是外延硅锗层。

请参照图2F，在TEOS氧化物层214上形成绝缘材料222。在一实施例中，绝缘材料222填入开口12与空隙221中，且延伸覆盖TEOS氧化物层214的顶面。在一些实施例中，绝缘材料222与绝缘材料208具有相同材料，其可例如是氮化硅。在此情况下，绝缘材料222与绝缘材料208可视为同一绝缘材料或层，以覆盖外延层220与导体层204a、204b的上部。在替代实施例中，绝缘材料222与绝缘材料208亦可具有不同材料。

请参照图2G，进行平坦化工艺，移除部分绝缘材料222、208与TEOS氧化物层214，以暴露出外延层220。剩余的绝缘材料222、208(如虚线所示)可统称为绝缘层225a、225b，其分别覆盖包覆导体层204a、204b的上部，且栅介电层210a、210b延伸以环绕绝缘层225a、225b。在一实施例中，上述平坦化工艺可以是化学机械抛光(CMP)工艺或回蚀刻工艺。在此情况下，如图2G所示，外延层220的顶面220t、绝缘层225a、225b的顶面225t、衬底100的顶面100t以及隔离结构101的顶面101t可视为实质上共平面。于此，具有外延层220的字线结构WL便已制造完成。如图2G所示，外延层220分别内埋在字线202a、202b的外侧壁202s1、202s2的上部与有源区AA中的衬底100之间，且与有源区AA中的衬底100(物理上)接触。在本实施例中，外延层220可视为有源区AA的延伸部，其可扩大有源区AA与后续形成的电容器接触窗CC1、CC2(如图2R所示)之间的接触面积。

在本实施例中，外延层220的高度D1可介于20nm至25nm之间。外延层220的底面至阻障层206a、206b的顶面之间的距离D2可介于73nm至93nm之间。绝缘层225a、225b的顶面225t至导体层204a、204b的顶面之间的距离D3可介于55nm至65nm之间。导体层204a、204b的顶面至阻障层206a、206b的顶面之间的距离D4可介于18nm至28nm之间。在一实施例中，高度D1与距离D4的比可介于0.9至1.1之间。也就是说，外延层220的高度或深度大约等于阻障层206a、206b凹陷的深度。在此情况下，经凹蚀的阻障层206a、206b可增加外延层220与阻障层206a、206b之间的距离，进而避免栅极引发漏极泄漏(Gate Induced Drain Leakage，GIDL)所引起的漏电流情况。

请参照图2H，在图2G的结构上依序形成介电层116、介电层118、氧化硅层120、碳层122以及氮氧化硅层124。具体来说，介电层116覆盖有源区AA、隔离结构101以及字线组202。在一实施例中，介电层116可以是氮化硅、超低温氧化物或其组合，其形成方法可以是CVD或PVD。在一实施例中，介电层118的材料可以是旋涂式介电材料。在一实施例中，氧化硅层120、碳层122以及氮氧化硅层124的复合层可视为硬掩膜层HM。在本实施例中，氧化硅层120的材料例如为TEOS。接着，在氮氧化硅层124(或硬掩膜层HM)上形成光刻胶图案126。在一实施例中，光刻胶图案126对应字线组202，且其正投影在衬底100的顶面上的区域126A至少位于相邻外延层220的内侧壁的范围220R内。

另一方面，在形成介电层118、硬掩膜层HM以及光刻胶图案126之前，更包括形成沿着X方向延伸的多个位线结构102。位线结构102并未示出在图1的A-A’线段的剖面上，其相关空间关系请参照上视图1。

请参照图2I，以光刻胶图案126为掩膜，移除部分硬掩膜层HM、部分介电层118以及部分介电层116，以形成多个开口14。在一实施例中，如图2I所示，开口14暴露出外延层220的顶面220t、有源区AA中的衬底100的顶面100t以及隔离结构101的顶面101t。另外，剩余的氧化硅层120a、介电层1 18a以及介电层116a可视为一介电柱，其具有上窄下宽的剖面轮廓。

请参照图2J，在图2I的结构上形成导体材料128。导体材料128填入开口14中，并覆盖氧化硅层120a的顶面120t。在一实施例中，导体材料128可为多晶硅，其形成方法可以是CVD。

请参照图2K，进行回蚀刻工艺，移除部分导体材料128，以使导体层128a的顶面128t低于氧化硅层120a的顶面120t。在此情况下，介电层118a分隔两个相邻导体层128a，如图2K所示。

请参照图2L，在图2K的结构上形成介电层130。介电层130共形地形成在导体层128a、介电层118a以及氧化硅层120a上。由于导体层128a的顶面128t与氧化硅层120a的顶面120t之间具有高度差，因此，介电层130的顶面可例如是一连续凹凸结构。位于氧化硅层120a上的介电层130为凸部；而位于导体层128a上的介电层130为凹部。如图2L所示，第二区R2的衬底100上的介电层130上具有凹部开口16，凹部开口16对应衬底100中的隔离结构101。在一实施例中，介电层130的材料可以是氮化硅。

请参照图2M，进行蚀刻工艺，移除部分介电层130与部分导体层128a，以在第二区R2的导体柱128b与介电层130a中形成开口18。开口18暴露第二区R2的隔离结构101的顶面101t。在一实施例中，开口18将一个导体层128a分隔成两个导体柱128b，如图2M所示。由于开口18不需要利用光刻工艺便可对准第二区R2的隔离结构101，因此，此开口18可视为自对准开口。

请参照图2N，在图2M的结构上形成介电材料132。介电材料132填入开口18中并延伸覆盖介电层130a与氧化硅层120a。在一实施例中，介电材料132可以是氮化硅，其可与介电层130a具有相同材料。在替代实施例中，介电材料132亦可与介电层130a具有不同材料。

请参照图2O，进行平坦化工艺，移除部分介电材料132、介电层130a、氧化硅层120a以及部分介电层118a，以暴露出导体柱128b的顶面128t与介电层118b的顶面118t。在一实施例中，所述平坦化工艺可以是CMP工艺或是回蚀刻工艺。

请参照图2P，进行蚀刻工艺，移除部分导体柱128b，以形成开口20在导体柱128c1上并形成开口22在导体柱128c2上。在一实施例中，所述蚀刻工艺可以是湿式蚀刻或干式蚀刻工艺。在一实施例中，如图2P所示，开口20的底面与开口22的底面为共平面。

请参照图2Q，在开口20、22中共形地形成阻障层136。在一实施例中，阻障层136覆盖且接触导体柱128c1、128c2的表面。阻障层136的材料可例如是Ti、TiN、Ta、TaN、TiAl或其组合，其形成方法可以是CVD或PVD。接着，在阻障层136上形成金属层138。在一实施例中，金属层138被阻障层136包覆。金属层138的材料可例如是W，其形成方法可以是PVD。在本实施例中，开口20、22中的阻障层136与金属层138可视为着陆垫134，其可用以连接导体柱128c1、128c2与后续形成的电容器142。在另一实施例中，上述着陆垫134亦可由金属层与夹置在金属层与导体柱128c1、128c2之间的硅化金属层所构成。

如图2Q所示，导体柱128c1与着陆垫134的复合结构可视为电容器接触窗CC1；而导体柱128c2与着陆垫134的复合结构可视为电容器接触窗CC2。电容器接触窗CC1配置在有源区AA的一端，以电性连接有源区AA与后续形成的电容器142。电容器接触窗CC2配置在有源区AA的另一端，以电性连接有源区AA与后续形成的电容器142(如图2R所示)。

在一实施例中，电容器接触窗CC1往相邻的字线202a方向延伸并接触对应的外延层220的顶面。也就是说，电容器接触窗CC1不仅覆盖有源区AA，还覆盖外延层220。具体来说，电容器接触窗CC1的底部具有一面积或宽度W1，有源区AA的顶部具有一面积或宽度W2，而外延层220的顶部具有一面积或宽度W3。在一实施例中，宽度W1至少大于宽度W2(即W1＞W2)。在本实施例中，宽度W1实质上等于宽度W2与宽度W3的总和(即W1＝W2+W3)。在一实施例中，宽度W1可介于40nm至51nm之间，宽度W2可介于35nm至40nm之间，而宽度W3可介于5nm至11nm之间。基于上述，本实施例可最大化电容器接触窗CC1与有源区AA之间的接触面积，以降低电容器接触窗CC1与有源区AA之间的阻值，由此增加存储元件10的读取速度，进而提升效能与可靠度。同样地，电容器接触窗CC2也具有相同的功效。

另外，如图2Q所示，介电柱132a分别对应第二区R2的衬底100中的隔离结构101，以电性隔绝相邻两个导体柱128c1、128c2(或电容器接触窗CC1、CC2)。在本实施例中，介电柱132a是通过填入自对准开口18而形成，其不需要额外的光刻工艺与蚀刻工艺。因此，介电柱132a可视为自对准介电结构。

请参照图2R，在形成着陆垫134之后，在衬底100上形成介电层140。之后，在介电层140中形成多个电容器开口24，并将多个电容器142分别形成在电容器开口24中。电容器142通过电容器接触窗CC1、CC2分别与有源区AA电性连接。具体来说，各电容器142包括下电极142a、上电极142c及介电层142b。介电层142b位于下电极142a与上电极142c之间。下电极142a分别与电容器接触窗CC1、CC2电性连接。在一实施例中，介电层140的材料可例如是氧化硅。下电极142a与上电极142c的材料例如是氮化钛、氮化钽、钨、钛钨、铝、铜或金属硅化物。介电层142b可包括高介电常数材料层(即介电常数高于4的介电材料)，其材料例如是下述元素的氧化物，如：铪、锆、铝、钛、镧、钇、钆或钽，又或是氮化铝，或是上述任意组合。

综上所述，本发明通过从衬底的上侧壁横向延伸的外延层以增加电容器接触窗与有源区之间的接触面积并降低电容器接触窗的阻值，进而提升存储元件的可靠度与工艺裕度。另外，本发明还进一步凹蚀阻障层，以增加外延层与阻障层之间的距离，进而避免栅极引发漏极泄漏(GIDL)所引起的漏电流情况。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (15)

1.一种字线结构，包括：

字线，内埋于衬底中，其中所述字线包括：

导体层；

阻障层，包覆所述导体层的下部；

绝缘层，包覆所述导体层的上部；以及

栅介电层，环绕所述绝缘层与所述阻障层，以电性隔离所述阻障层与所述衬底；以及

外延图案，配置于所述绝缘层与所述衬底之间，并与所述衬底接触，

其中所述导体层突出于所述阻障层的顶面，所述字线结构的第一侧壁包括所述外延图案，所述字线结构的与所述第一侧壁相对的第二侧壁包括所述绝缘层。

2.根据权利要求1所述的字线结构，其中所述外延图案的材料源自于所述衬底。

3.根据权利要求1所述的字线结构，其中所述外延图案的顶面、所述绝缘层的顶面以及所述衬底的顶面共平面。

4.根据权利要求1所述的字线结构，其中所述字线沿着Y方向延伸，所述外延图案具有多个外延层，所述多个外延层沿着所述Y方向分隔且仅配置在所述字线的一侧。

5.一种存储元件，包括：

衬底，具有多个有源区；

多条字线，沿着Y方向平行配置于所述衬底中；

多个电容器，分别配置于所述多个有源区的长边的两端点上；

多个电容器接触窗，分别位于所述多个电容器与所述多个有源区之间；以及

多个外延层，分别配置于所述多条字线与所述多个有源区之间，其中所述多个外延层分别从所述衬底的上侧壁横向延伸至所述多条字线中，

其中所述多条字线中的一者包括：

导体层，内埋于所述衬底中；

阻障层，包覆所述导体层的下部；

绝缘层，包覆所述导体层的上部；以及

栅介电层，环绕所述绝缘层与所述阻障层，以电性隔离所述阻障层与所述衬底，

其中所述阻障层的顶面凹陷于所述导体层的顶面，所述多条字线中的所述一者的第一侧壁包括所述多个外延层中的对应者，所述多条字线中的所述一者的与所述第一侧壁相对的第二侧壁包括所述绝缘层。

6.根据权利要求5所述的存储元件，其中所述多个电容器接触窗中的一者的底部面积大于相对应的有源区的顶部面积。

7.根据权利要求5所述的存储元件，其中所述多个外延层分别配置于所述多个电容器接触窗与所述多条字线的交叠处。

8.根据权利要求7所述的存储元件，其中所述多个电容器接触窗往相邻的字线方向延伸并接触对应的外延层。

9.根据权利要求5所述的存储元件，其中其中所述多个外延层的顶面、所述绝缘层的顶面以及所述衬底的顶面共平面。

10.根据权利要求5所述的存储元件，其中所述多个外延层的材料源自于所述衬底。

11.根据权利要求5所述的存储元件，其中所述多个外延层沿着所述Y方向分隔且仅配置在相对应的字线的一侧。

12.一种存储元件的制造方法，包括：

提供具有多个有源区的衬底；

在所述衬底中形成多条字线，所述多条字线沿着Y方向延伸并穿过所述多个有源区；

移除所述多条字线的第一侧的一部分以形成多个开口，所述多个开口至少暴露出所述多个有源区中的所述衬底的上侧壁；

进行外延成长工艺，以在所述衬底的所述上侧壁上形成多个外延层；以及

将绝缘材料填入所述多个开口中，

其中形成所述多条字线的步骤包括：

在所述衬底中形成字线开口；

在所述字线开口中共形形成栅介电层；

在所述栅介电层上共形形成阻障层；

在所述阻障层上形成导体层，其中所述导体层突出于所述阻障层的顶面；以及

在所述导体层上形成绝缘层，以覆盖所述导体层的上部与所述阻障层的所述顶面，

其中形成所述多个开口的步骤包括：

在所述衬底上形成光刻胶图案，所述光刻胶图案覆盖所述多条字线的与所述第一侧相对的第二侧且暴露出所述多条字线的所述第一侧；以及

以所述光刻胶图案为掩膜，移除位于所述多条字线的所述第一侧的部分所述绝缘层与部分所述栅介电层，以在所述多条字线的所述第一侧内形成所述多个开口，且保留位于所述多条字线的所述第二侧的所述绝缘层与所述栅介电层。

13.根据权利要求12所述的存储元件的制造方法，其中所述多个开口从所述多条字线的所述第一侧与所述多个有源区之间的界面往所述多条字线的所述第二侧的方向横向延伸。

14.根据权利要求12所述的存储元件的制造方法，其中所述多个外延层分别从所述多个开口的第一侧壁延伸，且所述多个外延层与所述多个开口的第二侧壁之间具有空隙。

15.根据权利要求12所述的存储元件的制造方法，还包括：

在所述多个有源区的的长边的两端点上形成多个电容器接触窗；以及

在所述多个电容器接触窗上形成多个电容器。