CN113257893A - 一种肖特基二极管及其制作方法和芯片 - Google Patents

Abstract

本发明公开了一种肖特基二极管及其制作方法和芯片，肖特基二极管包括衬底、势垒层、二氧化硅层、阻挡层、缓冲层和电极层，所述势垒层设置在所述衬底的表面，由金属硅化物材料构成；所述二氧化硅层设置在所述衬底上，位于所述势垒层的两侧；所述阻挡层设置在所述二氧化硅层和势垒层上，由TaN材料构成；所述缓冲层设置在所述阻挡层上，由Ta材料构成；所述电极层设置在所述缓冲层上。通过在势垒层和电极之间设置由TaN材料构成的阻挡层和由Ta材料构成缓冲层，使得在高温条件下，不易形成势垒层和电极层之间的扩散通道，防止势垒层和电极层之间的粒子扩散，避免影响势垒高度并导致电极电阻升高的问题。

Description

一种肖特基二极管及其制作方法和芯片

技术领域

本发明涉及半导体集成电路制造工艺，尤其涉及一种肖特基二极管及其制作方法和芯片。

背景技术

作为半导体器件的一种，肖特基二极管利用金属—半导体接触，形成肖特基势垒，与传统PN结二极管相比，肖特基二极管具有正向压降小，反向恢复时间短的特点，被广泛应用于高频整流和开关电路。

肖特基二极管普遍采用金属硅化物作为势垒层，根据不同的产品通过改变硅化物的种类，合金的时间和温度来调节器件的正向压降和反向特性。但在高温状态下，硅及其硅化物有明显的迁移现象，易形成势垒层与电极金属间的扩散，影响势垒高度并导致电极电阻升高。

发明内容

本发明的目的是提供一种肖特基二极管及其制作方法和芯片，可有效提高势垒层在高温下稳定性。

本发明公开了一种肖特基二极管，包括衬底、势垒层、二氧化硅层、阻挡层、缓冲层和电极层，所述势垒层设置在所述衬底的表面，由金属硅化物材料构成；所述二氧化硅层设置在所述衬底上，位于所述势垒层的两侧；所述阻挡层设置在所述二氧化硅层和势垒层上，由TaN材料构成；所述缓冲层设置在所述阻挡层上，由Ta材料构成；所述电极层设置在所述缓冲层上。

可选的，所述阻挡层的厚度在50-150埃米之间，所述缓冲层的厚度在50-100埃米之间。

可选的，所述阻挡层和缓冲层通过真空溅射工艺形成。

可选的，所述阻挡层是在真空中使用氩气溅射钽靶，然后通入氮气，并控制溅射功率在6-10KW的条件下形成。

可选的，所述氮气分压为10-15％。

可选的，在形成所述阻挡层的过程中，控制所述衬底的温度在50-200摄氏度。

可选的所述缓冲层是在真空中使用氩气溅射钽靶，并控制溅射功率为6-10KW，控制衬底温度在50-200摄氏度的条件下形成。

可选的，所述电极层的材料包括Al，所述电极层的厚度在10000-18000埃米之间。

本发明还公开了一种上述肖特基二极管的制作方法，包括步骤：

在由单晶硅材料构成的衬底上形成二氧化硅薄膜；

蚀刻二氧化硅薄膜形成图案化的二氧化硅层；

在二氧化硅层的镂空区域形成势垒金属层，在加热的条件下，使得在势垒金属层中的金属粒子扩散到衬底中形成势垒层；

蚀刻掉所述势垒金属层；

通过真空溅射工艺在所述二氧化硅层和势垒层上形成由TaN材料构成的阻挡层；

通过真空溅射工艺在所述阻挡层上形成由Ta材料构成的缓冲层；以及

通过真空蒸镀工艺在所述缓冲层上形成由Al材料构成的电极层。

本发明还公开了一种芯片，包括如上所述的肖特基二极管。

本发明通过在势垒层和电极之间设置由TaN材料构成的阻挡层和由Ta材料构成缓冲层，使得在高温条件下，不易形成势垒层和电极层之间的扩散通道，防止势垒层和电极层之间的粒子扩散，避免影响势垒高度并导致电极电阻升高的问题；而且阻挡层与势垒层粘附性良好，缓冲层与与阻挡层含有相同的金属元素Ta，缓冲层与电极层都是金属材料，这样缓冲层与阻挡层和电极层之间都有较好的吸附效果，可以提高肖特基二极管的稳定性和可靠性。

附图说明

所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于例示本发明的实施方式，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本发明的一实施例的一种芯片的示意图；

图2是本发明的一实施例的一种肖特基二极管的示意图；

图3是本发明的另一实施例的一种肖特基二极管制作方法的流程图。

其中，100、芯片；200、肖特基二极管；210、衬底；220、势垒层；230、二氧化硅层；240、阻挡层；250、缓冲层；260、电极层。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本发明可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本发明的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

肖特基二极管普遍采用金属硅化物作为势垒区，根据不同的产品通过改变硅化物的种类，合金的时间和温度来调节器件的正向压降和反向特性。但在高温状态下，硅及其硅化物有明显的迁移现象，易形成势垒区与电极金属间的扩散，导致由金属硅化物构成的势垒层和由N型单晶材料构成的衬底之间的势能差受到影响，从而影响势垒高度；而且势垒区与电极金属间的扩散还会导致电极材料中混入硅离子，导致电极电阻升高。为了减弱势垒硅化物与电极金属间的扩散，最好的方法是在两者之间加入阻挡层金属，如目前普遍使用的Ta、Ti、W、Cr等难熔金属单质，此类纯金属有较好的导电性，并且与硅及其硅化物有着良好的粘附性，但纯金属的晶粒间界容易形成扩散通道，进而减弱阻挡性。此外，在难熔金属中掺入适当比例的氮，并超出其固溶度时，氮原子将会向晶粒间边界处分凝，阻塞扩散通道，增加阻挡性能，但是金属氮化物与电极金属之间粘附性较差，不利于器件的可靠性，所以一种优质的肖特基二极管正面金属层是重要需求之一。

下面参考附图和可选的实施例对本发明作详细说明。

如图1所示，作为本发明的一实施例，公开了一种芯片100，所述芯片100包括肖特基二极管200以及其它器件。如图2所示，所述肖特基二极管200包括衬底210、势垒层220、二氧化硅层230、阻挡层240、缓冲层250和电极层260，所述势垒层220设置在所述衬底210的表面，由金属硅化物材料构成；所述二氧化硅层230设置在所述衬底210上，位于所述势垒层220的两侧；所述阻挡层240设置在所述二氧化硅层230和势垒层220上，由TaN材料构成；所述缓冲层250设置在所述阻挡层240上，由Ta材料构成；所述电极层260设置在所述缓冲层250上。

本发明通过在势垒层220和电极层260之间设置由TaN材料构成的阻挡层240和由Ta材料构成缓冲层250，首先，由于阻挡层240和缓冲层250中都含有难熔的金属层Ta，当肖特基二极管200在高温制程下时，阻挡层240和缓冲层250也不会融化，不会影响肖特基二极管200的性能；其次，在阻挡层240中，氮离子在Ta晶粒间边界处分凝，阻塞金属离子之间的扩散通道，起到阻挡在高温条件下势垒层220和电极层260之间粒子扩散的效果；另外，由于势垒层220和阻挡层240都是化合物，且晶格系数接近，因此两者之间具有较好的吸附性；而缓冲层250与与阻挡层240含有相同的金属元素Ta，缓冲层250与与阻挡层240之间的金属粒子存在范德华力，容易吸引，因此缓冲层250与与阻挡层240之间具有较好的吸附效果；缓冲层250与电极层260都是金属材料，晶格系数接近，因此，缓冲层250与电极层260之间具有较好的吸附效果；这样能够保证肖特基二极管200中各膜层之间的粘附性，从而提高了肖特基二极管200的稳定性和可靠性。

其中，所述衬底210的上表面设有凹槽，所述势垒层220填充在所述凹槽内，且所述势垒层220的顶部与所述衬底210的上表面平齐；所述二氧化硅层230设置在所述衬底210的上方，且不与所述势垒层220重叠。

如图3所示，是一种肖特基二极管制作方法的流程图，作为本发明的另一实施例，还公开了一种上述肖特基二极管的制作方法，包括步骤：

S1：在由单晶硅材料构成的衬底上形成二氧化硅薄膜；

S2：蚀刻二氧化硅薄膜形成图案化的二氧化硅层；

S3：在二氧化硅层的镂空区域形成势垒金属层，在加热的条件下，使得在势垒金属层中的金属粒子扩散到衬底中形成势垒层；

S4：蚀刻掉所述势垒金属层；

S5：通过真空溅射工艺在所述二氧化硅层和势垒层上形成由TaN材料构成的阻挡层；

S6：通过真空溅射工艺在所述阻挡层上形成由Ta材料构成的缓冲层；

S7：通过真空蒸镀工艺在所述缓冲层上形成由Al材料构成的电极层。

具体的，本发明中的衬底210由单晶硅材料构成，在衬底210上形成二氧化硅层230后，蚀刻出凹槽漏出衬底210的表面，然后在凹槽中形成势垒金属层，在加热的条件下，势垒金属中的部分金属粒子扩散到衬底210中，形成势垒层220，然后蚀刻掉衬底210上方剩下的势垒金属层。上述势垒层220的制程方法为合金工艺，当然还可以采用离子注入工艺，即在凹槽中注入金属离子，与衬底210表面反应后形成势垒层220。

另外，阻挡层240是通过真空溅射工艺形成，在真空环境下，用氩气溅射钽靶，溅射功率控制在6-10KW之间，溅射出Ta离子，然后通入氮气与Ta离子结合形成TaN。其中通入氮气时，氮气分压控制在10-15％，即腔室内氮气的比例在10-15％之间，其余的为氩气，若氮气的比例过高，会形成TaN₂这样的杂质，影响阻挡层240的性能；若氮气的比例过低，会导致Ta离子与氮气的结合效率降低，减缓膜层的形成时间，因此发明人通过多次试验得出将氮气的比例在10-15％之间，既能够减少TaN₂等杂质形成，又不会降低膜层的制程时间。而且，在形成所述阻挡层240的过程中，控制所述衬底210的温度在50-200摄氏度，可以提高阻挡层240的形成速度；还可以控制衬底210温度在100摄氏度，控制溅射功率在8KW可提高阻挡层240的均匀性，提高膜层的性能。

当阻挡层240制作完后，关闭氮气，继续通入氩气，并保持其它功率、温度条件不变，形成缓冲层250，这样能够减少不同膜层制程之间过渡时间，提高二极管的制程效率。而且，在关闭氮气后，腔室内的氮气还会存在，并且逐渐减少，这样在阻挡层240和缓冲层250之间还会形成一种由TaN构成的过渡结构，该过渡结构中N的比例会逐渐降低，这样使得缓冲层250与阻挡层240之间的粘附效果更好。

最后在阻挡层240上制作电极层260，电极层260可采用真空蒸镀的方法形成，电极层260可采用Al材料，Al的电阻率低，易于键合，在空气中能够自我钝化，防止自身腐蚀。当然电极层260还可以采用其它的金属材料，包括金属铜。

本发明中，电极层260的厚度在10000-18000埃米之间，即使电极层260的表面出现钝化反应也不会影响下方的性能，另外也方便后续的封装工序。阻挡层240的膜厚在50-150埃米之间，所述缓冲层250的厚度在50-100埃米之间；由于Ta或TaN的电阻率要高于Al，若阻挡层240和缓冲的膜厚较大会导致电阻增加，因此将阻挡层240和缓冲层250的膜厚设置在该范围内，即防止电阻过大，又不会减弱阻挡层240的阻挡性能，还能保证阻挡层240和缓冲层250之间的吸附效果，

作为本发明的另一实施例，还公开了一种肖特基二极管200，包括衬底210、势垒层220、二氧化硅层230、阻挡层240、缓冲层250和电极层260，所述衬底210由单晶硅材料构成，所述势垒层220设置在所述衬底210的表面，由金属硅化物材料构成；所述二氧化硅层230设置在所述衬底210上，位于所述势垒层220的两侧；所述阻挡层240设置在所述二氧化硅层230和势垒层220上，由TaN材料构成；所述缓冲层250设置在所述阻挡层240上，由Ta材料构成；所述电极层260设置在所述缓冲层250上，由Al材料构成。

通过对肖特基二极管200正面金属层的改进，有效提高了器件的耐高温特性，使得在高温状态下，势垒层220与电极金属中的粒子不会扩散，从而不会影响势垒高度，也不会导致电极电阻升高。

需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本发明的保护范围。

以上内容是结合具体的可选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种肖特基二极管，其特征在于，包括：

衬底；

势垒层，设置在所述衬底上，由金属硅化物材料构成；

二氧化硅层，设置在所述衬底上，位于所述势垒层的两侧；

阻挡层，设置在所述二氧化硅层和势垒层上，由TaN材料构成；

缓冲层，设置在所述阻挡层上，由Ta材料构成；以及

电极层，设置在所述缓冲层上。

2.如权利要求1所述的一种肖特基二极管，其特征在于，所述阻挡层的厚度在50-150埃米之间，所述缓冲层的厚度在50-100埃米之间。

3.如权利要求1所述的一种肖特基二极管，其特征在于，所述阻挡层和缓冲层通过真空溅射工艺形成。

4.如权利要求3所述的一种肖特基二极管，其特征在于，所述阻挡层是在真空中使用氩气溅射钽靶，然后通入氮气，并控制溅射功率在6-10KW的条件下形成。

5.如权利要求4所述的一种肖特基二极管，其特征在于，氮气分压为10-15％，在形成所述阻挡层的过程中，控制所述衬底的温度在50-200摄氏度。

6.如权利要求3所述的一种肖特基二极管，其特征在于，所述缓冲层是在真空中使用氩气溅射钽靶，并控制溅射功率为6-10KW，控制衬底温度在50-200摄氏度的条件下形成。

7.如权利要求1所述的一种肖特基二极管，其特征在于，所述电极层的材料包括Al，所述电极层的厚度在10000-18000埃米之间。

8.如权利要求1-7任意一项所述的肖特基二极管，其特征在于，所述衬底的上表面设有凹槽，所述势垒层填充在所述凹槽内，且所述势垒层的顶部与所述衬底的上表面平齐；

所述二氧化硅层设置在所述衬底的上方，且不与所述势垒层重叠。

9.一种如权利要求1-8任意一项所述肖特基二极管的制作方法，其特征在于，包括步骤：

在由单晶硅材料构成的衬底上形成二氧化硅薄膜；

蚀刻二氧化硅薄膜形成图案化的二氧化硅层；

在二氧化硅层的镂空区域形成势垒金属层，在加热的条件下，使得在势垒金属层中的金属粒子扩散到衬底中形成势垒层；

蚀刻掉所述势垒金属层；

通过真空溅射工艺在所述二氧化硅层和势垒层上形成由TaN材料构成的阻挡层；

通过真空溅射工艺在所述阻挡层上形成由Ta材料构成的缓冲层；以及

通过真空蒸镀工艺在所述缓冲层上形成由Al材料构成的电极层。

10.一种芯片，其特征在于，包括如权利要求1-8任意一项所述的肖特基二极管。

Images