[go: up one dir, main page]

CN113129985B - 一种物理不可克隆单元及读取电路 - Google Patents

一种物理不可克隆单元及读取电路 Download PDF

Info

Publication number
CN113129985B
CN113129985B CN202110335319.XA CN202110335319A CN113129985B CN 113129985 B CN113129985 B CN 113129985B CN 202110335319 A CN202110335319 A CN 202110335319A CN 113129985 B CN113129985 B CN 113129985B
Authority
CN
China
Prior art keywords
transistor antifuse
transistor
antifuse
word line
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110335319.XA
Other languages
English (en)
Other versions
CN113129985A (zh
Inventor
邓玉良
唐越
朱晓锐
郑伟坤
庄伟坚
李昂阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Shenzhen R&D Co Ltd
Original Assignee
STMicroelectronics Shenzhen R&D Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Shenzhen R&D Co Ltd filed Critical STMicroelectronics Shenzhen R&D Co Ltd
Priority to CN202110335319.XA priority Critical patent/CN113129985B/zh
Publication of CN113129985A publication Critical patent/CN113129985A/zh
Application granted granted Critical
Publication of CN113129985B publication Critical patent/CN113129985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种物理不可克隆单元及读取电路，所述物理不可克隆单元包括：第一字线、第二字线、第一位线、第二位线，以及镜像设置的第一晶体管反熔丝和第二晶体管反熔丝，所述第一晶体管反熔丝分别与第一字线、第一位线、第二晶体管反熔丝连接，所述第二晶体管反熔丝还分别与第二字线、第二位线连接。本发明提供的物理不可克隆单元在辐照环境下不易发生器件失效或数据翻转，保证了存储数据的安全。

Description

一种物理不可克隆单元及读取电路
技术领域
本发明涉及数据存储技术领域，尤其是指一种物理不可克隆单元及读取电路。
背景技术
随着航空航天事业的发展，各类人造卫星、航天器以及地球站的之间的通信通信安全也需要关注。物理不可克隆PUF(Physical Unclonable Functions)技术是利用集成电路不可控的制造工艺差异，提取芯片特征生成具有唯一标志的签名数据。以特有的轻量级和防篡改属性在芯片认证、随机数产生器和密钥生成等硬件安全领域有着极大优势，现有的常用PUF技术是基于SRAM和触发器结构的。但太空中银河宇宙射线和辐射带的辐射会使SRAM和触发器发生数据改变，影响系统安全防护能力。
因此需要一种抗辐照的PUF结构，在辐照环境下仍然能够正常工作。
发明内容
针对现有技术的不足，本发明提供了一种物理不可克隆单元及读取电路，旨在解决现有的PUF结构容易受到宇宙射线和辐射影响的问题。
为了解决上述技术问题，本发明采用了如下技术方案：
第一方面，提供了一种物理不可克隆单元，包括：第一字线、第二字线、第一位线、第二位线，以及镜像设置的第一晶体管反熔丝和第二晶体管反熔丝，所述第一晶体管反熔丝分别与第一字线、第一位线、第二晶体管反熔丝连接，所述第二晶体管反熔丝还分别与第二字线、第二位线连接，同时通过第一字线向第一晶体管反熔丝和通过第二字线向第二晶体管反熔丝施加编程电压，并拉低第一位线、第二位线的电压形成压差将第一晶体管反熔丝或第二晶体管反熔丝部分击穿，以进行数据的存储。
其中，所述第一晶体管反熔丝包括第一栅极、第一源极、第一漏极，所述第二晶体管反熔丝包括第二栅极、第二源极、第二漏极，所述第一栅极与第一字线连接，所述第一源极与第一位线连接，所述第一漏极与第二漏极连接，所述第二源极与第二位线连接，所述第二栅极与第二字线连接。
其中，所述物理不可克隆单元还包括设于所述第一栅极和第一源极、第一漏极之间的第一厚栅氧化层及第一薄栅氧化层，以及设于所述第二栅极和第二源极、第二漏极之间的第二厚栅氧化层及第二薄栅氧化层。
第二方面，本发明还提供了一种读取电路，包括电流比较电路、仲裁器，以及如第一方面所述的物理不可克隆单元；所述电流比较电路的第一端与所述第一晶体管反熔丝和第二晶体管反熔丝之间的结点连接，所述电流比较电路的第二端与仲裁器连接，并由所述仲裁器输出读取数据。
其中，所述电流比较电路包括三个并联的电流比较器。
本发明的有益效果在于：
本发明通过第一字线、第二字线施加编程电压并击穿第一晶体管反熔丝或第二晶体管反熔丝来随机生成数据，第一晶体管反熔丝和第二晶体管反熔丝具有较高的抗单粒子特性，即使在辐照剂量较高的环境下第一晶体管反熔丝和第二晶体管反熔丝阻值改变的范围也不会影响存储数据的判定，保证了数据的安全。
附图说明
下面结合附图详述本发明的具体结构
图1为本发明实施例提供的物理不可克隆单元的结构示意图；
图2为本发明实施例提供的第一晶体管反熔丝与第二晶体管反熔丝连接的结构示意图；
图3为本发明实施例提供的读取电路的结构示意图。
具体实施方式
为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
请参考图1，图1为本发明实施例提供的物理不可克隆单元的结构示意图。如图1所示，一种物理不可克隆单元，包括：第一字线200、第二字线500、第一位线300、第二位线600，以及镜像设置的第一晶体管反熔丝100和第二晶体管反熔丝400，所述第一晶体管反熔丝100分别与第一字线200、第一位线300、第二晶体管反熔丝400连接，所述第二晶体管反熔丝400还分别与第二字线500、第二位线600连接，同时通过第一字线200向第一晶体管反熔丝100和通过第二字线500向第二晶体管反熔丝400施加编程电压，并拉低第一位线300、第二位线600的电压形成压差，将第一晶体管反熔丝100或第二晶体管反熔丝400部分击穿，以进行数据的存储。
本发明的有益效果在于：
本发明通过第一字线200、第二字线500施加编程电压并击穿第一晶体管反熔丝100或第二晶体管反熔丝400来随机生成数据，第一晶体管反熔丝100和第二晶体管反熔丝400具有较高的抗单粒子特性，即使在辐照剂量较高的环境下第一晶体管反熔丝100和第二晶体管反熔丝400阻值改变的范围也不会影响存储数据的判定，保证了数据的安全。
具体地，在辐照剂量为300Krad(si)以下时，不影响对存储数据“0”或“1”的判定。
进一步地，并参考图2，图2为本发明实施例提供的第一晶体管反熔丝与第二晶体管反熔丝连接的结构示意图。所述第一晶体管反熔丝100包括第一栅极110、第一源极120、第一漏极130，所述第二晶体管反熔丝400包括第二栅极410、第二源极420、第二漏极430，所述第一栅极110与第一字线200连接，所述第一源极120与第一位线300连接，所述第一漏极130与第二漏极430连接，所述第二源极420与第二位线120连接，所述第二栅极410与第二字线500连接。
可选的，所述第一漏极130与第一位线300连接，所述第一源极120与第二源极420连接，所述第二漏极430与第二位线600连接。
进一步地，所述物理不可克隆单元还包括设于所述第一栅极110和第一源极120、第一漏极130之间的第一厚栅氧化层140及第一薄栅氧化层150，以及设于所述第二栅极410和第二源极420、第二漏极430之间的第二厚栅氧化层440及第二薄栅氧化层450。
在本实施例中，所述第一厚栅氧化层140与第一源极120连接，所述第一薄栅氧化层150与第一漏极130连接，所述第二漏极430与所述第二薄栅氧化层450连接，所述第二源极420与所述第二厚栅氧化层440连接。
需要说明的是，在以上实施例中，只需保证所述第一晶体管反熔丝100与所述第二晶体管反熔丝400镜像设置即可，本发明不对源极和漏极的位置加以限制。
本发明的工作原理如下：
当所述第一字线200和第二字线500同时施加编程电压时，拉低第一位线300、第二位线600的电压，分别在所述第一晶体管反熔丝100内部与所述第二晶体管反熔丝400内部形成压差，所述第一晶体管反熔丝100与所述第二晶体管反熔丝400同时开始编程，但是由于制造工艺的差异，所述第一薄栅氧化层150和第二薄栅氧化层450被击穿的时间不同。假设第一薄栅氧化层150先被击穿后，第一栅极110与第一漏极130之间形成通路，第二栅极410与第二漏极430之间的压差变小，第二薄栅氧化层450不会被击穿；反之，若第二薄栅氧化层450先被击穿，同理，第一薄栅氧化层150不会被击穿。对于单个的物理不可克隆单元，通过判定所述第一薄栅氧化层150或第二薄栅氧化层450被击穿，可用于存储数据“1”或数据“0”，只需保证所述第一薄栅氧化层150和第二薄栅氧化层450对应存储的数据不同即可，具体存储的是哪一个不加以限制。当存在多个物理不可克隆单元时即可随机生成由多位二进制数据组成的密匙。
请参考图3，图3为本发明实施例提供的读取电路的结构示意图。在一实施例中，本发明还提供了一种读取电路，包括电流比较电路20、仲裁器30，以及如以上实施例所述的物理不可克隆单元10；所述电流比较电路20的第一端与所述第一晶体管反熔丝100和第二晶体管反熔丝400之间的结点连接，所述电流比较电路20的第二端与仲裁器30连接，并由所述仲裁器30输出读取数据。
在进行存储数据的读取时，通过第一字线200向第一晶体管反熔丝100施加读取电压，若第一薄栅氧化层150已被击穿，则有较大电流进入电流比较电路20，电流比较电路20输出高电平；若第一薄栅氧化层150未被击穿，则电流比较电路20输出低电平。
进一步地，所述电流比较电路20包括三个并联的电流比较器210。
更进一步地，所述读取电路包括多个物理不可克隆单元10，每个物理不可克隆单元10还具有两个相同的复制单元，当一个物理不可克隆单元10及其两个复制单元这三个中的一个发生功能失效或数据翻转时，通过所述仲裁器30输出另外两个单元存储的数据，也即是将这三个单元中的多数存储的数据作为正确结果进行输出，例如一个单元存储的是“1”，另外两个存储的是“0”，则将“0”作为正确结果进行输出，保证了存储数据的准确性。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (2)

1.一种读取电路，其特征在于，包括电流比较电路、仲裁器，以及多个物理不可克隆单元；
所述物理不可克隆单元包括：第一字线、第二字线、第一位线、第二位线，以及镜像设置的第一晶体管反熔丝和第二晶体管反熔丝，所述第一晶体管反熔丝的第一栅极与第一字线连接，所述第一晶体管反熔丝的第一源极与第一位线连接，所述第一晶体管反熔丝的第一漏极与所述第二晶体管反熔丝的第二漏极连接，所述第二晶体管反熔丝的第二栅极与第二字线连接，所述第二晶体管反熔丝的第二源极与第二位线连接，同时通过第一字线向第一晶体管反熔丝和通过第二字线向第二晶体管反熔丝施加编程电压，并拉低第一位线、第二位线的电压形成压差，将第一晶体管反熔丝或第二晶体管反熔丝部分击穿，以进行数据的存储；
所述电流比较电路的第一端与所述第一晶体管反熔丝和第二晶体管反熔丝之间的结点连接，所述电流比较电路的第二端与仲裁器连接，所述仲裁器用于输出多个物理不可克隆单元中的多数存储的数据，且所述读取电路读取数据时，通过第一字线向第一晶体管反熔丝施加读取电压，若第一薄栅氧化层被击穿，所述电流比较电路输出高电平。
2.如权利要求1所述的读取电路，其特征在于，所述电流比较电路包括三个并联的电流比较器。
CN202110335319.XA 2021-03-29 2021-03-29 一种物理不可克隆单元及读取电路 Active CN113129985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110335319.XA CN113129985B (zh) 2021-03-29 2021-03-29 一种物理不可克隆单元及读取电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110335319.XA CN113129985B (zh) 2021-03-29 2021-03-29 一种物理不可克隆单元及读取电路

Publications (2)

Publication Number Publication Date
CN113129985A CN113129985A (zh) 2021-07-16
CN113129985B true CN113129985B (zh) 2024-05-03

Family

ID=76775428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110335319.XA Active CN113129985B (zh) 2021-03-29 2021-03-29 一种物理不可克隆单元及读取电路

Country Status (1)

Country Link
CN (1) CN113129985B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN107078162A (zh) * 2015-02-19 2017-08-18 国际商业机器公司 具有增强的可变性的片上半导体装置
CN107944301A (zh) * 2016-10-12 2018-04-20 力旺电子股份有限公司 反熔丝物理不可复制电路以及相关控制方法
CN108701486A (zh) * 2016-01-08 2018-10-23 美商新思科技有限公司 使用反熔丝存储器阵列的puf值生成
EP3506548A1 (en) * 2017-12-27 2019-07-03 Secure-IC SAS Quantitative digital sensor
CN111201533A (zh) * 2018-08-10 2020-05-26 深圳市为通博科技有限责任公司 物理不可克隆函数puf 装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078162A (zh) * 2015-02-19 2017-08-18 国际商业机器公司 具有增强的可变性的片上半导体装置
CN108701486A (zh) * 2016-01-08 2018-10-23 美商新思科技有限公司 使用反熔丝存储器阵列的puf值生成
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN107944301A (zh) * 2016-10-12 2018-04-20 力旺电子股份有限公司 反熔丝物理不可复制电路以及相关控制方法
EP3506548A1 (en) * 2017-12-27 2019-07-03 Secure-IC SAS Quantitative digital sensor
CN111201533A (zh) * 2018-08-10 2020-05-26 深圳市为通博科技有限责任公司 物理不可克隆函数puf 装置

Also Published As

Publication number Publication date
CN113129985A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
TWI692764B (zh) 用於快閃記憶體裝置的防駭侵機制
US9947391B1 (en) SRAM based physically unclonable function and method for generating a PUF response
US10880103B2 (en) SRAM-based authentication circuit
JP5279899B2 (ja) 安全な乱数生成器
KR102461038B1 (ko) 메모리 디바이스들의 소프트 포스트 패키지 리페어
KR100929155B1 (ko) 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
Osada et al. SRAM immunity to cosmic-ray-induced multierrors based on analysis of an induced parasitic bipolar effect
CN106981300A (zh) 一次编程存储器胞与存储器阵列以及相关随机码产生方法
CN106056003A (zh) 用于生成识别密钥的装置
US10812076B2 (en) Logic integrated circuit and semiconductor device
JP2019008781A (ja) 高データインテグリティ処理システム
CN1890879A (zh) 用于自动检测集成电路锁存器中的软错误的系统和方法
KR102720690B1 (ko) 물리적 복제 방지 기능 셀들을 포함하는 보안 장치 및 그것의 동작 방법
Kang et al. MRAM: Enabling a sustainable device for pervasive system architectures and applications
Liu et al. A 373 F 2 2D power-gated EE SRAM physically unclonable function with dark-bit detection technique
Pae et al. Minimal aliasing single-error-correction codes for dram reliability improvement
EP3136286B1 (en) Data processing system with secure key generation
Wang et al. A novel memristor-based rSRAM structure for multiple-bit upsets immunity
CN113129985B (zh) 一种物理不可克隆单元及读取电路
Serrano et al. A unified NVRAM and TRNG in standard CMOS technology
KR20120054524A (ko) 중복된 비트 및 메모리 엘리먼트 보팅 회로를 갖는 메모리 어레이
US20150138866A1 (en) Semiconductor memory
US20070076468A1 (en) Asymmetric six transistor SRAM random access memory cell
WO2022031378A1 (en) One time programmable anti-fuse physical unclonable function
US8856603B2 (en) Method for detecting and correcting errors for a memory whose structure shows dissymmetrical behavior, corresponding memory and its use

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant