[go: up one dir, main page]

CN113110691B - 电压参考电路以及提供参考电压的方法 - Google Patents

电压参考电路以及提供参考电压的方法 Download PDF

Info

Publication number
CN113110691B
CN113110691B CN202110183899.5A CN202110183899A CN113110691B CN 113110691 B CN113110691 B CN 113110691B CN 202110183899 A CN202110183899 A CN 202110183899A CN 113110691 B CN113110691 B CN 113110691B
Authority
CN
China
Prior art keywords
current
transistor
gate
coupled
type transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110183899.5A
Other languages
English (en)
Other versions
CN113110691A (zh
Inventor
王彦婷
艾伦·罗斯
艾力克·苏宁
亚历山大·卡尔尼斯基
郭良泰
郑新立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/143,369 external-priority patent/US11675383B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113110691A publication Critical patent/CN113110691A/zh
Application granted granted Critical
Publication of CN113110691B publication Critical patent/CN113110691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本公开提供电压参考电路以及提供参考电压的方法。电压参考电路包括一晶体管、一翻转栅极晶体管、一第一电流镜单元、一第二电流镜单元与一输出节点。翻转栅极晶体管的栅极与漏极是耦接于晶体管的栅极与漏极。第一电流镜单元配置以相应一偏压电流而提供一第一电流至翻转栅极晶体管并提供一镜射电流。第二电流镜单元配置以相应于镜射电流而从晶体管汲取出一第二电流。输出节点耦接于晶体管的源极以及第二电流镜单元，并配置以输出一参考电压。

Description

电压参考电路以及提供参考电压的方法
技术领域
本公开实施例涉及参考电压，且特别是涉及具有零温度系数的参考电压。
背景技术
电压参考电路是用于提供参考电压信号至一或多个电路。在操作期间，电路可使用参考电压作为比较手段。例如，在稳压器的应用中，可将反馈信号与参考电压进行比较，以产生对应于参考电压的比例值的已调整的输出电压。
在一些方法中，电压参考电路是借由使用双极性接面晶体管(BJT)形成能隙(bandgap)参考来提供参考电压。在PNP型BJT中，基底是作为BJT的集极，从而使BJT对基底中的多数载子噪声(carrier noise)感到敏感。在NPN型BJT中，集极是形成在P型基底中的N型井区，且易于从基底中受到少数载子噪声所影响。NPN型BJT和PNP型BJT都无法完全隔离于基底噪声。
在一些方法中，互补式金属氧化物半导体(CMOS)元件可用于形成电压参考电路。在某些情况下，以三重井(triple well)流程制造CMOS元件，使得每一CMOS元件是反向接面隔离(reverse-junction-isolated)于主基底。在另一些方法中，CMOS元件包括多晶硅栅极特征，其是使用与用于CMOS元件的基底的掺杂物相反的掺杂物类型来进行掺杂。
发明内容
本发明实施例提供一种电压参考电路。电压参考电路包括一晶体管、一翻转栅极晶体管、一第一电流镜单元、一第二电流镜单元与一输出节点。翻转栅极晶体管的栅极与漏极是耦接于晶体管的栅极与漏极。第一电流镜单元被配置以相应一偏压电流而提供一第一电流至翻转栅极晶体管并提供一镜射电流。第二电流镜单元被配置以相应于镜射电流而从晶体管汲取出一第二电流。输出节点耦接于晶体管的源极以及第二电流镜单元，并被配置以输出一参考电压。
再者，本发明实施例提供一种电压参考电路。电压参考电路包括一第一二极管连接方式的晶体管、一第二二极管连接方式的晶体管以及一输出节点。第一二极管连接方式的晶体管安排在一第一电流路径。第二二极管连接方式的晶体管安排在一第二电流路径。第一二极管连接方式的晶体管与第二二极管连接方式的晶体管的栅极是耦接在一起。输出节点耦接于第二二极管连接方式的晶体管的一源极以及一基极，并被配置以输出一参考电压。第一二极管连接方式的晶体管是翻转栅极晶体管，以及第二二极管连接方式的晶体管是非翻转栅极晶体管。
再者，本发明实施例提供一种提供一参考电压的方法。使用多个温度，调整在一第一电路中一第一翻转栅极晶体管的一第一电流与一第一非翻转栅极晶体管的一第二电流的一电流比，以得到在温度具有相同电压值的一第一电流比。镜射一偏压电流，以产生一第三电流流经一第二翻转栅极晶体管，并在一第二电路中产生一镜射电流。对镜射电流进行镜射，以产生一第四电流流经第二电路中的一第二非翻转栅极晶体管。相应于第四电流，输出参考电压。第三电流与第四电流的电流比是等于第一电流比。
附图说明
图1显示根据本公开一些实施例所述的电压参考电路。
图2显示根据本公开一些实施例所述的在图1的电压参考电路中得到参考电压的零温度系数操作点的方法。
图3显示根据本公开一些实施例所述的在各种温度下的电流比Iratio与参考电压Vref之间的关系。
图4显示根据本公开一些实施例所述的当电流比Iratio等于R时各种温度与参考电压Vref之间的关系。
图5显示根据本公开一些实施例所述的翻转栅极晶体管的剖面图。
图6显示根据本公开一些实施例所述的图1的翻转栅极晶体管的上视图。
图7显示根据本公开一些实施例所述的电压参考电路的示意图。
图8显示根据一或多个实施例所述的用于提供参考电压的方法的流程图。
其中，附图标记说明如下：
100，700：电压参考电路
110，120：电流源
505：基底
510：P型井区
520：隔离区
525：通道区
530：源极/漏极区域
540：栅极介质层
545：栅极电极
550：主体区
560：边缘
710：启动和偏压单元
720：第一电流镜单元
730：第二电流镜单元
740：电压分隔单元
751：第一电流路径
752：第二电流路径
753：第三电流路径
754：第四电流路径
Ibias：偏压电流
IFGD，INFD：电流
Im：镜射电流
Istart：启动电流
M1：翻转栅极晶体管
M2：晶体管
N11：第一偏压晶体管
N22：第二偏压晶体管
n_out：输出节点
n1，n2：节点
VDD：电源
Vref：参考电压
VSS：接地端
P11-P12，P21-P22，P31-P32，P41-P42，N31-N32，N41-N42：镜射晶体管
R1：启动电阻
R2：偏压电阻
S210-S230，S810-S850：操作
具体实施方式
以下公开内容提供了许多用于实现在此所提供的标的不同部件的不同实施例或范例。以下描述组件和排列的具体范例以简化本公开的实施例。当然，这些仅仅是范例，而不在于限制本公开的保护范围。例如，在以下描述中，在第二部件上方或其上形成第一部件，可以包含第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包含在第一部件和第二部件之间形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本公开的实施例可在各个范例中重复参考标号及/或字母。此重复是为了简单和清楚的目的，其本身并非用于指定所讨论的各个实施例及/或配置之间的关系。
另外，在空间上的相关用语，例如“在---之下(beneath)”、“之下(below)”、“低于(lower)”、“在---之上(above)”、“之上(upper)”或类似的用语，是用于说明显示于图中的某一特征与另一特征之间的关系。除了描绘于图中的方向以外，这些相对用语包括使用或操作这些元件的不同方向。元件也有可能具有其他方向(转90度或位于其他方向)，且内文中关于空间的相对叙述可依据上述原则作类似的解释。
图1显示根据本公开一些实施例所述的电压参考电路100。电压参考电路100包括电流源110、电流源120、翻转栅极(flipped-gate)晶体管M1和晶体管M2。翻转栅极晶体管M1是耦接在电流源110和接地端VSS(或负电源电压)之间。电流源110是耦接在电源VDD(或正电源电压)和翻转栅极晶体管M1之间。
电流源110被配置为提供或供应电流IFGD至翻转栅极晶体管M1。在一些实施例中，电流源110包括至少一个电流镜。在一些实施例中，电流源110包括启动元件和电流产生元件或另一合适的电流源。
晶体管M2耦接在电源VDD与电流源120之间。晶体管M2以Vgs减法配置(Vgssubtractive arrangement)的方式而耦接于翻转栅极晶体管M1。Vgs减法配置是从晶体管M2的栅极和接收相同电压的翻转栅极晶体管M1的栅极以及耦接到接地端VSS的翻转栅极晶体管M1的源极所产生。晶体管M2用于产生与温度无关的参考电压Vref。晶体管M2是非翻转栅极晶体管。在一些实施例，晶体管M2是标准的NMOS晶体管。晶体管M2的栅极是耦接于翻转栅极晶体管M1的栅极。
电流源120耦接在晶体管M2和接地端VSS之间。电流源120被配置为从晶体管M2汲取电流INFD。在一些实施例中，电流源120包括至少一个电流镜。在一些实施例中，电流源120包括启动元件和电流产生元件或另一合适的电流源。
输出节点n_out被配置为输出参考电压Vref，并耦接在晶体管M2的源极和接地端VSS之间。在电压参考电路100中，翻转栅极晶体管M1的源极和基极(bulk)耦接在一起，而晶体管M2的源极和基极耦接在一起。
翻转栅极晶体管M1用于产生与温度无关的参考电压Vref。翻转栅极晶体管M1包括反掺杂的栅极电极。反掺杂是对栅极电极进行掺杂的方法，而掺杂剂的类型与翻转栅极晶体管M1的基底相同。例如，在传统的N型金属氧化物半导体(NMOS)中，基底为P型掺杂而栅极电极为N型掺杂。然而，在翻转栅极NMOS中，一部分的栅极电极是P型掺杂。
图2显示根据本公开一些实施例所述的在图1的电压参考电路100中得到参考电压Vref的零温度系数(zero-temperature coefficient，ZTC)操作点的方法。
在操作S210中，图1的电压参考电路100的翻转栅极晶体管M1和晶体管M2被设定为相似的尺寸。例如，翻转栅极晶体管M1具有宽度W1和长度L1，以及宽度W1和长度L1定义了翻转栅极晶体管M1中通道的面积尺寸。晶体管M2具有宽度W2和长度L2，且宽度W2和长度L2定义了晶体管M2中通道的面积尺寸。设定翻转栅极电极晶体M1的宽度W1与长度L1之比，使得其等于晶体管M2的宽度W2与长度L2之比，即W1/L1＝W2/L2。在一些实施例中，翻转栅极晶体管M1和晶体管M2具有相同的尺寸。
在操作S220中，在一温度范围内的每一或某些温度下，调整或扫描参考电路100中流经翻转栅极晶体管M1的电流IFGD与流经晶体管M2的电流INFD的电流比Iratio(即Iratio＝IFGD/INFD)，并测量对应于调整后的电流比Iratio的参考电压Vref。
在操作S230中，根据对应于各种温度的参考电压Vref可得到零温度系数操作点。在零温度系数点中，电流比Iratio是等于特定值，例如R。当电流比Iratio为R时，在不同温度下的参考电压Vref会具有相同的电压值。零温度系数点将描述于后。
图3显示根据本公开一些实施例所述的在各种温度下的电流比Iratio与参考电压Vref之间的关系。在图3中，显示参考电压Vref在-40℃、-20℃、25℃、85℃、125℃和150℃的温度下所对应的电流比Iratio。对应于不同温度的参考电压Vref的曲线会在电流比Iratio为R的点ZP处相交。点ZP为零温度系数(ZTC)点，且对应于电流比Iratio为R的参考电压Vref是对温度不敏感的电压。应该注意的是，ZTC操作点是唯一的。
在图3中，当电流比Iratio等于R时，即Iratio＝R，参考电压Vref具有零温度系数，且参考电压Vref不会受温度影响。再者，当电流比Iratio大于R时，即Iratio＞R，参考电压Vref具有正温度系数(positive temperature coefficient，PTC)，而参考电压Vref会随着温度升高。反之，当电流比Iratio小于R时，即Iratio<R，参考电压Vref具有负温度系数(negative temperature coefficient，NTC)，而参考电压Vref会随着温度降低。
图4显示根据本公开一些实施例所述的当电流比Iratio等于R时各种温度与参考电压Vref之间的关系。在此实施例中，最大参考电压Vref_max是在25℃，而最小参考电压Vref_min是在150℃。参考电压Vref在整个温度范围内的电压差是等于最大参考电压Vref_max和最小参考电压Vref_min之间的电压差。此外，当电流比Iratio为R时，可以得到参考电压Vref在整个温度范围内的最小电压差。
图5显示根据本公开一些实施例所述的翻转栅极晶体管M1的剖面图。翻转栅极晶体管M1是N型翻转栅极晶体管。翻转栅极晶体管M1包括基底505。在一些实施例中，基底505是硅基底。在一些实施例中，基底505的材料选自从块状硅(bulk-Si)、SiP、SiGe、SiC、SiPC、Ge、SOI-Si、SOI-SiGe、III-VI材料及其组合组成的群组。
在基底505上方形成P型井区510。在翻转栅极晶体管M1的通道区525上方形成栅极介电层540。栅极电极545形成在栅极介质层540上方。栅极电极545的主体区550掺杂有P型掺杂剂。在一些实施例中，主体区550是由P型多晶硅所形成。栅极电极545的边缘560是N型掺杂，用于自对准地形成N型掺杂的源极/漏极(S/D)区域530。隔离区520形成在相邻的翻转栅极晶体管之间。在一些实施例中，隔离区520是浅沟槽隔离(STI)。在一些实施例中，栅极电极545包括掺杂的多晶硅、金属栅极或是另一种合适的栅极材料。在一些实施例中，P型掺杂剂包括硼、二氟化硼或其他合适的p型掺杂剂。在一些实施例中，N型掺杂剂包括砷、磷或其他合适的N型掺杂剂。
图6显示根据本公开一些实施例所述的图1的翻转栅极晶体管M1的上视图。如先前所描述，翻转栅极晶体管M1具有宽度W1和长度L1，且宽度W1和长度L1定义了翻转栅极晶体管M1中通道的面积尺寸。在一些实施例中，宽度W1和长度L1在从大约5um到大约10um的范围内。在一些实施例中，栅极电极545的边缘560的长度L3在从大约0.1um到大约0.3um的范围内。再者，栅极电极545的主体区550的长度L4会等于翻转栅极晶体管M1的长度L1减去两倍的栅极电极545的边缘560的长度L3，即L4＝L1-2*L3。
图7显示根据本公开一些实施例所述的电压参考电路700的示意图。电压参考电路700包括翻转栅极晶体管M1和晶体管M2。电压参考电路700还包括配置为产生偏压电流Ibias的启动和偏压单元710。第一电流镜单元720被配置为基于来自启动和偏压单元710的偏压电流Ibias而产生翻转栅极晶体管M1的电流IFGD。第二电流镜单元730被配置为接收电流IFGD的镜射部分并产生晶体管M2的电流INFD。根据电流IFGD和电流INFD，电压参考电路700能够在输出节点n_out中提供参考电压Vref。
在电压参考电路700中，翻转栅极晶体管M1的尺寸是小于晶体管M2的尺寸。在一些实施例中，翻转栅极晶体管M1是由单一晶体管所形成，而晶体管M2由多个晶体管所形成。在一些实施例中，为了匹配，翻转栅极晶体管M1被设置在晶体管M2的晶体管的中间。
启动和偏压单元710被配置为接收电源(或操作电压)VDD。启动和偏压单元710耦接在电源VDD和接地端VSS(或负电源电压)之间。启动和偏压单元710被配置为沿着第一电流路径751提供偏压电流Ibias至第一电流镜单元720。偏压电流Ibias是自偏压(self-biased)电流。第一电流镜单元720被配置为接收电源VDD。第一电流镜单元720沿着第二电流路径752以串联方式耦接于第二电流镜单元730。第一电流镜单元720经由第三电流路径753以串联方式耦接于翻转栅极晶体管M1。第一电流镜单元720是沿着第四电流路径754以串联方式耦接于晶体管M2的漏极。在一些实施例中，电源VDD是大于两倍的参考电压Vref。在一些实施例中，接地端VSS等于0V。在一些实施例中，接地端VSS可以是大于或小于0V的负电源电压，使得电源VDD始终以负电源电压为参考。
启动和偏压单元710被配置为产生电压参考电路700的偏压电流Ibias。启动和偏压单元710包括配置为接收电源VDD的启动电阻R1。第一偏压晶体管N11与启动电阻R1以串联方式耦接。偏压电阻R2是以串联方式耦接到第二偏压晶体管N22。偏压电阻R2耦接在第二偏压晶体管N22和接地端VSS之间。第一偏压晶体管N11的栅极是耦接到第二偏压晶体管N22和偏压电阻R2之间的节点n1。第二偏压晶体管N22的栅极是耦接到启动电阻R1和第一偏压晶体管N11之间的节点n2。第一偏压晶体管N11的源极是耦接到接地端VSS。第二偏压晶体管N22的漏极与第一电流镜单元720是以串联方式耦接。在一些实施例中，第一偏压晶体管N11和第二偏压晶体管N22是NMOS晶体管。在一些实施例中，第一偏压晶体管N11和第二偏压晶体管N22处于弱反转状态。弱反转状态意味着晶体管的栅极-源极电压Vgs是低于晶体管的临界电压。在一些实施例中，第一偏压晶体管N11的基极和源极是一起耦接到接地端VSS，而第二偏压晶体管N22的基极和源极是一起耦接到偏压电阻R2。在一些实施例中，启动电阻R1和偏压电阻R2是用于高密度和低温度灵敏度的非硅化物多晶硅电阻。
在启动和偏压单元710中，启动电阻R1用于提供从电源VDD到第二偏压晶体管N22的栅极的直接的路径，为了开始电压参考电路700的操作。偏压电阻R2的跨压至少部分地基于第一偏压晶体管N11的栅极-源极电压Vgs所定义。第一偏压晶体管N11的栅极-源极电压Vgs至少部分地是由用于在启动电阻R1上传导启动电流Istart的电压所定义。电压参考电路700的启动电流Istart是由算式(VDD-V(n2))/r1所提供，其中VDD是电源电压、r1是启动电阻R1的对应阻抗，以及V(n2)是第一偏压晶体管N11的栅极-源极电压Vgs与第二偏压晶体管N22的栅极-源极电压Vgs的总和。偏压电流Ibias沿着第一电流路径751跨过第二偏压晶体管N22而传导至启动和偏压单元710。偏压电流Ibias是由算式V(n1)/r2所得到，其中V(n1)是第一偏压晶体管N11的栅极-源极电压Vgs，而r2是偏压电阻R2的对应阻抗。
第一电流镜单元720被用于提供整数倍的偏压电流Ibias至翻转栅极晶体管M1。第一电流镜单元720包括以串联方式耦接的镜射晶体管P12和镜射晶体管P11。镜射晶体管P11耦接到电源VDD。镜射晶体管P11是以二极管方式连接，而镜射晶体管P12是以二极管方式连接。镜射晶体管P12的漏极是沿着第一电流路径751而耦接到第二偏压晶体管N22。在一些实施例中，镜射晶体管P11和P12是P型晶体管。在一些实施例中，镜射晶体管P11的基极和源极是耦接至电源VDD，而镜射晶体管P12的基极和源极是耦接至镜射晶体管P11的漏极。
镜射晶体管P21沿着第二电流路径752以串连方式耦接于镜射晶体管P22。镜射晶体管P21耦接至电源VDD。镜射晶体管P21的栅极是耦接至镜射晶体管P11的栅极，以及镜射晶体管P22的栅极是耦接至镜射晶体管P12的栅极。镜射晶体管P22的漏极沿着第二电流路径752耦接至第二电流镜单元730。在一些实施例中，镜射晶体管P21和P22是P型晶体管。在一些实施例中，镜射晶体管P21的基极和源极是耦接到电源VDD，而镜射晶体管P22的基极和源极是耦接到镜射晶体管P21的漏极。
镜射晶体管P31沿着第三电流路径753以串联方式耦接于镜射晶体管P32。镜射晶体管P31是耦接到电源VDD。镜射晶体管P31的栅极是耦接到镜射晶体管P11的栅极，而镜射晶体管P32的栅极是耦接到镜射晶体管P12的栅极。镜射晶体管P32的漏极沿着第三电流路径753耦接至翻转栅极晶体管M1。在一些实施例中，镜射晶体管P31和P32是P型晶体管。在一些实施例中，镜射晶体管P31的基极和源极是耦接到电源VDD，而镜射晶体管P32的基极和源极是耦接到镜射晶体管P31的漏极。
镜射晶体管P41沿着第四电流路径754以串联方式耦接于镜射晶体管P42。镜射晶体管P41是耦接到电源VDD。镜射晶体管P41的栅极是耦接到镜射晶体管P11的栅极，而镜射晶体管P42的栅极是耦接到镜射晶体管P12的栅极。镜射晶体管P42的漏极沿着第四电流路径754耦接到电压分隔(voltage boxing)单元740。在一些实施例中，镜射晶体管P41和P42是P型晶体管。在一些实施例中，镜射晶体管P41的基极和源极是耦接到电源VDD，而镜射晶体管P42的基极和源极是耦接到镜射晶体管P41的漏极。
第一电流镜单元720被配置为沿着第一电流路径751从启动和偏压单元710接收偏压电流Ibias，并沿着第二电流路径752、第三电流路径753和第四电流路径754而镜射偏压电流Ibias。镜射晶体管P11的尺寸被定义为镜射晶体管P21、P31和P41的第一晶体管单位尺寸的整数倍。镜射晶体管P21、P31和P41个别的尺寸为第一晶体管单元尺寸的整数倍。此外，镜射晶体管P12的尺寸被定义为镜射晶体管P22、P32和P42的第二晶体管单位尺寸的整数倍。镜射晶体管P22、P32和P42个别的尺寸为第二晶体管单元尺寸的整数倍。在一些实施例中，第一晶体管单元尺寸等于第二晶体管单元尺寸。
使用第一晶体管单元尺寸，在第一电流镜单元720的每一镜射晶体管P11、P21、P31和P41上所镜射的电流是晶体管相对尺寸的整数倍乘以镜射晶体管P11上的电流(即偏压电流Ibias)的比率。镜射晶体管P21上的镜射电流Im是由(n_P21/n_P11)×Ibias而得到，其中n_P21是镜射晶体管P21的第一晶体管单元尺寸的整数倍、n_P11是镜射晶体管P11的第一晶体管单元尺寸的整数倍而Ibias是镜射晶体管P11的电流。镜射晶体管P31的电流由(n_P31/n_P11)×Ibias而得到，其中n_P31是镜射晶体管P31的第一晶体管单元尺寸的整数倍。镜射晶体管P41的电流是由(n_P41/n_P11)×Ibias而得到，其中n_P41是镜射晶体管P41的第一晶体管单元尺寸的整数倍。
相似地，使用第二晶体管单元尺寸，在第一电流镜单元720的每一镜射晶体管P12、P22、P32和P42上所镜射的电流是晶体管相对尺寸的整数倍乘以镜射晶体管P12上的电流(即偏压电流Ibias)的比率。镜射晶体管P22上的镜射电流Im是由(n_P22/n_P12)×Ibias而得到，其中n_P22是镜射晶体管P22的第二晶体管单元尺寸的整数倍、n_P12是镜射晶体管P12的第二晶体管单元尺寸的整数倍而Ibias是镜射晶体管P12的电流。镜射晶体管P32上的电流是由(n_P32/n_P12)×Ibias而得到，其中n_P32是镜射晶体管P32的第二晶体管单元尺寸的整数倍。镜射晶体管P42上的电流是由(n_P42/n_P12)×Ibias而得到，其中n_P42是镜射晶体管P42的第二晶体管单元尺寸的整数倍。在一些实施例中，可以在第一电流镜单元720中省略镜射晶体管P12、P22、P32和P42。在一些实施例中，第一晶体管单元尺寸是等于第二晶体管单元尺寸。
第二电流镜单元730被配置为镜射来自第一电流镜单元720的镜射电流Im。第二电流镜单元730包括以串联方式耦接的镜射晶体管N31和镜射晶体管N32。镜射晶体管N32是耦接到接地端VSS。镜射晶体管N31和N32是以二极管方式连接，即镜射晶体管N31和N32是二极管连接方式(diode-connected)的晶体管。镜射晶体管N31的漏极是沿着第二电流路径752而耦接到第一电流镜单元720的镜射晶体管P22。第二电流镜单元730还包括以串联方式耦接的镜射晶体管N42与镜射晶体管N41。镜射晶体管N42是耦接到接地端VSS。镜射晶体管N42的栅极是耦接至镜射晶体管N32的栅极，而镜射晶体管N41的栅极是耦接至镜射晶体管N31的栅极。镜射晶体管N41的漏极沿着第四电流路径754而耦接到晶体管M2。在一些实施例中，镜射晶体管N31、N32、N41和N42是NMOS晶体管。
第二电流镜单元730被配置为沿着第二电流路径752从第一电流镜单元720接收镜射电流Im，并沿着第四电流路径754对镜射电流Im进行镜射。镜射晶体管N31的尺寸被定义为第三晶体管单元尺寸的整数倍。镜射晶体管N41的尺寸是第三晶体管单元大小的整数倍。在一些实施例中，第一晶体管单元尺寸等于第三晶体管单元尺寸。在一些实施例中，第一晶体管单元尺寸不同于第三晶体管单元尺寸。此外，镜射晶体管N32的尺寸被定义为第四晶体管单元尺寸的整数倍。镜射晶体管N42的尺寸是第四晶体管单元尺寸的整数倍。在一些实施例中，第三晶体管单元尺寸等于第四晶体管单元尺寸。
使用第三晶体管单元尺寸，在第二电流镜单元730的每一镜射晶体管上所镜射的电流是晶体管相对尺寸的整数倍乘以镜射晶体管N31上的电流Im的比率。镜射晶体管N41的电流是由(n_N41/n_N31)×Im而得到，其中n_N41是镜射晶体管N41的第三晶体管单元尺寸的整数倍、n_N31是镜射晶体管N31的第三晶体管单元尺寸的整数倍，而Im是镜射晶体管N31的电流。
调整镜射晶体管N31和M41(或N32和N42)的尺寸使得能够微调晶体管M2上的电流INFD。根据电流比Iratio，可以决定电流INFD，以便增加电压参考电路700所输出的参考电压Vref的准确度和温度独立性。
在一些实施例中，翻转栅极晶体管M1的基极和源极一起耦接到接地端VSS，而晶体管M2的基极和源极一起耦接到第二电流镜单元730。此外，翻转栅极晶体管M1是以二极管方式连接，而晶体管M2是以二极管方式连接，即翻转栅极晶体管M1和晶体管M2是二极管连接方式(diode-connected)的晶体管。因此，翻转栅极晶体管M1和晶体管M2会形成二极管对。参考电压Vref是二极管对的Vgs减法配置。
在电压参考电路700中，组合比CR等于晶体管M2与翻转栅极晶体管M1的元件尺寸比N乘以电流IFGD与电流INFD的电流比Iratio，即CR＝N*Iratio＝N*IFGD/INFD。如先前所描述，当组合比CR等于R(即R＝N*Iratio)时，参考电压Vref的温度系数为零。因此，根据为R的组合比CR，电压参考电路700能够提供对温度不敏感的参考电压Vref。
图8显示根据一或多个实施例所述的用于提供参考电压的方法的流程图。图8的方法从操作S810开始，其中根据图2的方法得到对应于零温度系数点的电流比Iratio。如图2所显示，图1的电压参考电路100的翻转栅极晶体管M1和晶体管M2被设定为相似尺寸。在电压参考电路100中，流经翻转栅极晶体管M1的电流IFGD与流经晶体管M2的电流INFD的电流比Iratio(即Iratio＝IFGD/INFD)在各种温度范围内扫描，以便根据对应于各种温度的参考电压Vref而得到电流比Iratio等于R的零温度系数点。当电流比Iratio等于R时，在不同温度下的参考电压Vref具有相同的电压值。换句话说，对应于电流比Iratio为R的参考电压Vref是对温度不敏感的电压。
在操作S820中，产生偏压电流Ibias。在一些实施例中，通过使用启动和偏压电流产生器，例如图7的启动和偏压单元710，来产生偏压电流Ibias。偏压电流Ibias为缩放整个电压参考电路(例如电压参考电路700)中的其他电流提供了依据。在一些实施例中，启动电流Istart基于电压参考电路的操作电压(例如电源VDD)而产生。在一些实施例中，基于偏压晶体管(例如第一偏压晶体管N11)的栅极-源极电压除以偏压电阻(例如图2的偏压电阻R2)的阻抗，来产生偏压电流Ibias。
图8的方法继续到操作S830，其中对电流Ibias进行镜射以产生流经翻转栅极晶体管的电流IFGD以及镜射电流Im。基于晶体管单元尺寸(例如第一晶体管单元尺寸)决定翻转栅极晶体管(例如图7的翻转栅极晶体管M1)的电流IFGD。在一些实施例中，使用第一电流镜(例如图7的第一电流镜单元720)来镜射偏压电流Ibias。在一些实施例中，借由调整第一电流镜内的镜射晶体管的尺寸来设定电流IFGD对参考电流Ibias的比率。沿着与第一电流镜不同的电流路径产生镜射电流Im。在一些实施例中，镜射电流Im等于电流IFGD。在一些实施例中，镜射电流Im不同于电流IFGD。
在操作S840中，将镜射电流Im镜射以产生流经非翻转栅极晶体管的电流INFD。电流INFD是基于晶体管单元尺寸(例如第三晶体管单元尺寸)的整数倍的比率而流经非翻转栅极晶体管(例如图7的晶体管M2)。如先前所描述，电流IFGD对电流INFD的电流比Iratio等于R，即Iratio＝R。
在操作S850中，输出参考电压Vref。参考电压Vref(例如图7的参考电压Vref)是不受温度影响。参考电压Vref可由外部电路使用以执行比较。在一些实施例中，参考电压Vref小于电压参考电路的电源VDD的一半。
本领域技术人员将理解，能够在图8的方法中包括附加的操作，以及在不脱离本公开范围的情况下，可以省略操作，且可以重新排列操作的顺序。
本公开实施例提供了电压参考电路和用于提供参考电压的方法。通过扫描一对翻转栅极晶体管和非翻转栅极晶体管的电流比Iratio，可以得到在各种温度下电流-电压(IV)曲线中的单一零温度系数(ZTC)点。如果没有单一ZTC点，则翻转栅极晶体管不适用于设计参考电压。单一ZTC点是对应于电流IFGD对电流INFD的最佳化电流比Iratio。电流IFGD是流经翻转栅极晶体管的电流，而电流INFD是流经非翻转栅极晶体管的电流。在电压参考电路(例如图7的700)中，翻转栅极晶体管和非翻转栅极晶体管是以二极管方式连接，以及两个电流镜单元(例如图7的720和730)用于根据组合比CR为R而产生电流INFD和电流IFGD。因此，可以得到对温度不敏感的参考电压Vref，而无需考虑翻转栅极晶体管的临界电压和元件特性。相较于传统的能隙(bandgap)参考电路，电压参考电路因为未使用BJT所以在整个温度范围内具有较低的功率和线性度。
本公开实施例提供一种电压参考电路。电压参考电路包括一晶体管、一翻转栅极晶体管、一第一电流镜单元、一第二电流镜单元与一输出节点。翻转栅极晶体管的栅极与漏极是耦接于晶体管的栅极与漏极。第一电流镜单元被配置以相应一偏压电流而提供一第一电流至翻转栅极晶体管并提供一镜射电流。第二电流镜单元被配置以相应于镜射电流而从晶体管汲取出一第二电流。输出节点耦接于晶体管的源极以及第二电流镜单元，并被配置以输出一参考电压。
在一些实施例中，翻转栅极晶体管的尺寸是小于晶体管的尺寸。
在一些实施例中，电压参考电路还包括一启动与偏压单元。启动与偏压单元包括一第一电阻、一第一N型晶体管、一第二电阻与一第二N型晶体管。第一电阻耦接于一电源。第一N型晶体管耦接于第一电阻与一接地端之间。一第二电阻耦接于第一N型晶体管的一栅极以及接地端之间。第二N型晶体管耦接于第二电阻以及第一电流镜单元之间，具有一栅极耦接于第一电阻。偏压电流是流经第二电阻与第二N型晶体管的电流。
在一些实施例中，第一电流镜单元包括一第一P型晶体管、一第二P型晶体管、一第三P型晶体管与一第四P型晶体管。第一P型晶体管耦接于一电源。第一P型晶体管的一栅极以及一漏极是耦接于一启动与偏压单元。第二P型晶体管耦接于电源以及第二电流镜单元之间，具有一栅极耦接于第一P型晶体管的栅极以及漏极。第三P型晶体管耦接于电源以及翻转栅极晶体管的漏极之间，具有一栅极耦接于第一P型晶体管的栅极。第四P型晶体管耦接于电源以及晶体管的漏极，具有一栅极耦接于第一P型晶体管的栅极。偏压电流是流经第一P型晶体管的电流，而镜射电流是流经第二P型晶体管的电流。
在一些实施例中，第二电流镜单元包括一第三N型晶体管以及一第四N型晶体管。第三N型晶体管耦接于一接地端以及第一电流镜单元之间。第四N型晶体管耦接于接地端以及输出节点之间，具有一栅极耦接于第三N型晶体管的一栅极以及一漏极。镜射电流是流经第三N型晶体管的电流。
在一些实施例中，晶体管的一基极是耦接于输出节点。
在一些实施例中，第一电流与第二电流的电流比是等于一第一值，使得参考电压的温度系数为0。
本公开实施例提供一种电压参考电路。电压参考电路包括一第一二极管连接方式的晶体管、一第二二极管连接方式的晶体管以及一输出节点。第一二极管连接方式的晶体管安排在一第一电流路径。第二二极管连接方式的晶体管安排在一第二电流路径。第一二极管连接方式的晶体管与第二二极管连接方式的晶体管的栅极是耦接在一起。输出节点耦接于第二二极管连接方式的晶体管的一源极以及一基极，并被配置以输出一参考电压。第一二极管连接方式的晶体管是翻转栅极晶体管，以及第二二极管连接方式的晶体管是非翻转栅极晶体管。
在一些实施例中，电压参考电路还包括一第一电流单元与一第二电流单元。第一电流单元被配置以在第一电流路径提供一第一电流。第二电流单元被配置以在第二电流路径提供一第二电流。
在一些实施例中，第一电流以及第二电流的电流率是等于一第一值，使得参考电压具有零温度系数。
在一些实施例中，第一二极管连接方式的晶体管的尺寸是小于第二二极管连接方式的晶体管的尺寸。
在一些实施例中，电压参考电路还包括一第一电流镜单元与一第二电流镜单元。第一电流镜单元被配置以相应于一偏压电流而提供一第一电流至第一电流路径以及提供一镜射电流。第二电流镜单元被配置以相应于镜射电流而提供一第二电流至第二电流路径。
在一些实施例中，电压参考电路还包括一启动与偏压单元。启动与偏压单元包括一第一电阻、一第一N型晶体管、一第二电阻与一第二N型晶体管。第一电阻耦接于一电源。第一N型晶体管耦接于第一电阻与一接地端之间。第二电阻耦接于第一N型晶体管的一栅极以及接地端之间。第二N型晶体管耦接于第二电阻以及第一电流镜单元之间，具有一栅极耦接于第一电阻。偏压电流是流经第二电阻以及第二N型晶体管的电流。
在一些实施例中，第一电流镜单元包括一第一P型晶体管、一第二P型晶体管、一第三P型晶体管与一第四P型晶体管。第一P型晶体管耦接于一电源。第一P型晶体管的一栅极以及一漏极是耦接于一启动与偏压单元。第二P型晶体管耦接于电源以及第二电流镜单元之间，具有一栅极耦接于第一P型晶体管的栅极以及漏极。第三P型晶体管耦接于电源以及翻转栅极晶体管的一漏极之间，具有一栅极耦接于第一P型晶体管的栅极。第四P型晶体管耦接于电源以及第二二极管连接方式的晶体管的一漏极之间，具有一栅极耦接于第一P型晶体管的栅极。偏压电流是流经第一P型晶体管的电流，而镜射电流是流经第二P型晶体管的电流。
在一些实施例中，第二电流镜单元包括一第三N型晶体管与一第四N型晶体管。第三N型晶体管耦接于一接地端以及第一电流镜单元之间。第四N型晶体管耦接于接地端以及输出节点之间，具有一栅极耦接于第三N型晶体管的一栅极与一漏极。镜射电流是流经第三N型晶体管的电流。
本公开实施例提供一种提供一参考电压的方法。使用多个温度，调整在一第一电路中一第一翻转栅极晶体管的一第一电流与一第一非翻转栅极晶体管的一第二电流的一电流比，以得到在温度具有相同电压值的一第一电流比。将一偏压电流镜射，以产生一第三电流流经一第二翻转栅极晶体管，并在一第二电路中产生一镜射电流。将镜射电流镜射，以产生一第四电流流经第二电路中的一第二非翻转栅极晶体管。相应于第四电流，输出参考电压。第三电流与第四电流的电流比是等于第一电流比。
在一些实施例中，第一电路包括一第一电流源、第一翻转栅极晶体管、第一非翻转栅极晶体管以及一第二电流源。第一电流源被配置以提供第一电流至第一翻转栅极晶体管。第一翻转栅极晶体管具有一漏极与一栅极耦接于第一电流源。第一非翻转栅极晶体管具有一栅极耦接于第一翻转栅极晶体管的栅极。第二电流源被配置以从第一翻转栅极晶体管汲取出第二电流。
在一些实施例中，第二电路包括一启动与偏压单元，被配置以产生偏压电流。
在一些实施例中，第二电路包括一第一电流镜单元与一第二电流镜单元。第一电流镜单元被配置以相应于偏压电流而提供第三电流至第二翻转栅极晶体管以及提供镜射电流。第二电流镜单元被配置以相应于镜射电流而从第二非翻转栅极晶体管汲取出第四电流。第二翻转栅极晶体管以及第二非翻转栅极晶体管为以二极管方式连接。以及第二翻转栅极晶体管以及第二非翻转栅极晶体管的栅极是耦接在一起。
在一些实施例中，第一翻转栅极晶体管与第一非翻转栅极晶体管的尺寸相同，以及第二非翻转栅极晶体管的尺寸是大于第二翻转栅极晶体管的尺寸。
虽然本发明已以优选实施例发明如上，然其并非用以限定本发明，任何所属技术领域中包括通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (20)

1.一种电压参考电路，包括：
一晶体管；
一翻转栅极晶体管，其中上述翻转栅极晶体管的一栅极与一漏极是直接连接于上述晶体管的一栅极与一漏极；
一第一电流镜单元，配置以相应一偏压电流而提供一第一电流至上述翻转栅极晶体管以及提供一镜射电流，其中上述第一电流镜单元包括：
一第一P型晶体管，耦接于一电源以及上述翻转栅极晶体管的上述漏极与上述栅极之间；以及
一第二P型晶体管，耦接于上述电源以及上述晶体管的上述漏极与上述栅极之间；
一第二电流镜单元，配置以相应于上述镜射电流而从上述晶体管汲取出一第二电流；以及
一输出节点，耦接于上述晶体管的一源极以及上述第二电流镜单元，并配置以输出一参考电压，
其中上述第一电流是流经上述第一P型晶体管的电流，而上述第二电流是流经上述第二P型晶体管的电流。
2.如权利要求1所述的电压参考电路，其中，上述翻转栅极晶体管的尺寸是小于上述晶体管的尺寸。
3.如权利要求1所述的电压参考电路，还包括：
一启动与偏压单元，包括：
一第一电阻，耦接于一电源；
一第一N型晶体管，耦接于上述第一电阻与一接地端之间；
一第二电阻，耦接于上述第一N型晶体管的一栅极以及上述接地端之间；以及
一第二N型晶体管，耦接于上述第二电阻以及上述第一电流镜单元之间，具有一栅极耦接于上述第一电阻，
其中上述偏压电流是流经上述第二电阻与上述第二N型晶体管的电流。
4.如权利要求1所述的电压参考电路，其中，上述第一电流镜单元包括：
一第三P型晶体管，耦接于上述电源，其中上述第三P型晶体管的一栅极以及一漏极是耦接于一启动与偏压单元以及上述第一P型晶体管与上述第二P型晶体管的栅极；以及
一第四P型晶体管，耦接于上述电源以及上述第二电流镜单元之间，具有一栅极耦接于上述第三P型晶体管的上述栅极以及上述漏极；
其中上述偏压电流是流经上述第三P型晶体管的电流，而上述镜射电流是流经上述第四P型晶体管的电流。
5.如权利要求1所述的电压参考电路，其中，上述第二电流镜单元包括：
一第三N型晶体管，耦接于一接地端以及上述第一电流镜单元之间；以及
一第四N型晶体管，耦接于上述接地端以及上述输出节点之间，具有一栅极耦接于上述第三N型晶体管的一栅极以及一漏极，
其中上述镜射电流是流经上述第三N型晶体管的电流。
6.如权利要求1所述的电压参考电路，其中，上述晶体管的一基极是耦接于上述输出节点。
7.如权利要求1所述的电压参考电路，其中，上述第一电流与上述第二电流的电流比是等于一第一值，使得上述参考电压的温度系数为0。
8.一种电压参考电路，包括：
一第一二极管连接方式的晶体管，安排在一第一电流路径；
一第二二极管连接方式的晶体管，安排在一第二电流路径，其中上述第一二极管连接方式的晶体管与上述第二二极管连接方式的晶体管的栅极和漏极是直接连接在一起；以及
一输出节点，耦接于上述第二二极管连接方式的晶体管的一源极以及一基极，并配置以输出一参考电压，
其中上述第一二极管连接方式的晶体管是翻转栅极晶体管，以及上述第二二极管连接方式的晶体管是非翻转栅极晶体管；
其中上述第二电流路径独立于上述第一电流路径。
9.如权利要求8所述的电压参考电路，还包括：
一第一电流单元，配置以在上述第一电流路径提供一第一电流；以及
一第二电流单元，配置以在上述第二电流路径提供一第二电流。
10.如权利要求9所述的电压参考电路，其中，上述第一电流以及上述第二电流的电流比是等于一第一值，使得上述参考电压具有零温度系数。
11.如权利要求8所述的电压参考电路，其中，上述第一二极管连接方式的晶体管的尺寸是小于上述第二二极管连接方式的晶体管的尺寸。
12.如权利要求8所述的电压参考电路，还包括：
一第一电流镜单元，配置以相应于一偏压电流而提供一第一电流至上述第一电流路径以及提供一镜射电流；以及
一第二电流镜单元，配置以相应于上述镜射电流而提供一第二电流至上述第二电流路径。
13.如权利要求12所述的电压参考电路，还包括：
一启动与偏压单元，包括：
一第一电阻，耦接于一电源；
一第一N型晶体管，耦接于上述第一电阻与一接地端之间；
一第二电阻，耦接于上述第一N型晶体管的一栅极以及上述接地端之间；以及
一第二N型晶体管，耦接于上述第二电阻以及上述第一电流镜单元之间，具有一栅极耦接于上述第一电阻，
其中上述偏压电流是流经上述第二电阻以及上述第二N型晶体管的电流。
14.如权利要求12所述的电压参考电路，其中，上述第一电流镜单元包括：
一第一P型晶体管，耦接于一电源，其中上述第一P型晶体管的一栅极以及一漏极是耦接于一启动与偏压单元；
一第二P型晶体管，耦接于上述电源以及上述第二电流镜单元之间，具有一栅极耦接于上述第一P型晶体管的上述栅极以及上述漏极；
一第三P型晶体管，耦接于上述电源以及上述翻转栅极晶体管的一漏极之间，具有一栅极耦接于上述第一P型晶体管的上述栅极；以及
一第四P型晶体管，耦接于上述电源以及上述第二二极管连接方式的晶体管的一漏极之间，具有一栅极耦接于上述第一P型晶体管的上述栅极，
其中上述偏压电流是流经上述第一P型晶体管的电流，而上述镜射电流是流经上述第二P型晶体管的电流。
15.如权利要求12所述的电压参考电路，其中，上述第二电流镜单元包括：
一第三N型晶体管，耦接于一接地端以及上述第一电流镜单元之间；以及
一第四N型晶体管，耦接于上述接地端以及上述输出节点之间，具有一栅极耦接于上述第三N型晶体管的一栅极与一漏极，
其中上述镜射电流是流经上述第三N型晶体管的电流。
16.一种提供参考电压的方法，包括：
使用多个温度，调整在一第一电路中一第一翻转栅极晶体管的一第一电流与一第一非翻转栅极晶体管的一第二电流的一电流比，以得到在上述温度具有相同电压值的一第一电流比；
镜射一偏压电流，以产生一第三电流流经一第二翻转栅极晶体管，并在一第二电路中产生一镜射电流；
镜射上述镜射电流，以产生一第四电流流经上述第二电路中的一第二非翻转栅极晶体管；以及
相应于上述第四电流，输出上述参考电压，
其中上述第三电流与上述第四电流的电流比是等于上述第一电流比。
17.如权利要求16所述的提供参考电压的方法，其中，上述第一电路包括：
一第一电流源，配置以提供上述第一电流至上述第一翻转栅极晶体管；
上述第一翻转栅极晶体管，具有一漏极与一栅极耦接于上述第一电流源；
上述第一非翻转栅极晶体管，具有一栅极耦接于上述第一翻转栅极晶体管的上述栅极；以及
一第二电流源，配置以从上述第一翻转栅极晶体管汲取出上述第二电流。
18.如权利要求16所述的提供参考电压的方法，其中，上述第二电路包括：
一启动与偏压单元，配置以产生上述偏压电流。
19.如权利要求16所述的提供参考电压的方法，其中，上述第二电路包括：
一第一电流镜单元，配置以相应于上述偏压电流而提供上述第三电流至上述第二翻转栅极晶体管以及提供上述镜射电流；以及
一第二电流镜单元，配置以相应于上述镜射电流而从上述第二非翻转栅极晶体管汲取出上述第四电流，
其中上述第二翻转栅极晶体管以及上述第二非翻转栅极晶体管为以二极管方式连接，以及上述第二翻转栅极晶体管以及上述第二非翻转栅极晶体管的栅极是耦接在一起。
20.如权利要求16所述的提供参考电压的方法，其中，上述第一翻转栅极晶体管与上述第一非翻转栅极晶体管的尺寸相同，以及上述第二非翻转栅极晶体管的尺寸是大于上述第二翻转栅极晶体管的尺寸。
CN202110183899.5A 2020-02-17 2021-02-10 电压参考电路以及提供参考电压的方法 Active CN113110691B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062977437P 2020-02-17 2020-02-17
US62/977,437 2020-02-17
US17/143,369 US11675383B2 (en) 2020-02-17 2021-01-07 Voltage reference circuit and method for providing reference voltage
US17/143,369 2021-01-07

Publications (2)

Publication Number Publication Date
CN113110691A CN113110691A (zh) 2021-07-13
CN113110691B true CN113110691B (zh) 2023-07-21

Family

ID=76709343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110183899.5A Active CN113110691B (zh) 2020-02-17 2021-02-10 电压参考电路以及提供参考电压的方法

Country Status (2)

Country Link
US (2) US12072726B2 (zh)
CN (1) CN113110691B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12088286B2 (en) * 2021-06-30 2024-09-10 Texas Instruments Incorporated Temperature sensors
TWI804237B (zh) * 2022-03-16 2023-06-01 友達光電股份有限公司 參考電壓產生電路
CN117631744A (zh) * 2022-08-15 2024-03-01 长鑫存储技术有限公司 电源电路与芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105988500A (zh) * 2014-09-30 2016-10-05 台湾积体电路制造股份有限公司 翻转栅极基准电流源及使用方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666046A (en) * 1995-08-24 1997-09-09 Motorola, Inc. Reference voltage circuit having a substantially zero temperature coefficient
KR100858556B1 (ko) * 2000-08-08 2008-09-16 마이크로세미 코포레이션 비대칭적 채널 구조를 가지는 전력 ｍｏｓ 소자
US8149047B2 (en) * 2008-03-20 2012-04-03 Mediatek Inc. Bandgap reference circuit with low operating voltage
US8558530B2 (en) * 2010-05-26 2013-10-15 Smsc Holdings S.A.R.L. Low power regulator
US10241535B2 (en) 2014-02-18 2019-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference having boxing region and method of using
US11269368B2 (en) * 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
EP3176669B1 (fr) * 2015-11-30 2019-01-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit de génération d'une tension de référence
US10345846B1 (en) * 2018-02-22 2019-07-09 Apple Inc. Reference voltage circuit with flipped-gate transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105988500A (zh) * 2014-09-30 2016-10-05 台湾积体电路制造股份有限公司 翻转栅极基准电流源及使用方法

Also Published As

Publication number Publication date
US20230266785A1 (en) 2023-08-24
CN113110691A (zh) 2021-07-13
US12072726B2 (en) 2024-08-27
US20240361795A1 (en) 2024-10-31

Similar Documents

Publication Publication Date Title
US11029714B2 (en) Flipped gate current reference and method of using
CN113110691B (zh) 电压参考电路以及提供参考电压的方法
US7268529B2 (en) Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus
US12038773B2 (en) Flipped gate voltage reference and method of using
US11269368B2 (en) Flipped gate voltage reference and method of using
CN104516391B (zh) 一种低功耗低温漂的cmos基准电压源
CN101515184A (zh) 低压降稳压器
CN105843322B (zh) 电压参考电路及其工作方法
CN101308395B (zh) 电流偏流电路
JP2809768B2 (ja) 基準電位発生回路
TWI776383B (zh) 電壓參考電路以及提供參考電壓的方法
JP2684600B2 (ja) 温度に対して安定な電流源
JP2008252029A (ja) 半導体装置
US20060132223A1 (en) Temperature-stable voltage reference circuit
CN114442727A (zh) 基准电压电路
US20050253570A1 (en) Circuit for performing voltage regulation
CN113625818B (zh) 基准电压源
US10795395B2 (en) Bandgap voltage reference circuit capable of correcting voltage distortion
US6768139B2 (en) Transistor configuration for a bandgap circuit
KR0158625B1 (ko) 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로
JP3557744B2 (ja) 基準電圧発生回路
CN113391667A (zh) 偏置电流发生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant