CN113066516A - 用于在电压受限电路的电源信号之间复用的方法 - Google Patents
用于在电压受限电路的电源信号之间复用的方法 Download PDFInfo
- Publication number
- CN113066516A CN113066516A CN202110319617.XA CN202110319617A CN113066516A CN 113066516 A CN113066516 A CN 113066516A CN 202110319617 A CN202110319617 A CN 202110319617A CN 113066516 A CN113066516 A CN 113066516A
- Authority
- CN
- China
- Prior art keywords
- power
- voltage level
- adjustable
- circuit
- power rail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000008859 change Effects 0.000 claims abstract description 32
- 230000004044 response Effects 0.000 claims description 24
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000007704 transition Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for DC mains or DC distribution networks
- H02J1/08—Three-wire systems; Systems having more than three wires
- H02J1/082—Plural DC voltage, e.g. DC supply voltage with at least two different DC voltage levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for DC mains or DC distribution networks
- H02J1/08—Three-wire systems; Systems having more than three wires
- H02J1/084—Three-wire systems; Systems having more than three wires for selectively connecting the load or loads to one or several among a plurality of power lines or power sources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Power Sources (AREA)
Abstract
本公开提供了一种用于在电压受限电路的电源信号之间复用的方法。在一个实施方案中,系统包括多个功能电路、电源电路和功率管理电路。电源电路可生成耦接到所述功能电路中的每个的共享功率信号,并且生成多个可调功率信号。一个可调功率信号可耦接到所述功能电路的特定功能电路。所述功率管理电路可向所述电源电路发出将所述一个特定可调功率信号的电压电平从第一电压改变为第二电压的请求。所述特定功能电路可将所述特定功能电路的子电路的相应功率节点耦接到所述共享功率信号或所述特定可调功率信号中的任一者。所述特定功能电路也可被配置为维持所述功率节点上的操作电压电平。
Description
分案声明
本公开是申请日为2018年08月04日、发明名称为“用于在电压受限电路的电源信号之间复用的方法”、申请号为:201880051093.7的中国发明专利申请的分案申请。
技术领域
本文所述实施方案涉及集成电路领域,并且更具体地涉及集成电路的功率管理。
相关技术
一些集成电路(IC)(包括一些片上系统(SoC))可包括具有不同电源电压电平的各种功能电路。可利用电源轨向使用特定电压电平的功能电路提供具有特定电压电平的功率。一些功能电路可从多个功率轨接收功率,因为给定功能电路的不同部分可使用不同电压电平。例如,为了节省功率,电路的第一部分在以低功率模式操作时可利用低电压电平,并且在完全操作时可利用较高电压电平。电路的第二部分在低功率模式下可利用高于电路的第一部分的低电压电平的第三电压电平,并且在完全操作时可利用较高电压电平。
在一些情况下,电路的第一部分可耦接到在低电压电平和较高电压电平之间可调节的第一电源信号,而电路的第二部分耦接到在第三电压电平和较高电压电平之间可调节的第二电源信号。在低功率模式下,第一功率信号和第二功率信号可分别被设定为低电压电平和第三电压电平。当电路将完全操作时,第一电源信号和第二电源信号均可被设定为较高电压电平。如果SoC包括利用多个功率信号的若干电路,则用于SoC的电源可生成许多不同电源信号以允许每个电路利用合适的电压电平。
发明内容
本发明公开了处理器的各种实施方案。广义地讲,本公开设想了一种系统、一种装置和一种方法,其中系统包括多个功能电路、电源电路和功率管理电路。电源电路可被配置为生成与包括在所述多个功能电路中的每个中的相应第一子电路耦接的共享功率信号,并且生成多个可调功率信号,其中所述多个可调功率信号中的一个可调功率信号耦接到所述多个功能电路中的特定功能电路。功率管理电路可被配置为向电源电路发送将一个特定可调功率信号的电压电平从第一电压电平改变为第二电压电平的请求。特定功能电路可被配置为基于控制信号将包括在特定功能电路中的第二子电路的相应功率节点选择性地耦接到共享功率信号或特定可调功率信号中的任一者。特定功能电路也可被配置为当将功率节点选择性地耦接到共享功率信号或特定可调功率信号中的任一者时,维持功率节点上的操作电压电平。
在另一个实施方案中,功率管理电路可被进一步配置为响应于确定第一电压电平小于共享功率信号的电压电平并且第二电压电平大于共享功率信号的电压电平而断言控制信号。在另一个实施方案中,为了将特定可调功率信号的电压电平从第一电压电平改变为第二电压电平,电源电路可被进一步配置为响应于来自功率管理电路的请求而将特定可调功率信号的电压电平改变为中间电压电平。功率管理电路可被进一步配置为断言控制信号,以使得特定功能电路基于控制信号将第二子电路的相应功率节点选择性地耦接到特定可调功率信号。
在一个实施方案中,电源电路可被进一步配置为响应于确认信号的断言而将特定可调功率信号的电压电平改变为第二电压电平。第一功能电路可被进一步配置为响应于确定第二功率节点耦接到特定可调功率信号而断言该确认信号。在一个实施方案中,中间电压电平可大于第一电压电平和第二电压电平两者。
在另一个实施方案中,所述多个功能电路中的另一个功能电路可被配置为基于另一个控制信号将相应第二子电路的相应功率节点选择性地耦接到共享功率信号或另一个可调功率信号中的任一者。在另一个实施方案中,功率管理电路被进一步配置为响应于确定特定功能电路并非正在共享功率信号与另一个可调功率信号之间转换而断言另一个控制信号。
附图说明
下面的详细描述参照附图,现在对这些附图进行简要说明。
图1示出了具有多个功率轨的SoC的实施方案的框图。
图2示出了功率复用电路的实施方案的框图。
图3示出了时序图的实施方案的图表,其示出了与SoC相关联的各种功率信号的电压电平。
图4示出了用于在SoC中复用功率信号的方法的实施方案的流程图。
图5示出了时序图的另一个实施方案的图表,其示出了与SoC相关联的各种功率信号的电压电平。
图6示出了用于使用中间电压电平在SoC中复用功率轨的方法的实施方案的流程图。
尽管本公开容易作出各种修改形式和替代形式,但附图中以举例的方式示出并将在本文中详细描述其具体实施方案。然而,应当理解,附图及具体实施方式并非旨在将本公开限制于例示的特定形式,而正相反,其目的在于覆盖落在由所附权利要求书限定的本公开的实质和范围内的所有修改形式、等同形式和替代形式。本文所使用的标题仅用于组织目的,并不旨在用于限制说明书的范围。如在整个本专利申请中所使用的那样,以允许的意义(即,意味着具有可能性)而非强制的意义(即,意味着必须)使用字词“可”。类似地,字词“包括”意味着包括但不限于。
各种单元、电路或其他部件可被描述为“被配置为”实行一个或多个任务。在此类上下文中,“被配置为”是一般意味着“具有”在操作期间实行一个或多个任务的“电路”的结构的宽泛表述。如此,即使在单元/电路/部件当前未接通时,单元/电路/部件也可被配置为执行任务。通常,形成与“被配置为”对应的结构的电路可包括硬件电路。类似地,为了描述中方便,可将各种单元/电路/部件描述为执行一个或多个任务。此类描述应当被解释为包括短语“被配置为”。表述被配置为执行一项或多项任务的单元/电路/部件明确地旨在对该单元/电路/部件不援引对35U.S.C.§112第f段的解释。更一般地,对任何元件的表述都明确旨在不调用35U.S.C.§112第f段针对该元件的解释,除非特别表述了“用于……的装置”或“用于……的步骤”的语言。
具体实施方式
SoC可包括多个电路,其中所述多个电路中的每个利用超过一个电源信号。例如,给定SoC可包括三个功能电路,其包括与相应静态随机存取存储器(SRAM)阵列结合的数字逻辑电路。这些功能电路中的每个的数字逻辑可在低于SRAM的电源电压电平下工作,并因此可耦接到不同于SRAM的电源轨。另外,可增加和减小功能电路中的每个的电源轨的电压电平以匹配功能电路中的每个的当前性能水平。在一些情况下,电压电平可从低于SRAM电源轨的电平的电平改变为高于SRAM电源轨的电平。在一些实施方案中,当数字逻辑的电压电平高于SRAM的电压电平时,可提高SRAM功率轨的电压电平以匹配数字逻辑功率轨的电平。为了实现这一点,在一些实施方案中,SoC可包括由三个功能电路中的每个利用的每个电源信号的功率轨,使得除了用于SoC的其他部件的任何其他电源信号之外,该电源还生成这三个功能电路的六个不同电源信号。
需要一种系统来减小由SoC中的功能电路的电源生成的功率信号的数量。本发明所公开的实施方案可演示用于将电路从第一功率轨转换到第二功率轨而不中断该电路的操作的方法和系统。
本公开中使用了许多参考SoC设计常用的术语。为了清楚起见,除非另外指明,否则这些术语中的一些的预期定义如下。
金属氧化物半导体场效应晶体管(MOSFET)描述了可用于现代数字逻辑设计中的一种类型的导电设备。MOSFET被设计为以下两种基本类型中的一种:n信道和p信道。当在栅极和源极之间施加大于设备的阈值电压的正电压时,N信道和P信道MOSFET两者均在源极和漏极之间打开导电路径。
互补MOSFET(CMOS)描述了设计有n信道和p信道MOSFET的混合的电路。在CMOS设计中,n信道和p信道MOSFET可被布置成使得MOSFET的栅极上的高电平接通n信道设备,即,打开导电路径,并且关闭p信道MOSFET,即,关闭导电路径。相反,MOSFET的栅极上的低电平接通p信道并且关闭n信道。此外,术语“导电”用于本公开的部件中。虽然在示例中使用CMOS逻辑,但需注意,任何合适的数字逻辑过程可用于本公开所述的电路。
需注意,“高”、“高电平”和“高逻辑电平”是指大到足以导通n信道MOSFET并关闭p信道MOSFET的电压,而“低”、“低电平”和“低逻辑电平”是指小到足以实现相反目的的电压。如本文所用,“逻辑信号”是指在高逻辑电平和低逻辑电平之间转换的信号。在各种其他实施方案中,不同的技术可导致针对“低”和“高”的不同电压电平。
本文示出和描述的实施方案可采用CMOS电路。然而,在各种其他实施方案中,可采用其他合适的技术。
图1示出了具有多个功率轨的SoC的实施方案的框图。在例示的实施方案中,SoC101包括功率管理电路105和功能电路107和108。SoC 101还包括共享功率轨121和可调功率轨122和123。功能电路107和108各自包括相应的电路块111a-b和112a-b,以及相应的功率开关113和114。功率管理电路105耦接到电源电路103,该电源电路继而向共享功率轨121和可调功率轨122和123提供功率信号。在各种实施方案中,SoC 101和电源电路103可被配置为用于计算应用中,诸如台式计算机、笔记本电脑、平板电脑、智能电话或可穿戴设备。
SoC 101包括功能电路107和108。在各种实施方案中,功能电路107和108可在SoC101内执行各种功能中的任一种。例如,功能电路107和108中的任一个可对应于处理器内核、图形处理器、音频处理器、安全处理器、网络接口、相机接口等中的任一者。功能电路107和108中的电路块111a和112a各自分别耦接到可调功率轨122和123。电路块111a和112a可对应于能够在宽泛的电源电压电平范围内操作的数字逻辑或其他类型的电路,这取决于期望的性能水平。相比之下,电路块111b和112b可能无法分别以与电路块111a和112a的供电电压一样低的供电电压操作。电路块111b和112b中的每个分别耦接到功率开关113和114。需注意,电路块111b被示为三个块的集合。在一些实施方案中,电路块111b可包括任何合适数量的电路,每个电路耦接到功率开关113的相应输出。
电路块112b耦接到功率开关114,并且电路块111b耦接到功率开关113。在一些实施方案中,功率开关113可包括用于包括在电路块111b中的每个电路块的相应功率开关。功率开关113耦接到共享功率轨121和可调功率轨122,而功率开关114耦接到共享功率轨121和可调功率轨123。如本文所用,“功率轨”是指将功率信号传导至耦接到功率轨的各种电路的电路节点或导线。在例示的实施方案中,共享功率轨121耦接到功能电路107和功能电路108,并且还可耦接到SoC中未示出的附加功能电路。在操作SoC 101时,共享功率轨121的电压电平可保持在适当恒定的电压电平。然而,需注意,恒定电压电平可包括由于各种外部或内部条件(例如,来自各种其他电路的开关噪声或来自用于供电电压信号的电压调节电路的噪声)而引起的一些偏差。
可调功率轨122耦接到功能电路107,并且可调功率轨123耦接到功能电路108。在各种实施方案中,可调功率轨中的任一者或两者可耦接到其他功能电路。SoC 101可包括用于其他功能电路的附加可调功率轨。可调功率轨122和123的电压电平可变化至合适的电平,以分别匹配功能电路107和108的当前功率使用。例如,当功能电路107空闲或具有较少要执行的任务时,可降低提供给功能电路107的时钟信号的频率以节省功率。结合降低的时钟频率,可降低可调功率轨122的电压电平以进一步降低功率消耗。相比之下,当功能电路107处于活动状态或具有许多要执行的任务时,可增加所接收的时钟信号的频率以增加处理性能。在增加所接收的时钟信号的频率之前,可增加可调功率轨122的电压电平,以便为较高的操作频率提供足够的功率。
在例示的实施方案中,功率开关113和114各自基于共享功率轨121的电压电平或可调功率轨122和123的相应一个的电压电平中的任一者来输出本地功率信号。控制信号124和125的值分别确定功率开关113和114输出的电压电平。功率管理电路105基于功能电路107和108的操作状态生成控制信号124和125。在各种实施方案中,操作状态可对应于空闲状态、活动状态、低功率状态、高性能状态等。操作状态可确定功能电路107和108中的每个中的本地功率信号的特定电压电平。为了设定相应本地功率信号的电压电平,功率管理电路105向电源电路103发送请求,以将经由可调功率轨122和123分布的功率信号的电压电平设定成与功能电路107和108的操作状态相对应。电源电路103在共享功率轨121上生成电压电平,该电压电平为至少高到足以为耦接到共享功率轨121的任何电路供电的电压电平。在各种实施方案中,功率管理电路105可请求共享功率轨121的特定电压电平,或者电源电路103可被设计成输出共享功率轨121的特定电压电平。
在例示的实施方案中,当功能电路107处于低功率状态时,功率管理电路105请求可调功率轨122的低电压电平,并且断言控制信号124上的值,以使得功率开关113基于共享功率轨121的电压电平来输出具有电压电平的本地功率信号。功率开关113可断言确认(ack)信号126以指示电路块111b已被切换到共享功率轨121。在该低功率状态下,电路块111a以基于可调功率轨122的电压电平操作,而电路块111b以基于共享功率轨121的高于可调功率轨122的电压电平的电压电平操作。
在某个时间点,功能电路107可被置于完全操作状态。然后,功率管理电路105向电源电路103发送增加可调功率轨122的电压电平的请求,以向电路块111a提供足够的功率。该增加的电压电平可大于共享功率轨121的电压电平,并且因此,功率管理电路105可断言控制信号124上的值,以使得功率开关113基于可调功率轨122而不是共享功率轨121来输出电压电平。由于共享功率轨121可耦接到除了电路块111b之外的电路,因此共享功率轨121的电压电平保持在适当低的电压电平,该电压电平为可耦接到该共享功率轨的任何电路提供足够的功率。在可调功率轨122的电压电平达到或超过共享功率轨121的电压电平之前,功率开关113可能不会从共享功率轨121切换到可调功率轨122。当功率开关113从共享功率轨121切换到可调功率轨122时,耦接到电路块111b的相应一个的功率开关113的每个输出可以特定序列诸如一个接一个进行切换,从而允许电路块111b的第一电路在切换下一个电路之前达到新电压电平。在各种实施方案中,功率开关113可断言单个确认信号126以指示所有电路块111b已被切换到可调功率轨122,或者可随着电路块111b中的每个电路被切换到可调功率轨122而断言相应的确认信号126(未示出)。
在例示的实施方案中,当功能电路107从完全操作状态返回到低功率状态时,发生类似的过程。功率管理电路105请求可调功率轨122的电压电平,该电压电平对于低功率状态是足够的。功率管理电路105断言控制信号124上的值,从而使得功率开关113再次基于共享功率轨121来输出电压电平。功率开关113可遵循相同的序列以将每个输出切换到共享功率轨121,或者在其他实施方案中,该功率开关可遵循相反或换句话讲不同的序列以切换电路块111b中的每个的每个输出。因此,当电路块111b被切换到共享功率轨121时,功率开关113断言确认信号。功能电路108遵循与功率开关114类似的过程以向电路块112b供电。
在一些实施方案中,功率开关113中的多个开关可被配置为一次一个地在可调功率轨122和共享功率轨121之间切换。通过一次一个地在功率轨之间切换,可通过在功率轨之间错开切换而不是让所有电路块111b在功率轨之间被一致切换来避免或减少电压电平尖峰和/或电压电平下降。例如,在例示的实施方案中,功率开关113中的第一开关接收控制信号124上的值,其指示从共享功率轨121切换到可调功率轨122。第一开关对电路块111b的第一电路执行切换,并且一旦完成,就断言第一确认信号。该第一确认信号由功率开关113中的第二开关作为控制信号接收,该第一确认信号指示从共享功率轨121切换到可调功率轨122。在一些实施方案中,第一确认信号可以是控制信号124的延迟版本。第二开关对第二电路块执行切换,并且一旦完成,就断言第二确认信号,该第二确认信号可对应于控制信号124的另外的延迟版本。功率开关113中的第三开关接收该第二确认信号,其指示从共享功率轨121切换到可调功率轨122,并因此对电路块111b中的第三电路块执行切换。在完成切换之后,断言对应于确认信号126的第三确认信号。虽然图1中示出了三对电路块111b和功率开关113,但是可包括任何合适数量的电路块,并且可如刚刚描述地串联联接。
需注意,图1所示的框图仅为一个示例。在其它实施方案中,根据旨在用于对应电路的特定应用,不同电路块和电路块的不同配置可为可能的。在其他实施方案中,SoC可包括任何合适数量的功能电路,其任何部分可从多于一个功率轨接收功率。因此,在此类实施方案中可包括对应数量的可调功率轨。
转到图2,示出了功率复用电路的实施方案的框图。在一些实施方案中,功率开关213可对应于图1中的功率开关113或114。功率开关213包括电压选择器201、电平移位器202和203、逻辑门NAND 204和NAND 205、反相电路INV 206,以及晶体管Q 208和Q 209。功率开关213经由本地功率信号227耦接到电路块211,该电路块在一些实施方案中可对应于电路块111b中的电路或图1中的电路块112b。功率开关213还耦接到共享功率轨221和可调功率轨222,每个功率轨可对应于图1中类似命名和编号的项。功率开关213接收控制信号224和启用信号225。
在例示的实施方案中,功率开关213用于基于共享功率轨221或可调功率轨222的电压电平中的任一者来生成本地功率信号227。控制信号224的值用于在两个功率轨之间进行选择。启用信号225上的另一个值用于启用或禁用本地功率信号227。当启用信号225为逻辑低值时,如果控制信号224具有逻辑高值,则NAND 204和205中的每个的至少一个输入是低的,从而使得NAND 204和205两者的输出都是逻辑高的。高值使得Q 208和Q 209两者将电流限制为本地功率信号227。电路块211b可因此断电。
虽然Q 208和Q 209在图2中被示为MOSFET,但是在其他实施方案中可利用任何合适类型的导电设备。在一些实施方案中,Q 208和Q 209中的每个可使用多于一个设备来实现。在例示的实施方案中,Q 208和Q 209被示出具有三个端子。在其他实施方案中,Q 208和Q 209可包括耦接到体连接的第四节点。在此类实施方案中,Q 208和Q 209的该体连接可分别耦接到共享功率轨221和可调功率轨222,或耦接到任何其他合适的信号。
当启用信号225为逻辑高值时,NAND 204和205的输出值由控制信号224的值确定。控制信号224上的高值导致NAND 204的低值和NAND 205的高值,从而接通Q 208并关闭Q209。然后从共享功率轨221生成本地电源信号227。同样,控制信号224上的低值导致来自NAND 204的高值和来自NAND 205的低值。关闭Q 208并且接通Q 209,从而产生本地功率信号227,该本地功率信号由可调功率轨222生成。NAND 204和NAND 205的输出可被设计成比从低值转换到高值更快地从高值转换到低值。这可创建其中Q 208和Q 209均打开的短暂时间段,从而创建先合后断连接件。如本文所用,“先合后断”连接件是指在断开信号中的一个之前将两个或更多个信号暂时耦接在一起的开关。如果Q 208和Q 209两者在功率轨之间切换的过程中同时关闭,则使用先合后断连接可避免本地功率信号227暂时断电。
状态电路210接收来自NAND门204和205的输出并生成确认信号226。在一些实施方案中,状态电路210可断言确认信号226以反映控制信号224的当前状态。例如,当控制信号224高,从而选择共享功率轨221时,也可基于来自NAND 204的低输出和来自NAND 205的高值来断言确认信号226高,并且当控制信号224低时反之亦然。在其他实施方案中,状态电路210可响应于NAND 204或NAND 205中的任一者的输出的变化来断言确认信号226上的脉冲。确认信号226可被发送到功率管理单元,诸如图1中的功率管理电路105。
为了关闭Q 208和Q 209,NAND 204和205的输出的电压电平可能需要分别接近共享功率轨221和可调功率轨222的电压电平。在例示的实施方案中,为了帮助NAND 204和205在产生高输出值时产生足够高的电压电平,电压选择器201用于选择共享功率轨221和可调功率轨222上的电平之间的较高电压电平作为输出。电压选择器201的输出用于为NAND204、NAND 205、INV 206和电平移位器202和203的输出部分供电。当可调功率轨222的电平大于共享功率轨221的电平时,电平移位器202和203可用于将控制信号224和启用信号225的逻辑高电压电平从共享功率轨221的电压电平修改为可调功率轨222的电平。
需注意,为提高清晰度并有助于演示所公开的概念,图2所示的框图已被简化。在其他实施方案中,不同和/或附加的电路和这些电路的不同配置是可能的并进行了设想。
转到图3,其示出了时序图的实施方案的图表,该图表示出了与SoC相关联的各种功率信号的电压电平。在例示的实施方案中,图表300对应于与SoC中的功率管理相关联的信号,例如图1中的SoC 101。图表300包括三个信号,它们对应于SoC 101中类似命名和编号的功率轨:共享功率321、可调功率322和可调功率323随时间变化的电压电平。
图300示出了SoC 101的可调功率轨122和123上的电压电平可如何随时间的推移而相对于共享功率轨121变化。在时间t0处,共享功率321的电压电平大于可调功率322的电压电平,该可调功率继而大于可调功率323。在例示的实施方案中,可调功率322表示向功能电路107提供功率的可调功率轨122的电压电平。同样,可调功率323表示向功能电路108提供功率的可调功率轨123的电压电平。在时间t0处,功能电路107和108两者均可处于相应的低功率模式,并且因此,电路块111b和112b两者均可耦接到共享功率321。
在时间t1处,功能电路107可开始从低功率模式转换到活动模式。作为转换到活动模式的一部分,可调功率322的电压电平可从V1升高到V4。因此,功率管理电路105还向电源电路103发送将可调功率322的电平从V1增加到V4的请求。在一些实施方案中,一旦可调功率322的电平达到V2,与共享功率321相同,功率管理电路105就可断言控制信号124上的值,以使得功率开关113开始将电路块111b中的电路从共享功率321切换到可调功率322。在其他实施方案中,功率管理电路105可等待断言控制信号124上的值,直到可调功率322在时间t2达到V4。响应于控制信号124上所断言的值,功率开关113将开始将电路块111b中的电路从共享功率321切换到可调功率322。
在例示的实施方案中,当可调功率322从V1转换到V4并且功率开关113从共享功率321转换到可调功率322时,功能电路108可开始从低功率模式转换到活动模式。作为该转换的一部分,功能电路108可向功率管理电路105发送将可调功率323从V0转换到V3的请求。然而,功率管理电路105可延迟将该请求转发至电源电路103,直到可调功率322和功率开关113的转换已完成。在时间t3处,功率开关113完成从共享功率321转换到可调功率322。功率开关113的最后一个开关断言确认信号126,并且作为响应,功率管理电路105现在可向电源电路103发送将可调功率323的电平从V0增加到V3的请求。与可调功率322一样,在一些实施方案中,一旦可调功率323的电平达到V2,功率开关114就可开始将电路块112b从共享功率321切换到可调功率323。在其他实施方案中,功率开关114可等待直到可调功率323在时间t4处达到V3,然后开始将电路块112b从共享功率321切换到可调功率323。
在时间t5处,功能电路108可向功率管理电路105指示可调功率323的电平将从V3增加到V5。由于V3和V5均高于共享功率321的电平(V3),因此当电平升高到V5时,功率开关114可使电路块112b保持耦接到可调功率323。
功能电路107在时间t6处开始重新进入低功率状态的过程。功能电路107向功率管理电路105指示可调功率322的电平将减小到V1。由于可调功率322的当前电平(V4)大于共享功率321的电平(V2),并且新电平(V1)小于V2,因此在可调功率322的电平降至V2以下之前,功率开关113将电路块111b转换为共享功率321。在一些实施方案中,功率开关113可在功率管理电路105向电源电路103发出改变可调功率322的电平的请求之前从可调功率322切换。例如,功率开关113的最后一个开关可响应于完成电路块111b转换到共享功率321而经由例如控制信号124来断言指示信号。在检测到控制信号124的断言时,功率管理电路105可向电源电路103发出降低可调功率322的电平的请求。在其他实施方案中,可调功率322的电平从V4降至V2的时间可足以使功率开关113将电路块111b转换为共享功率321,并且功率管理电路105可因此向电源电路103发出请求而无需等待指示。
在一些实施方案中,可将可调功率322的当前电压电平和新电压电平与阈值电压电平进行比较,而不是将可调功率322的当前电压电平和可调功率322的新电压电平与共享功率321的电压电平进行比较。该阈值电压电平可与共享功率321的电压电平相差一个偏移值。例如,如果可调功率322的当前电压电平大于共享功率321的电压电平和阈值电压两者,并且可调功率322的新电压电平小于共享功率321的电压电平但大于阈值电压,则功率管理电路105可不断言控制信号124,而是让电路块111b保持耦接到可调功率322。在此类实施方案中,偏移值可例如通过功率管理电路105或包括在SoC 100中的处理器来编程。此类可编程偏移值可被设定为正电压电平、负电压电平或零电平。零电平偏移值可导致功率管理电路105在可调功率322或323的电压电平超过共享功率321的电平的任何时间断言控制信号124,如上所述。
需注意,图3所示的图表300仅为一个示例。为清楚起见,图表300中示出的信号被简化。在其他实施方案中,电压电平波形可由于例如来自耦接到每个相应功率轨的其他电路的负载而不同。
现在转到图4,其示出了用于复用SoC中的功率信号的方法的实施方案的流程图。方法400可应用于SoC,例如图1中的SoC 101,包括功率开关,例如图2中的功率开关213。共同参考图1和图4的方法,方法400始于框401。
供电单元生成共享功率信号(框402)。在例示的实施方案中,供电单元诸如电源电路103生成耦接到SoC 101中的共享功率轨121的功率信号。共享功率轨121的电压电平可由功率管理电路105设定,或者在其他实施方案中,该电压电平可以是由电源电路103确定的默认电压电平或预定电压电平。可选择满足耦接到共享功率轨121的任何电路块的最小功率电平的电压电平。例如,SoC 101的一个实施方案可包括具有875毫伏(mV)的最小操作电压电平的各种SRAM阵列,以及具有925mV的最小操作电压电平的一个或多个模拟电路。如果只有SRAM阵列将耦接到共享功率轨121,那么可将电压电平设定为875mV。否则,如果至少一个模拟电路耦接到共享功率轨121,那么可将电压电平设定为925mV。
供电单元生成多个可调功率信号(框404)。电源电路103生成可调功率轨122和123的相应可调功率信号。在一些实施方案中,电源电路103可生成图1中未示出的附加功率轨的附加功率信号。可调功率轨122和123的初始电压电平可由功率管理电路105设定,或者可被设定为默认电压电平,直到从功率管理电路105接收到新电平。
请求可调功率信号中的一个的新电压电平(框406)。在一些实施方案中,功率管理电路105准备功能电路,例如功能电路108,以用于从低功率状态改变为活动状态。在其他实施方案中,功能电路108可向功率管理电路105发送以从低功率状态改变为活动状态的请求。作为转换过程的一部分,功率管理电路105向电源电路103发送增加可调功率轨123的电压电平的请求。功率管理电路105还响应于确定可调功率轨123的增加的电压电平将超过共享功率轨121的电压电平而断言控制信号125上的第一值。
该方法的进一步操作可取决于控制信号的状态(框408)。功率开关114接收控制信号125。功率管理电路105确定电路块112b是否由共享功率轨121或可调功率轨123供电并且相应地断言或取消断言控制信号125。功率管理电路105可确定电源电路103是否已完成在断言控制信号125以将电路块112b切换到可调功率轨123之前增加可调功率轨123的电压电平的请求。在其他实施方案中,功率管理电路105可等待预先确定的时间量,以避免在断言控制信号125之前请求电压电平增加。如果控制信号125被断言,则该方法进行到框410以将电路块112b耦接到可调功率轨123。否则,方法400进行到框412以将电路块112b耦接到共享功率轨121。
如果控制信号125被断言,则将电路块112b的功率节点耦接到可调功率轨123(框410)。当控制信号125被断言时,功率开关114将可调功率轨123耦接到电路块112b的功率节点。功率开关114可使用晶体管或其他类型的导电设备来从功率节点禁用共享功率轨121,并替代地将该节点耦接到可调功率轨123。
如果控制信号125在框408中被取消断言,则将电路块112b的功率节点耦接到共享功率轨121(框412)。当控制信号125被取消断言时,功率开关114将共享功率轨121耦接到电路块112b的功率节点,并使可调功率轨123与该功率节点解耦。
在功率轨之间切换的过程中,功率保持在操作电平(框414)。如果切换到可调功率轨123,则功率开关114可在解耦共享功率轨121之前将可调功率轨123耦接到功率节点,其中两个功率轨都简单地耦接到功率节点,以便保持耦接到功率节点的至少一个功率轨以避免电路块112b中的功率中断。如果切换到共享功率轨121,则使用类似的过程。在解耦可调功率轨123之前,共享功率轨121耦接到功率节点。一旦切换完成,功率开关114就可以断言确认信号127。在一些实施方案中,功率开关114可断言确认信号127上的与控制信号125的值对应的值。在其他实施方案中,功率开关114可断言确认信号127上的脉冲以指示功率轨切换完成。|该方法在框416处结束。
需注意,图4所示的方法仅为用于展示目的的一个示例。在一些实施方案中,可以包括额外的操作。另外,在各种实施方案中,可以不同顺序执行操作。
现在转到图5,其示出了时序图的另一个实施方案的图表,该图表示出了与SoC相关联的各种功率信号的电压电平。在例示的实施方案中,图表500对应于与SoC中的功率管理相关联的信号,例如图1中的SoC 101。图500包括两个信号:共享功率521,其示出了共享功率轨121的电压电平,和可调功率522,其示出了可调功率轨122的电压电平。在其他实施方案中,可调功率522可对应于可调功率轨123。此外,四个特定电压电平由虚线表示:电压电平525、中间电压电平526、电压电平527和电压电平528。
与图3中的图表300类似,图500示出了SoC 101的可调功率轨122上的电压电平可如何随时间的推移而相对于共享功率轨121变化。图500示出了中间电压电平526对转换电路诸如从共享功率轨121到可调功率轨122的电路块111b的使用。在例示的实施方案中,在时间t0处,可调功率522的电压电平为电压电平525,该电压电平小于共享功率521的电压电平。电路块111a由可调功率522供电,并且电路块111b由共享功率521供电。在时间t0处,功能电路107可处于低功率模式。
在时间t1处,功能电路107可开始从低功率模式转换到活动模式。作为转换到活动模式的一部分,功能电路107请求功率管理电路105将可调功率522的电压电平增加到电压电平525,该电压电平大于共享功率521的电压电平。功率管理电路105确定可调功率522上的电压电平从小于共享功率521的电平到大于该电平交叉变化。响应于该确定,功率管理电路105向电源电路103发送将可调功率522的电平增加到中间电压电平526的请求。一旦可调功率522的电平已适当地稳定在中间电压电平526,功率管理电路105就断言控制信号124,以使得功率开关113根据可调功率522而不是共享功率521来对电路块111b供电。在各种实施方案中,电路块111b可一次全部、一次一个或以任何合适的组合进行切换。
在时间t2处,功率开关113完成将电路块111b转换到可调功率522。功率开关113断言确认信号126以指示转换完成。作为响应,功率管理电路105向电源电路103发送将可调功率522的电平改变为电压电平527的请求,从而完成转换到电压电平527。需注意,尽管电压电平527小于中间电压电平526,但转换到电压电平527仍包括将可调功率522设定为中间电压电平526。
在时间t3处,功能电路107向功率管理电路105发送将可调功率522的电平增加到电压电平528的请求。例如,功能电路107可能需要较高的电压电平来完成当前任务或准备新任务。由于从电压电平527到电压电平528的变化不超过共享功率521的电平,因此功率管理电路105将该请求发送到电源电路103,并且可调功率522的电压电平被增加。电路块111b已由可调电源522供电,因此功率开关113可能不需要附加的转换。
在时间t4处,功能电路107可能已完成其任务并且准备好返回到低功率模式。为准备转换到低功率模式,功能电路107向功率管理电路105发送将可调功率522的电平减小到电压电平525的请求。功率管理电路105确定电平变化超过共享功率521的电平,因此,在可调功率522的电平改变为电压电平525之前,电路块111b将需要切换到共享功率521。功率管理电路105向电源电路103发送将可调功率522的电平改变为中间电压电平526的请求。一旦可调功率522的电平适当地稳定在中间电压电平526,功率管理电路105就取消断言控制信号124,从而导致功率开关113将电路块111b从可调功率522转换为共享功率521。同样,可以任何合适的顺序执行电路块111b的转换。
在完成将电路块111b转换到共享功率521时,功率开关113断言确认信号126以指示在时间t5处完成转换。功率管理电路105向电源电路103发送将可调功率522的电平改变为电压电平525的请求。在各种实施方案中,功能电路107可响应于确认信号126的断言而进入低功率模式,或者可等待直到可调功率522的电平已适于稳定在电压电平525。
在图5的实施方案中,如果将可调功率522的当前电压电平改变为目标电压电平导致可调功率522的电平超过共享功率521的电压电平,则可调功率522的电平在被设定为目标电压电平之前被设定为中间电压电平526。当目标电压电平高于共享功率521的电平时,电路块111b在可调功率522适当地稳定在中间电压电平526之后被转换为由可调功率522供电。当目标电压电平低于共享功率521的电平时,电路块111b在可调功率522适当地稳定在中间电压电平526之后被转换为由共享功率521供电。当可调功率轨处于中间电压电平时,切换电路可允许当两个功率轨之间的电压电平差为已知变化量时,电路在可调功率轨和共享功率轨之间切换。在各种实施方案中,可选择该变化量以适应到功率轨和来自功率轨的负载变化,同时减轻由于每个轨供电的负载的变化而低于或超过安全操作电平的风险。该变化量也可通过例如功率管理电路105或SoC 100中的处理器来编程。尽管中间电压电平被示为大于共享功率521的电压电平,但在其他实施方案中,该变化量可被编程为小于共享功率521的电压电平。在一些实施方案中,使用中间电压电平进行超过共享功率轨的电平的电平改变可简化功率管理电路中的电路。
需注意,图5的图表500仅为一个示例。为清楚起见,已简化例示的波形。在其他实施方案中,波形可由于IC制造中的系统噪声和/或缺陷而不同。尽管图500相对于功能电路107进行了描述,但图5的实施方案可适用于利用共享功率轨和可调功率轨的SoC 101中的任何功能电路。
转到图6,其示出了用于使用中间电压电平在SoC中复用功率轨的方法的实施方案的流程图。方法600可应用于SoC,例如图1中的SoC 101。共同参考图1和图6的方法,方法600始于框601。
功率管理电路向供电单元发出改变功率轨的电压电平的请求(框602)。例如,功率管理电路诸如功率管理电路105向电源电路诸如电源电路103发送将可调功率轨诸如可调功率轨123的电压电平从当前电压电平改变为新电压电平的请求。在例示的实施方案中,功能电路108最初发送将电压电平改变为功率管理电路105的请求,但在其他实施方案中,功率管理电路105可发起请求。
方法600的进一步操作可取决于新电压电平(框604)。在例示的实施方案中,功率管理电路105确定当从当前电压电平改变为新电压电平时,可调功率轨123的电平是否将超过共享功率轨121的电平。在一些实施方案中,进一步确定可调功率轨123的当前电压电平和新电压电平是否与共享功率轨121的电压电平相差超过偏移值。如果可调功率轨123的电平将超过,则电路块112b的电源可被切换。如果可调功率轨123的电平在增加,则电路块112b的电源可从共享功率轨121切换到可调功率轨123,并且如果可调功率轨123的电平在减小,则反之亦然。如果可调功率轨123的电平将超过共享功率轨121的电平,则方法600进行到框606以将可调功率轨123的电平改变为中间电压电平。否则,该方法进行到框612以将可调功率轨123的电平改变为新电压电平。
如果可调功率轨123的电平将超过共享功率轨121的电平,则可调功率轨123的电平将改变为中间电压电平(框606)。功率管理电路105向电源电路103发送将可调功率轨123的电压电平改变为中间电压电平的请求。无论新电压电平如何,都可能发生中间电压电平的变化。例如,参见图5的图表500,如果可调功率轨123的电平从电压电平525增加到电压电平527,则可调功率轨123的电平将在被设定为电压电平527之前被设定为中间电压电平526。首先切换到中间电压电平的一个原因可以是在将电路块112b的电源从一个功率轨切换到另一个功率轨的同时在共享功率轨121和可调功率轨123的电平之间具有一致的电压电平差或变化量。使用一致的电压电平变化量可趋于在电力轨之间转换期间减小电路块112b和功率开关114的错误操作或避免其损坏。可选择中间电压电平,使得在先合后断切换中(例如,两个功率轨在一个解耦之前耦接到电路块112b),从具有较高电压电平的功率轨流向具有较低电压电平的轨的电流是可接受的量。
切换电路块112b的电源(框608)。在一些实施方案中,电源电路103可向功率管理电路105指示已设定可调功率轨123的新电压电平。功率管理电路105可断言(或在其他实施方案中取消断言)控制信号125,从而使得功率开关114转换电路块112b的电源。如果新电压电平将高于共享功率轨121的电平,则电路块112b的电源可从共享功率轨121切换到可调功率轨123,并且如果新电压电平低于共享功率轨121的电平,则反之亦然。如果正在转换多于一个电路块的电源,则功率开关114可一次一个、成组地或一次全部地转换每个电路块。
方法600的继续操作可取决于确认信号(框610)。一旦功率开关114完成了电路块112b的电源的转换,则在例示的实施方案中,功率开关114断言确认信号127。在框610中,保持方法600直到功率开关114断言确认信号127。在断言确认信号127之后,该方法进行到框612以改变可调功率轨123的电平。
在电路块112b已耦接到适当的功率轨之后,可调功率轨123的电平将改变为新电压电平(框612)。功率管理电路105从功率开关114接收所断言的确认信号,并且作为响应,向电源电路103发送将可调功率轨123的电压电平改变为新电平的请求。该方法在框614处结束。
需注意,图6的方法600仅为一个示例。在一些实施方案中,可以不同的顺序执行操作。另外,在各种实施方案中,可包括附加的操作。
尽管上文已经描述了具体实施方案,但这些实施方案并非要限制本公开的范围,即使仅相对于特定特征描述单个实施方案的情况下也是如此。本公开中提供的特征示例意在进行例示,而非限制,除非做出不同表述。上述说明书意在涵盖此类替代形式、修改形式和等价形式,这对知晓本公开有效效果的本领域技术人员将是显而易见的。
本公开的范围包括本文(明确或暗示)公开的任意特征或特征的组合或其任意概括,而无论其是否减轻本文解决的任何或所有问题。因此,在本专利申请(或要求享有其优先权的专利申请)进行期间可针对特征的任何此类组合作出新的权利要求。具体地,参考所附权利要求书,可将从属权利要求的特征与独立权利要求的特征进行组合,并可通过任何适当的方式而不是仅通过所附权利要求书中所列举的特定组合来组合来自相应独立权利要求的特征。
Claims (20)
1.一种系统,包括:
电源电路,所述电源电路被配置为:
在共享功率轨上生成特定电压电平;以及
在可调功率轨上生成一系列电压电平中的一电压电平;
功率开关,所述功率开关被配置为使电路块的功率节点被耦接到所述共享功率轨或所述可调功率轨;以及
功率管理电路,所述功率管理电路被配置为:
维持与所述电路块相关联的状态信息,包括所述功率节点被耦接到所述共享功率轨以及所述可调功率轨处于小于所述特定电压电平的第一电压电平的指示;
响应于所述电路块的状态变化的指示,使所述电源电路将所述可调功率轨的电压电平增加到大于所述特定电压电平的第二电压电平;以及
响应于所述可调功率轨的电压电平满足阈值电平,断言控制信号以使所述功率开关将所述功率节点耦接到所述可调功率轨并将所述功率节点与所述共享功率轨解耦。
2.根据权利要求1所述的系统,其中满足所述阈值电平对应于确定所述可调功率轨的电压电平已达到所述特定电压电平。
3.根据权利要求1所述的系统,其中满足所述阈值电平对应于确定所述可调功率轨的电压电平已达到所述第二电压电平。
4.根据权利要求1所述的系统,其中为了使所述电源电路增加所述可调功率轨的电压电平,所述功率管理电路还被配置为使所述电源电路将所述可调功率轨的电压电平从所述第一电压电平增加到中间电压电平。
5.根据权利要求4所述的系统,其中所述功率管理电路还被配置为响应于确定所述可调功率轨的电压电平已达到所述中间电压电平而断言所述控制信号。
6.根据权利要求4所述的系统,其中所述功率开关被配置为响应于确定所述功率节点被耦接到所述共享功率轨而断言确认信号。
7.根据权利要求6所述的系统,其中所述功率管理电路还被配置为响应于所述确认信号的所述断言,使所述电源电路将所述可调功率轨的电压电平从所述中间电压电平改变为所述第二电压电平。
8.根据权利要求4所述的系统,其中所述功率管理电路还被配置为响应于确定所述第二电压电平大于所述特定电压电平,使所述电源电路将所述可调功率轨的电压电平从所述第一电压电平增加到所述中间电压电平。
9.一种方法,包括:
由功率管理电路使电路块的功率节点被耦接到具有特定电压电平的共享功率轨;
由所述功率管理电路将可调功率轨的电压电平从小于所述特定电压电平的第一电压电平改变为大于所述特定电压电平的第二电压电平;以及
响应于确定所述可调功率轨的电压电平满足阈值电平,由所述功率管理电路使所述功率节点被耦接到所述可调功率轨。
10.根据权利要求9所述的方法,其中满足所述阈值电平包括由所述功率管理电路确定所述可调功率轨的电压电平已达到所述特定电压电平。
11.根据权利要求9所述的方法,其中满足所述阈值电平包括由所述功率管理电路确定所述可调功率轨的电压电平已达到所述第二电压电平。
12.根据权利要求9所述的方法,其中将所述可调功率轨的电压电平从所述第一电压电平改变为所述第二电压电平包括:在将所述可调功率轨的电压电平改变为所述第二电压电平之前,由所述功率管理电路将所述可调功率轨的电压电平改变为中间电压电平。
13.根据权利要求12所述的方法,其中满足所述阈值电平包括由所述功率管理电路确定所述可调功率轨的电压电平已达到中间电压电平。
14.根据权利要求12所述的方法,其中所述中间电压电平大于所述第一电压电平和所述第二电压电平两者。
15.一种系统,包括:
电源电路,所述电源电路被配置为:
在共享功率轨上生成特定电压电平;以及
在可调功率轨上生成一系列电压电平中的一电压电平;
功率开关,所述功率开关被配置为将电路块的功率节点耦接到所述共享功率轨或所述可调功率轨中的任一者;以及
功率管理电路,所述功率管理电路被配置为:
维持与所述电路块相关联的状态信息,包括所述功率节点被耦接到所述可调功率轨以及所述可调功率轨处于大于所述特定电压电平的第一电压电平的指示;以及
响应于所述电路块的状态变化的指示:
取消断言控制信号,以使所述功率开关将所述功率节点耦接到所述共享功率轨并将所述功率节点与所述可调功率轨解耦;以及
使所述电源电路将所述可调功率轨的电压电平降低到小于所述特定电压电平的第二电压电平。
16.根据权利要求15所述的系统,其中为了使所述电源电路降低所述可调功率轨的电压电平,所述功率管理电路还被配置为使所述电源电路将所述可调功率轨的电压电平从所述第一电压电平降低到中间电压电平。
17.根据权利要求16所述的系统,其中所述功率管理电路还被配置为响应于确定所述可调功率轨的电压电平已达到所述中间电压电平而使所述功率开关将所述功率节点耦接到所述共享功率轨。
18.根据权利要求16所述的系统,其中所述中间电压电平大于所述第一电压电平和所述第二电压电平两者。
19.根据权利要求15所述的系统,其中所述功率开关被配置为响应于确定所述功率节点被耦接到所述共享功率轨而断言确认信号。
20.根据权利要求19所述的系统,其中所述功率管理电路还被配置为响应于确定所述确认信号已被断言而使所述电源电路降低所述可调功率轨的电压电平。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/671,524 | 2017-08-08 | ||
US15/671,524 US10084450B1 (en) | 2017-08-08 | 2017-08-08 | Method for multiplexing between power supply signals for voltage limited circuits |
CN201880051093.7A CN110998728B (zh) | 2017-08-08 | 2018-08-04 | 用于在电压受限电路的电源信号之间复用的方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880051093.7A Division CN110998728B (zh) | 2017-08-08 | 2018-08-04 | 用于在电压受限电路的电源信号之间复用的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113066516A true CN113066516A (zh) | 2021-07-02 |
Family
ID=63209753
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880051093.7A Active CN110998728B (zh) | 2017-08-08 | 2018-08-04 | 用于在电压受限电路的电源信号之间复用的方法 |
CN202110319617.XA Pending CN113066516A (zh) | 2017-08-08 | 2018-08-04 | 用于在电压受限电路的电源信号之间复用的方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880051093.7A Active CN110998728B (zh) | 2017-08-08 | 2018-08-04 | 用于在电压受限电路的电源信号之间复用的方法 |
Country Status (4)
Country | Link |
---|---|
US (5) | US10084450B1 (zh) |
CN (2) | CN110998728B (zh) |
TW (1) | TWI688185B (zh) |
WO (1) | WO2019032407A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10084450B1 (en) * | 2017-08-08 | 2018-09-25 | Apple Inc. | Method for multiplexing between power supply signals for voltage limited circuits |
CN114400999A (zh) | 2020-12-21 | 2022-04-26 | 台湾积体电路制造股份有限公司 | 电路及其操作方法 |
US11726539B2 (en) | 2021-02-26 | 2023-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd | Power management circuit, system-on-chip device, and method of power management |
CN114879808B (zh) * | 2022-04-08 | 2024-01-23 | 北京智芯微电子科技有限公司 | 温度检测芯片及其ptat电路、温度传感器 |
US12099397B2 (en) * | 2022-12-21 | 2024-09-24 | Qualcomm Incorporated | Extended power threshold management of power rails |
US20250110538A1 (en) * | 2023-09-28 | 2025-04-03 | Advanced Micro Devices, Inc. | Granular power gating override |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103677205A (zh) * | 2012-09-25 | 2014-03-26 | 富士通株式会社 | 控制运算处理电路中的电源 |
US20140354333A1 (en) * | 2013-05-28 | 2014-12-04 | International Business Machines Corporation | Self-selected variable power integrated circuit |
US20170139469A1 (en) * | 2015-11-12 | 2017-05-18 | Qualcomm Incorporated | Power-minimizing voltage rail selection in a portable computing device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US84450A (en) * | 1868-11-24 | Improved safety horse-hitch | ||
JP2006318380A (ja) * | 2005-05-16 | 2006-11-24 | Handotai Rikougaku Kenkyu Center:Kk | 回路システム |
US7498835B1 (en) | 2005-11-04 | 2009-03-03 | Xilinx, Inc. | Implementation of low power standby modes for integrated circuits |
US7551508B2 (en) * | 2007-11-16 | 2009-06-23 | International Business Machines Corporation | Energy efficient storage device using per-element selectable power supply voltages |
US8497658B2 (en) * | 2009-01-22 | 2013-07-30 | Qualcomm Incorporated | Adaptive power control for wireless charging of devices |
JP5170117B2 (ja) * | 2010-01-18 | 2013-03-27 | 株式会社村田製作所 | スイッチング制御回路及びスイッチング電源装置 |
WO2012023154A1 (en) * | 2010-08-16 | 2012-02-23 | Empire Technology Development Llc | Converter and converter control method |
US8669674B2 (en) * | 2010-12-17 | 2014-03-11 | Nxp B.V. | Power supply circuit with shared functionality and method for operating the power supply circuit |
CN102711314A (zh) * | 2012-04-05 | 2012-10-03 | 安提亚科技股份有限公司 | 大功率电源开关切换式调光器、调光系统及调光方法 |
KR20130140445A (ko) * | 2012-06-14 | 2013-12-24 | 삼성디스플레이 주식회사 | 표시장치, 전원제어장치 및 그 구동 방법 |
US9933827B2 (en) | 2013-02-19 | 2018-04-03 | Qualcomm Incorporated | Method and apparatus for hybrid chip-level voltage scaling |
US9059696B1 (en) | 2013-08-01 | 2015-06-16 | Altera Corporation | Interposer with programmable power gating granularity |
US9910477B2 (en) * | 2013-09-04 | 2018-03-06 | Idt Europe Gmbh | FPGA power management system |
US10242719B2 (en) * | 2016-04-08 | 2019-03-26 | Samsung Electronics Co., Ltd. | Power management of a memory device by dynamically changing supply voltage |
US10084450B1 (en) * | 2017-08-08 | 2018-09-25 | Apple Inc. | Method for multiplexing between power supply signals for voltage limited circuits |
-
2017
- 2017-08-08 US US15/671,524 patent/US10084450B1/en active Active
-
2018
- 2018-08-04 WO PCT/US2018/045297 patent/WO2019032407A1/en active Application Filing
- 2018-08-04 CN CN201880051093.7A patent/CN110998728B/zh active Active
- 2018-08-04 CN CN202110319617.XA patent/CN113066516A/zh active Pending
- 2018-08-08 TW TW107127598A patent/TWI688185B/zh active
- 2018-09-24 US US16/140,488 patent/US10483974B2/en active Active
-
2019
- 2019-11-18 US US16/687,026 patent/US10763859B2/en active Active
-
2020
- 2020-08-31 US US17/008,559 patent/US11121711B2/en active Active
-
2021
- 2021-08-11 US US17/399,933 patent/US11418194B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103677205A (zh) * | 2012-09-25 | 2014-03-26 | 富士通株式会社 | 控制运算处理电路中的电源 |
US20140354333A1 (en) * | 2013-05-28 | 2014-12-04 | International Business Machines Corporation | Self-selected variable power integrated circuit |
US20170139469A1 (en) * | 2015-11-12 | 2017-05-18 | Qualcomm Incorporated | Power-minimizing voltage rail selection in a portable computing device |
Also Published As
Publication number | Publication date |
---|---|
US20210028785A1 (en) | 2021-01-28 |
US10483974B2 (en) | 2019-11-19 |
CN110998728B (zh) | 2021-03-23 |
CN110998728A (zh) | 2020-04-10 |
WO2019032407A1 (en) | 2019-02-14 |
TWI688185B (zh) | 2020-03-11 |
US20210376831A1 (en) | 2021-12-02 |
US10084450B1 (en) | 2018-09-25 |
US20200162077A1 (en) | 2020-05-21 |
US10763859B2 (en) | 2020-09-01 |
US20190052271A1 (en) | 2019-02-14 |
US11121711B2 (en) | 2021-09-14 |
TW201911695A (zh) | 2019-03-16 |
US11418194B2 (en) | 2022-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110998728B (zh) | 用于在电压受限电路的电源信号之间复用的方法 | |
US6920570B2 (en) | Level shifter control circuit with delayed switchover to low-power level shifter | |
US8994447B2 (en) | Voltage regulation method and corresponding HPM, chip, and chip system | |
US8010317B1 (en) | System and method for providing hardware performance monitors for adaptive voltage scaling with a plurality of VT logic libraries | |
EP3652611B1 (en) | Digital power multiplexor | |
KR100852188B1 (ko) | 동적 전압 스케일링 시스템 및 방법 | |
US7332937B2 (en) | Dynamic logic with adaptive keeper | |
US10498347B1 (en) | Reference voltage sub-system allowing power up from extended periods of ultra-low power standby mode | |
US7245172B2 (en) | Level shifter apparatus and method for minimizing duty cycle distortion | |
US10833664B2 (en) | Supply tracking delay element in multiple power domain designs | |
US9503068B1 (en) | Supply voltage envelope detection | |
US10826467B1 (en) | High-accuracy dual-mode free running oscillator | |
US11675416B2 (en) | Cross-domain power control circuit | |
US20130002332A1 (en) | Bus switch circuit | |
US11038413B2 (en) | Power converter with overshoot compensation for a switching device | |
CN114978124A (zh) | 时钟振荡器控制电路 | |
US6828830B2 (en) | Low power, area-efficient circuit to provide clock synchronization | |
US8248129B2 (en) | Signal delay circuit, clock transfer control circuit and semiconductor device having the same | |
US20240235380A1 (en) | Active snubber circuit | |
US8634256B2 (en) | Multi-mode interface circuit | |
KR20230051317A (ko) | 듀얼 패드 전압 레벨 시프터용 정적 및 간헐적인 동적 멀티-바이어스 코어 | |
JP6015463B2 (ja) | 半導体装置および半導体装置の制御方法 | |
JPH1168543A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |