[go: up one dir, main page]

CN113053924A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN113053924A
CN113053924A CN202110281712.5A CN202110281712A CN113053924A CN 113053924 A CN113053924 A CN 113053924A CN 202110281712 A CN202110281712 A CN 202110281712A CN 113053924 A CN113053924 A CN 113053924A
Authority
CN
China
Prior art keywords
layer
insulating layer
substrate
insulating
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110281712.5A
Other languages
English (en)
Other versions
CN113053924B (zh
Inventor
薛大鹏
董水浪
王珂
曹占锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202411296427.0A priority Critical patent/CN119133191A/zh
Priority to CN202110281712.5A priority patent/CN113053924B/zh
Publication of CN113053924A publication Critical patent/CN113053924A/zh
Priority to US17/502,052 priority patent/US12127447B2/en
Priority to US18/892,572 priority patent/US20250017056A1/en
Application granted granted Critical
Publication of CN113053924B publication Critical patent/CN113053924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板，包括：基底以及设置在基底上的多个子像素。至少一个子像素包括透光区和显示区。显示区包括：设置在基底上的电路结构层和发光元件，发光元件与电路结构层连接。显示基板还包括设置在基底上的多个绝缘层，至少一个绝缘层在透光区镂空。

Description

显示基板及其制备方法、显示装置
技术领域
本文涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。
背景技术
透明显示器是指显示器本身具有一定程度的光穿透性，既可以看到显示器显示的画面，又可以看到显示器后面的信息。目前，透明显示器已被广泛应用于展示橱窗、透明电视、车载、虚拟显示(VR，Virtual Reality)、增强现实(AR，Augmented Reality)等领域。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供了一种显示基板及其制备方法、显示装置。
一方面，本公开实施例提供了一种显示基板，包括：基底以及设置在所述基底上的多个子像素。至少一个子像素包括透光区和显示区。所述显示区包括：设置在所述基底上的电路结构层和发光元件；所述发光元件与电路结构层连接。所述显示基板还包括设置在所述基底上的多个绝缘层，至少一个绝缘层在所述透光区镂空。
在一些示例性实施方式中，所述多个绝缘层包括：至少一个有机绝缘层和多个无机绝缘层；至少一个有机绝缘层在所述透光区镂空，或者，至少一个无机绝缘层在所述透光区镂空。
在一些示例性实施方式中，所述透光区设置有多个绝缘层，所述多个绝缘层中相邻绝缘层的折射率差值的绝对值小于或等于0.5。
在一些示例性实施方式中，所述显示区还包括以下至少之一：位于所述电路结构层靠近所述基底一侧的第一防反射层、位于所述电路结构层远离所述基底一侧的第二防反射层。
在一些示例性实施方式中，所述电路结构层包括：设置在所述基底上的第一导电层、半导体层、第二导电层、第三导电层、第四导电层和第五导电层。所述多个绝缘层包括：位于所述基底与第一导电层之间的第一绝缘层、位于所述第一导电层与半导体层之间的第二绝缘层、位于所述半导体层和第二导电层之间的第三绝缘层、位于所述第二导电层和第三导电层之间的第四绝缘层、位于所述第三导电层和第四导电层之间的第五绝缘层、位于所述第四导电层和第五导电层之间的第六绝缘层和第七绝缘层、位于所述第五导电层与第二防反射层之间的第八绝缘层和第九绝缘层。其中，所述第一绝缘层至第五绝缘层、第七绝缘层和第八绝缘层为无机绝缘层；所述第六绝缘层和第九绝缘层为有机绝缘层。
在一些示例性实施方式中，所述第一防反射层和所述第一导电层为一体结构。
在一些示例性实施方式中，所述第一防反射层在所述基底上的正投影至少包含所述第五导电层在所述基底上的正投影。
在一些示例性实施方式中，所述第一防反射层朝向所述基底的表面的反射率至少低于所述第五导电层朝向所述基底的表面的反射率。
在一些示例性实施方式中，所述第一防反射层的材料的反射率小于所述第五导电层的材料的反射率。
在一些示例性实施方式中，所述第二防反射层在所述基底上的正投影包含所述发光元件和第五导电层在所述基底上的交叠区域之外的显示区内的区域。
在一些示例性实施方式中，所述第一绝缘层采用SiNx和SiOx叠层结构，第二绝缘层的材料为SiOx，第三绝缘层采用SiOx和SiNx叠层结构，第四绝缘层的材料为SiNx，第五绝缘层采用SiOx和SiNx叠层结构，第七绝缘层和第八绝缘层的材料为SiNx。或者，所述第一绝缘层的材料为SiOx，第二绝缘层的材料为SiOx，第三绝缘层采用SiOx和SiNx叠层结构，第四绝缘层的材料为SiNx，第五绝缘层的材料为SiNx，第七绝缘层和第八绝缘层的材料为SiNx。
在一些示例性实施方式中，所述第一绝缘层和第五绝缘层在所述透光区镂空；或者，所述第一绝缘层至所述第九绝缘层在所述透光区镂空；或者，所述第六绝缘层和第九绝缘层在所述透光区镂空；或者，所述透光区仅设置第六绝缘层和第九绝缘层。
在一些示例性实施方式中，所述显示基板还包括：增透层，位于所述基底远离所述子像素的一侧；所述增透层在所述基底上的正投影覆盖所述透光区和显示区。
另一方面，本公开实施例提供一种显示装置，包括如上所述的显示基板。
另一方面，本公开实施例提供一种显示基板的制备方法，用于制备如上所述的显示基板，所述制备方法，包括：在基底上形成多个子像素，至少一个子像素包括透光区和显示区；所述显示区包括：设置在基底上的电路结构层和发光元件，所述发光元件与电路结构层连接；所述显示区还设置有多个绝缘层，所述至少一个绝缘层在透光区镂空。
在一些示例性实施方式中，所述在基底上形成多个子像素，包括：在所述基底上依次形成第一绝缘层、第一导电层、第二绝缘层、半导体层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第五绝缘层、第四导电层、第六绝缘层、第七绝缘层、第五导电层、第八绝缘层和第九绝缘层。所述半导体层、第一导电层、第二导电层、第三导电层、第四导电层、第五导电层位于所述显示区；所述第六绝缘层和第九绝缘层在所述透光区镂空。
在一些示例性实施方式中，所述在基底上形成多个子像素还包括：在形成第二绝缘层之前，去除所述透光区的第一绝缘层；在形成第六绝缘层之前，去除所述透光区的第五绝缘层。
在一些示例性实施方式中，所述在基底上形成多个子像素还包括：在形成第八绝缘层之后，或者，在形成第九绝缘层之后，去除透光区的第一绝缘层至第五绝缘层、以及第七绝缘层和第八绝缘层。
在一些示例性实施方式中，所述在基底上形成多个子像素包括：在所述基底上依次形成第一绝缘层、第一导电层、第二绝缘层、半导体层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第五绝缘层、第四导电层、第六绝缘层、第七绝缘层、第五导电层、第八绝缘层和第九绝缘层。所述半导体层、第一导电层、第二导电层、第三导电层、第四导电层、第五导电层位于所述显示区。在形成第六绝缘层之前，去除所述透光区的第一绝缘层至第五绝缘层，在形成第九绝缘层之前，去除所述透光区的第七绝缘层和第八绝缘层。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为本公开至少一实施例的显示基板的平面示例图；
图2为本公开至少一实施例的显示基板的结构示意图；
图3为本公开至少一实施例的显示基板的另一结构示意图；
图4为本公开至少一实施例的显示基板的另一结构示意图；
图5为本公开至少一实施例的显示基板的另一结构示意图；
图6为本公开至少一实施例的显示基板的另一结构示意图；
图7为本公开至少一实施例的显示装置的示意图。
具体实施方式
下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为一种或多种形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本公开中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”包括两个以及两个以上的数量。
在本公开中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
在本公开中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。在本公开中，沟道区域是指电流主要流过的区域。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本公开中，“源电极”和“漏电极”可以互相调换。
在本公开中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有一种或多种功能的元件等。
在本公开中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，可以包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，可以包括85°以上且95°以下的角度的状态。
在本公开中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。
在本公开中，“厚度”、“高度”，是指膜层远离基底一侧表面至靠近基底一侧表面之间的垂直距离。
本公开至少一实施例提供一种显示基板，包括：基底以及设置在基底上的多个子像素。至少一个子像素包括透光区和显示区。显示区包括：设置在基底上的电路结构层和发光元件。发光元件与电路结构层连接。显示基板还包括设置在基底上的多个绝缘层，至少一个绝缘层在透光区镂空。本实施例提供的显示基板具有较高的显示透过率和显示品质。
在一些示例性实施方式中，发光元件可以为微发光元件，例如，微发光二极管(Micro-LED，Micro Light Emitting Diode)或迷你二极管(Mini-LED)。Micro-LED技术，即LED(Light Emitting Diode，发光二极管)微缩化和矩阵化技术，是指在一个芯片上集成高密度微小尺寸的LED阵列。其中，每一个LED可定址、单独驱动点亮，可以将相邻两个LED的像素点距离从毫米级降至微米级，提高显示效果。Micro-LED具有自发光显示特性，以及具有全固态、长寿命、高亮度、低功耗、体积较小、超高分辨率、可应用于高温或辐射等极端环境的优势。本示例性实施方式采用微发光元件，可以提高显示基板的使用寿命，并达到较佳的显示品质。
在一些示例性实施方式中，多个绝缘层包括：至少一个有机绝缘层和多个无机绝缘层。至少一个有机绝缘层在透光区镂空，或者，至少一个无机绝缘层在透光区镂空。在一些示例中，透光区设置无机绝缘层，所有有机绝缘层在透光区镂空；或者，透光区设置有机绝缘层，所有无机绝缘层在透光区镂空。在本示例中，至少一个绝缘层在基底上的正投影与透光区没有交叠。然而，本实施例对此并不限定。本示例性实施方式中，通过对透光区的至少一部分绝缘层进行镂空，可以提升透光区的透过率。
在一些示例性实施方式中，透光区设置有多个绝缘层，多个绝缘层中相邻绝缘层的折射率差值的绝对值小于或等于0.5。在本示例性实施方式中，通过设置透光区内的绝缘层的折射率相当，有利于提高透光区的透过率。
在一些示例性实施方式中，显示区还包括以下至少之一：位于电路结构层靠近基底一侧的第一防反射层、位于电路结构层远离基底一侧的第二防反射层。例如，显示区可以仅设置第一防反射层或第二防反射层，或者，显示区可以采用两个防反射层。然而，本实施例对此并不限定。在本示例性实施方式中，通过在显示区设置防反射层，可以防止电路结构层中的金属的反射效应，从而提升显示效果。
在一些示例性实施方式中，电路结构层包括：依次设置在基底上的第一导电层、半导体层、第二导电层、第三导电层、第四导电层和第五导电层。多个绝缘层包括：位于基底与第一导电层之间的第一绝缘层、位于第一导电层与半导体层之间的第二绝缘层、位于半导体层和第二导电层之间的第三绝缘层、位于第二导电层和第三导电层之间的第四绝缘层、位于第三导电层和第四导电层之间的第五绝缘层、位于第四导电层和第五导电层之间的第六绝缘层和第七绝缘层、位于第五导电层与第二防反射层之间的第八绝缘层和第九绝缘层。其中，第一绝缘层至第五绝缘层、第七绝缘层和第八绝缘层为无机绝缘层；第六绝缘层和第九绝缘层为有机绝缘层。本示例性实施方式中，电路结构层包括的发光驱动电路内的晶体管可以为双栅晶体管。然而，本实施例对此并不限定。例如，发光驱动电路内的晶体管可以采用单栅结构。
在一些示例性实施方式中，第一防反射层和第一导电层为一体结构。然而，本实施例对此并不限定。例如，第一防反射层可以位于第一导电层靠近基底的一侧。
在一些示例性实施方式中，第一防反射层在基底上的正投影至少包含第五导电层在基底上的正投影。在一些示例中，第五导电层的材料为金属铜(Cu)。本示例性实施方式可以避免第五导电层的反射效应，从而提升显示效果。然而，本实施例对此并不限定。例如，第一防反射层在基底上的正投影包括第一导电层至第五导电层在基底上的正投影。
在一些示例性实施方式中，第一防反射层朝向基底的表面的反射率至少低于第五导电层朝向基底的表面的反射率。本示例性实施方式可以实现靠近基底一侧的防反射效果。然而，本实施例对此并不限定。例如，第一防反射层朝向基底的表面的反射率可以低于第一导电层至第五导电层朝向基底的表面的反射率。
在一些示例性实施方式中，第一防反射层的材料的反射率小于第五导电层的材料的反射率。本示例性实施方式中，第一防反射层通过采用反射率较低的材料，可以有效实现对第五导电层的防反射效果，从而提升显示效果。而且，本示例性实施方式的第一防反射层无需另外增加表面处理工艺，易于实现。然而，本实施例对此并不限定。例如，第一防反射层的材料的反射率小于第一导电层至第五导电层的材料的反射率。
在一些示例性实施方式中，第二防反射层在基底上的正投影包含发光元件和第五导电层在基底上的交叠区域之外的显示区内的区域。在本示例性实施方式的第二防反射层可以防止第五导电层的反射效应，而且可以防止相邻发光元件之间的光混色，从而提高显示效果。
在一些示例性实施方式中，第一绝缘层采用硅氮化物(SiNx)和硅氧化物(SiOx)叠层结构，第二绝缘层的材料为SiOx，第三绝缘层采用SiOx和SiNx叠层结构，第四绝缘层的材料为SiNx，第五绝缘层采用SiOx和SiNx叠层结构，第七绝缘层和第八绝缘层的材料为SiNx。或者，第一绝缘层的材料为SiOx，第二绝缘层的材料为SiOx，第三绝缘层采用SiOx和SiNx叠层结构，第四绝缘层的材料为SiNx，第五绝缘层的材料为SiNx，第七绝缘层和第八绝缘层的材料为SiNx。然而，本实施例对此并不限定。
下面通过多个示例对本实施例的方案进行举例说明。
图1为本公开至少一实施例的显示基板的平面示例图。在一些示例性实施方式中，如图1所示，显示基板包括基底以及设置在基底上的多个子像素。至少一个子像素包括透光区20和显示区10。其中，外界环境光可以透过透光区20，外界环境光不能透过显示区10。本实施例对于子像素中的透光区20和显示区10的面积大小并不限定。在一些示例中，子像素中的透光区20的面积可以大于显示区10的面积。例如，子像素中的透光区20的面积可以为显示区10面积的1倍至3倍，比如1.5倍。透光区20的面积越大，显示基板的透过率越大，透过显示基板看到的图像越清晰。在一些示例中，显示基板的透光区20的总面积在显示基板的总面积中的占比可以大于45％，例如，可以约为48.5％、79.3％、82.1％或者85％。然而，本实施例对此并不限定。在一些示例中，可以根据实际应用需求来设置透光区的面积占比。
图2为本公开至少一实施例的显示基板的一种结构示意图。图2所示为一个子像素的剖面结构。在一些示例性实施方式中，如图2所示，在垂直于显示基板的平面内，显示区10包括设置在基底101上的第一防反射层、电路结构层、第二防反射层、发光元件以及覆盖层400。在本示例中，发光元件为微发光元件，例如Micro-LED。电路结构层至少包括发光驱动电路。发光驱动电路与微发光元件连接。发光驱动电路可以包括多个晶体管和至少一个电容。例如，发光驱动电路可以为8T2C(即八个晶体管和两个电容)或13T1C(即十三个晶体管和一个电容)设计。图2中以一个第一晶体管T1和一个第一电容C1为例进行示意。显示区10的电路结构层包括：依次设置在基底101上的第一导电层、半导体层、第二导电层、第三导电层、第四导电层和第五导电层。半导体层至少包括：第一有源层120；第一导电层至少包括：第一栅电极111；第二导电层至少包括：第二栅电极121和第一电容电极122；第三导电层至少包括：第二电容电极123；第四导电层至少包括：第一源电极124和第一漏电极125；第五导电层至少包括：连接电极126、公共电极线127和信号线128(例如，电源线VDD)。第一有源层120、第一栅电极111、第二栅电极121、第一源电极124和第一漏电极125组成第一晶体管T1，第一电容电极122和第二电容电极123组成第一电容C1。在本示例中，第一晶体管T1为双栅晶体管，第一栅电极111与第二栅电极121连接。通过采用双栅晶体管可以增强驱动能力，提高微发光元件的电流饱和度，防止和减少漏电流的发生。然而，本实施例对此并不限定。
在一些示例性实施方式中，如图2所示，微发光元件可以包括：发光部300、与发光部300连接的第一电极301和第二电极302。第一电极301与发光部300的第一端连接，第二电极302与发光部300的第二端连接。在一些示例中，微发光元件的第一电极301可以为阳极，第二电极302可以为阴极。第一电极301可以通过连接电极126与第一晶体管T1的第一漏电极125连接，微发光元件的第二电极302可以与公共电极线127连接。然而，本实施例对此并不限定。
在一些示例性实施方式中，如图2所示，第一防反射层与第一导电层为一体结构。在本示例中，第一栅电极111除了作为晶体管的栅电极，还配置为防止其余导电层的反射效应。在一些示例中，第一防反射层在基底101上的正投影可以包括第五导电层在基底101上的正投影。第一防反射层朝向基底101的表面的反射率可以小于第五导电层朝向基底101的表面的反射率，以实现在靠近基底101一侧的防反射效果。然而，本实施例对此并不限定。在一些示例中，第一防反射层朝向基底101的表面和背离基底101的表面的反射率可以均小于第五导电层朝向基底101的表面的反射率，以实现在靠近基底101一侧的防反射效果。在一些示例中，第一防反射层在基底101上的正投影可以覆盖第二导电层、第三导电层、第四导电层和第五导电层在基底101上的正投影，且第一防反射层朝向基底101的表面反射率不大于其余导电层(包括第二导电层、第三导电层、第四导电层和第五导电层)朝向基底101的表面的反射率，以实现针对多个导电层的防反射效果，从而提升显示效果。
在一些示例性实施方式中，第一防反射层的材料的反射率至少小于第五导电层的材料的反射率，以实现防反射效果，而且无需另增针对第一防反射层的表面处理工艺，易于实现。然而，本实施例对此并不限定。例如，第一防反射层在基底101上的正投影可以覆盖第二导电层、第三导电层、第四导电层和第五导电层在基底101上的正投影，且第一防反射层的反射率不大于其余导电层(包括第二导电层、第三导电层、第四导电层和第五导电层)的反射率，以实现针对多个导电层的防反射效果，从而提升显示效果。
在一些示例性实施方式中，如图2所示，基底10和第一导电层之间设置第一绝缘层201，第一导电层和半导体层之间设置第二绝缘层202，半导体层和第二导电层之间设置第三绝缘层203，第二导电层和第三导电层之间设置第四绝缘层204，第三导电层和第四导电层之间设置第五绝缘层205，第四导电层和第五导电层之间设置第六绝缘层206和第七绝缘层207，第五导电层和第二防反射层131之间设置有第八绝缘层208和第九绝缘层209。在一些示例中，第一绝缘层201至第五绝缘层205、第七绝缘层207和第八绝缘层208可以为透明无机绝缘层，第六绝缘层206和第九绝缘层209可以为透明有机绝缘层。然而，本实施例对此并不限定。
在一些示例性实施方式中，如图2所示，第二防反射层131可以为黑矩阵(BM，BlackMatrix)，位于第九绝缘层209远离基底101的一侧。第二防反射层131在基底101上的正投影与第五导电层在基底101上的正投影部分交叠。第二防反射层131覆盖部分第五导电层，可以防止第五导电层的反射效应。而且，第二防反射层可以防止相邻微发光元件之间的光混色。
在一些示例性实施方式中，如图2所示，在垂直于显示基板的平面内，透光区20包括：基底101、以及依次设置在基底101上的第一绝缘层201、第二绝缘层202、第三绝缘层203、第四绝缘层204、第五绝缘层205、第七绝缘层207、第八绝缘层208和覆盖层400。第六绝缘层206和第九绝缘层在209透光区20镂空，以提升透光区20的透过率。在本示例中，第六绝缘层206在基底101上的正投影与透光区20没有交叠，第九绝缘层209在基底101上的正投影与透光区20没有交叠。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“构图工艺”或“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。
本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“A的正投影包含B的正投影”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在一些示例性实施方式中，显示基板的制备过程可以包括如下操作。
(1)、在基底上制备第一绝缘层。
在一些示例性实施方式中，基底101可以为刚性基底，例如玻璃基底或石英基底，或者，可以为柔性基底，例如有机树脂基底。在一些示例中，基底101可以为玻璃基底，且厚度约为0.5毫米(mm)。然而，本实施例对此并不限定。
在一些示例性实施方式中，在基底101上沉积第一绝缘薄膜，形成第一绝缘层201。如图2所示，第一绝缘层201形成在显示区10和透光区20。第一绝缘层201可以称为缓冲(Buffer)层，可以提高基底101的抗水氧能力。第一绝缘层201可以采用硅氮化物(SiNx)、硅氧化物(SiOx)、氮氧化硅(SiON)中的任意一种或多种的组合，可以是单层、多层或复合层。例如，第一绝缘层201可以为SiNx和SiOx(例如，SiO2)的叠层结构，其中，SiNx的厚度约为500埃，SiOx的厚度约为3000埃。然而，本实施例对此并不限定。
(2)、制备第一导电层。
在一些示例性实施方式中，在形成前述结构的基底101上沉积第一导电薄膜，通过构图工艺对第一导电薄膜进行构图，在显示区10形成第一导电层。如图2所示，第一导电层至少包括：第一栅电极111。在本次构图工艺之后，透光区20的膜层结构没有变化。
在一些示例性实施方式中，第一导电层可以采用金属材料，例如，铝(Al)和钼(Mo)中的任意一种或等多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。在一些示例中，第一导电层的材料可以为钼(Mo)，且厚度约为500埃。然而，本实施例对此并不限定。
在本示例性实施方式中，第一导电层还作为第一防反射层，可以避免显示基板中多个导电层的反射效应，起到防止反射的作用，以提升显示效果。
(3)、依次制备第二绝缘层和半导体层。
在一些示例性实施方式中，在形成前述结构的基底101上依次沉积第二绝缘薄膜和半导体薄膜，通过构图工艺对半导体薄膜进行构图，在显示区10形成第二绝缘层202和半导体层。如图2所示，半导体层至少包括：第一有源层120。第一有源层120在基底101上的正投影与第一栅电极111在基底101上的正投影存在交叠。在本次构图工艺之后，透光区20包括基底101、以及依次设置在基底101上的第一绝缘层201和第二绝缘层202。
在一些示例性实施方式中，第二绝缘层202可以称为缓冲(Buffer)层。第二绝缘层202可以采用硅氮化物(SiNx)、硅氧化物(SiOx)、氮氧化硅(SiON)中的任意一种或多种的组合，可以是单层、多层或复合层。例如，第二绝缘层202的材料可以为SiOx，且厚度约为1200埃。然而，本实施例对此并不限定。
在一些示例性实施方式中，半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等一种或多种材料，即本公开适用于基于氧化物(Oxide)技术、硅技术以及有机物技术制造的晶体管。例如，半导体层的材料可以为多晶硅(p-Si)，且厚度约为470埃。然而，本实施例对此并不限定。
(4)、依次制备第三绝缘层和第二导电层。
在一些示例性实施方式中，在形成前述结构的基底101上沉积第三绝缘薄膜，通过构图工艺对第三绝缘薄膜进行构图，形成覆盖半导体层的第三绝缘层203。如图2所示，第三绝缘层203在显示区10开设有多个第一通孔，多个第一通孔内的第二绝缘层202和第三绝缘层203被刻蚀掉，暴露出第一导电层的表面。
在一些示例性实施方式中，在形成前述结构的基底101上沉积第二导电薄膜，通过构图工艺对第二导电薄膜进行构图，在显示区10形成第二导电层。如图2所示，第二导电层至少包括：第二栅电极121、第一电容电极122。第二栅电极121在基底101上的正投影与第一有源层120在基底101上的正投影存在交叠，且第二栅电极121在基底101上的正投影与第一栅电极111在基底101上的正投影存在交叠。第二栅电极121可以通过第一通孔与第一栅电极111电连接。
在本次构图工艺之后，透光区20包括基底101、以及依次设置在基底101上的第一绝缘层201、第二绝缘层202和第三绝缘层203。
在一些示例性实施方式中，第三绝缘层203可以称为栅绝缘(GI，Gate Insulator)层。第三绝缘层203可以采用硅氮化物(SiNx)、硅氧化物(SiOx)、氮氧化硅(SiON)中的任意一种或多种的组合，可以是单层、多层或复合层。例如，第三绝缘层203的材料可以为SiOx和SiNx的叠层结构，其中，SiOx的厚度约为800埃，SiNx的厚度约为400埃。然而，本实施例对此并不限定。
在一些示例性实施方式中，第二导电层可以采用金属材料，例如，铝(Al)和钼(Mo)中的任意一种或等多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。在一些示例中，第二导电层的材料可以为钼(Mo)，且厚度约为3100埃。然而，本实施例对此并不限定。
(5)、依次制备第四绝缘层和第三导电层。
在一些示例性实施方式中，在形成前述结构的基底101上依次沉积第四绝缘薄膜和第三导电薄膜，通过构图工艺对第三导电薄膜进行构图，形成第四绝缘层204和第三导电层。如图2所示，第三导电层形成在显示区10，至少包括：第二电容电极123。第二电容电极123在基底101上的正投影与第一电容电极122在基底101上的正投影存在交叠。在本次构图工艺之后，透光区20包括基底101、以及依次设置在基底101上的第一绝缘层201、第二绝缘层202、第三绝缘层203和第四绝缘层204。
在一些示例性实施方式中，第四绝缘层204可以称为栅绝缘层。第四绝缘层204可以采用硅氮化物(SiNx)、硅氧化物(SiOx)、氮氧化硅(SiON)中的任意一种或多种的组合，可以是单层、多层或复合层。例如，第四绝缘层204的材料可以为SiNx，且厚度约为1400埃。然而，本实施例对此并不限定。
在一些示例性实施方式中，第三导电层可以采用金属材料，例如，铝(Al)和钼(Mo)中的任意一种或等多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。在一些示例中，第三导电层的材料可以为钼(Mo)，且厚度约为3100埃。在本示例中，第一导电层、第二导电层和第三导电层的材料可以相同。然而，本实施例对此并不限定。
(6)、依次制备第五绝缘层和第四导电层。
在一些示例性实施方式中，在形成前述结构的基底101上沉积第五绝缘薄膜，通过构图工艺对第五绝缘薄膜进行构图，形成第五绝缘层205。如图2所示，第五绝缘层205在显示区10开设有多个第二通孔，多个第二通孔内的第五绝缘层205、第四绝缘层204和第三绝缘层203被刻蚀掉，暴露出半导体层的表面。
在一些示例性实施方式中，在形成前述结构的基底101上沉积第四导电薄膜，通过构图工艺对第四导电薄膜进行构图，在显示区10形成第四导电层。如图2所示，第四导电层至少包括：第一源电极124和第一漏电极125。第一源电极124通过第二通孔与第一有源层120的一端连接，第一漏电极125通过第二通孔与第一有源层120的另一端连接。
在本次构图工艺之后，透光区20包括基底101、以及依次设置在基底101上的第一绝缘层201、第二绝缘层202、第三绝缘层203、第四绝缘层204和第五绝缘层205。
在一些示例性实施方式中，第五绝缘层205可以称为层间绝缘层。第五绝缘层205可以采用硅氮化物(SiNx)、硅氧化物(SiOx)、氮氧化硅(SiON)中的任意一种或多种的组合，可以是单层、多层或复合层。例如，第五绝缘层205可以为SiOx和SiNx的叠层结构，其中，SiOx的厚度约为2000埃，SiNx的厚度约为3000埃。然而，本实施例对此并不限定。
在一些示例性实施方式中，第四导电层可以采用金属材料，例如，铝(Al)、钼(Mo)和钛(Ti)中的任意一种或等多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构。在一些示例中，第四导电层可以为Ti/Al/Ti的多层复合结构，其中，Ti的厚度约为500埃，Al的厚度约为6500埃。然而，本实施例对此并不限定。
至此，在基底101上制备形成发光控制电路。如图2所示，在显示区10，第一有源层120、第一栅电极111、第二栅电极121、第一源电极124和第一漏电极125组成第一晶体管T1，第一电容电极122和第二电容电极123组成第一电容C1。
(7)、制备第六绝缘层。
在一些示例性实施方式中，在形成前述结构的基底101上涂覆第六绝缘薄膜，通过构图工艺对第六绝缘薄膜进行构图，在显示区10形成第六绝缘层206。如图2所示，第六绝缘层206上开设有多个第三通孔，多个第三通孔内的第六绝缘层206被去掉，暴露出第四导电层的表面。在本次构图工艺之后，透光区20的膜层结构没有变化。在本示例中，第六绝缘层206在透光区20镂空。第六绝缘层206在基底101的正投影与透光区20没有交叠。
在一些示例性实施方式中，第六绝缘层206可以称为平坦化(PLN)层。第六绝缘层206可以采用有机绝缘材料。例如，第六绝缘层206采用树脂材料，且第六绝缘层206的厚度约为2um。然而，本实施例对此并不限定。
(8)、制备第七绝缘层。
在一些示例性实施方式中，在形成前述结构的基底101上沉积第七绝缘薄膜，通过构图工艺对第七绝缘薄膜进行构图，形成第七绝缘层207。如图2所示，第七绝缘层207在显示区10开设有多个第四通孔和多个第一排气孔。第四通孔在基底101上的正投影位于第三通孔在基底101上的正投影内。第四通孔内的第七绝缘层207被去掉，第四通孔和第三通孔连通，暴露出第四导电层的表面。第一排气孔内的第七绝缘层207被刻蚀掉，暴露出第六绝缘层206的表面。在第七绝缘层207的制备过程中，第六绝缘层206受高温容易释放大量气体(outgas)，通过第一排气孔可以排出这些气体，以防止第七绝缘层207爆膜。
在本次构图工艺之后，透光区20包括：基底101、以及依次设置在基底101上的第一绝缘层201、第二绝缘层202、第三绝缘层203、第四绝缘层204、第五绝缘层205和第七绝缘层207。
在一些示例性实施方式中，第七绝缘层207可以称为钝化(PVX)层。第七绝缘层207可以采用硅氮化物(SiNx)、硅氧化物(SiOx)、氮氧化硅(SiON)中的任意一种或多种的组合，可以是单层、多层或复合层。例如，第七绝缘层207的材料可以为SiNx，且厚度约为2000埃。然而，本实施例对此并不限定。
(9)、制备第五导电层。
在一些示例性实施方式中，在形成前述结构的基底101上，通过电镀加成法在显示区10形成第五导电层。如图2所示，第五导电层至少包括：连接电极126、公共电极线127和信号线128(例如，电源线VDD)。连接电极126通过第四通孔与第一晶体管T1的第一漏电极125连接。在本次工艺之后，透光区20的膜层结构没有变化。
在一些示例性实施方式中，第五导电层的材料可以为金属材料，例如铜(Cu)，且厚度约为10um。然而，本实施例对此并不限定。
(10)、制备第八绝缘层。
在一些示例性实施方式中，在形成前述结构的基底101上，沉积第八绝缘薄膜，通过构图工艺对第八绝缘薄膜进行构图，形成第八绝缘层208。如图2所示，第八绝缘层208在显示区10形成有多个第二排气孔。第二排气孔内的第八绝缘层208被刻蚀掉，第二排气孔和第一排气孔连通，暴露出第六绝缘层206的表面。在第八绝缘层208的制备过程中，第六绝缘层206受高温容易释放大量气体(outgas)，通过第一排气孔和第二排气孔可以排出这些气体，以防止第七绝缘层207和第八绝缘层208爆膜。
在本次构图工艺之后，透光区20包括：基底101、以及依次设置在基底101上的第一绝缘层201、第二绝缘层202、第三绝缘层203、第四绝缘层204、第五绝缘层205、第七绝缘层207和第八绝缘层208。
在一些示例性实施方式中，第八绝缘层208可以称为钝化层。第八绝缘层208可以采用硅氮化物(SiNx)、硅氧化物(SiOx)、氮氧化硅(SiON)中的任意一种或多种的组合，可以是单层、多层或复合层。例如，第八绝缘层208的材料可以为SiNx，且厚度约为2000埃。然而，本实施例对此并不限定。
(11)、制备第九绝缘层。
在一些示例性实施方式中，在形成前述结构的基底101上涂覆第九绝缘薄膜，通过构图工艺对第九绝缘薄膜进行构图，在显示区10形成第九绝缘层209。如图2所示，第九绝缘层209上开设有多个第五通孔。多个第五通孔内的第九绝缘层209被去掉，暴露出第八绝缘层208的表面。在本次构图工艺之后，透光区20的膜层结构没有变化。在本示例中，第九绝缘层209在透光区20镂空。第九绝缘层209在基底101的正投影与透光区20没有交叠。
在一些示例性实施方式中，第九绝缘层209可以称为平坦化层。第九绝缘层209可以采用有机绝缘材料。例如，第九绝缘层209可以采用树脂材料，且厚度可以大于或等于2um。第九绝缘层209的厚度可以根据第五导电层的厚度、微发光元件的高度等确定。然而，本实施例对此并不限定。
(12)、制备第二防反射层。
在一些示例性实施方式中，在形成前述结构的基底101上涂覆黑色颜料或沉积黑铬(Cr)薄膜，通过构图工艺对黑色颜料或黑铬薄膜进行构图，形成第二防反射层131。在本示例中，第二防反射层131可以称为黑矩阵。黑矩阵可以吸收微发光元件向靠近基底101一侧的光线(例如包括垂直向下和斜下方的光线)，可以防止光线对晶体管的性能产生影响，而且可以防止相邻微发光元件之间的光串扰。本示例性实施方式中，通过设置第二防反射层可以避免多个导电层的反射效应，以提升显示效果。
在本次构图工艺之后，透光区20的膜层结构没有变化。
(13)、制备第六通孔。
在一些示例性实施方式中，在形成前述结构的基底101上，对第八绝缘层208进行刻蚀，在显示区10的第八绝缘层208上开设多个第六通孔。第六通孔在基底101上的正投影位于第九绝缘层209的第五通孔在基底101上的正投影内。第六通孔和第五通孔连通，第六通孔内的第八绝缘层208被刻蚀掉，暴露出第五导电层的表面。
在本次工艺之后，透光区20的膜层结构没有变化。
(14)、转印微发光元件。
在一些示例性实施方式中，微发光元件可以为Micro-LED。微发光元件包括：第一电极301、第二电极302和发光部300。第一电极301与发光部300的第一端连接，第二电极302与发光部300的第二端连接。在一些示例中，第一极301可以为阳极，第二极302可以为阴极。然而，本实施例对此并不限定。在一些示例中，在真空环境下用点胶机向第五通孔和第六通孔内加入绑定材料(例如锡膏)，采用转移工艺完成微发光元件的绑定，微发光元件的第一电极301通过第五通孔和第六通孔内的绑定材料与连接电极126绑定连接，第二电极302通过第五通孔和第六通孔内的绑定材料与公共电极线127绑定连接。如此一来，微发光元件的第一电极301通过连接电极126与第一晶体管T1的第一漏电极125连接，第二电极302与公共电极线127连接。
在本次工艺后，透光区20的膜层结构没有变化。
(15)、在基底上制备覆盖层。
在一些示例性实施方式中，在形成前述结构的基底10上涂覆覆盖薄膜，形成覆盖层400。如图2所示，覆盖层400可以覆盖显示区10和透光区20。在本次工艺之后，透光区20包括：基底101、以及依次设置在基底101上的第一绝缘层201、第二绝缘层202、第三绝缘层203、第四绝缘层204、第五绝缘层205、第七绝缘层207、第八绝缘层208和覆盖层400。
在一些示例中，覆盖层400的折射率与基底101的折射率之间的差值绝对值例如可以小于0.1。例如，覆盖层400的折射率约等于基底101的折射率，以减少透过率损失。覆盖层400在透光区20和显示区10的厚度可以不同。覆盖层400的厚度可以根据第五导电层的厚度、微发光元件的高度等确定。例如，覆盖层400远离基底101一侧表面与微发光元件远离基底101一侧表面之间的距离可以大于或等于2um。然而，本实施例对此并不限定。
在本示例性实施方式中，通过设置覆盖层400可以对微发光元件进行封装保护，而且不会降低微发光元件出射光线的光透过率。
在一些示例性实施方式中，以显示基板的开口率约为87.8％为例，按照上述制备过程制备的显示基板的膜层透过率约为78.6％，显示基板的透过率约为69.01％。在本示例中，显示基板的开口区域为未被黑矩阵覆盖的区域，开口率表示开口区域的面积占比。
本示例性实施例的显示基板的结构及其制备过程仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，第一防反射层可以位于第一导电层靠近基底的一侧。又如，显示区的晶体管可以采用单栅结构。又如，公共电极线可以位于第四导电层，并通过连接电极与微发光元件的第二极连接。然而，本实施例对此并不限定。
本示例性实施例的显示基板通过透光区的膜层设计，可以提高透光率及显示效果。而且，本示例性实施例的制备工艺利用现有成熟的制备设备即可实现，对现有工艺改进较小，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本实施方式所示的结构(或方法)可以与其它实施方式所示的结构(或方法)适当地组合。
在一些示例性实施方式中，由表1可知，在上述多个绝缘层所采用的材料中，SiNx的折射率较大，其余材料的折射率接近。设第一介质的折射率为n1，第二介质的折射率为n2，光从第一介质射到第二介质的反射率为{(n2-n1)/(n2+n1)}2。因此，SiNx和SiOx直接接触界面对透过率影响较大。
表1不同材料的折射率
Figure BDA0002978788200000201
Figure BDA0002978788200000211
在一些示例性实施方式中，基于图2所示的显示基板，第一绝缘层201的材料可以为SiOx，且厚度约为3000埃；第五绝缘层205的材料可以为SiNx，且厚度约为3000埃。其余膜层的结构和材料可以参照前一实施例的说明，故于此不再赘述。在本示例性实施方式中，相较于上一实施例，消除了由于SiOx和SiNx导致的两次折射率不匹配的影响。在一些示例中，以显示基板的开口率约为87.8％为例，本示例性实施例的显示基板的膜层透过率约为87.31％，显示基板的透过率约为76.66％。本示例性实施例的显示基板可以提高透过率。
关于本实施例的显示基板的相关结构可以参照前述实施例的描述，故于此不再赘述。本实施方式所示的结构(或方法)可以与其它实施方式所示的结构(或方法)适当地组合。
图3为本公开至少一实施例的显示基板的另一结构示意图。在一些示例性实施方式中，如图3所示，在垂直于显示基板的平面内，透光区20包括：基底101、以及依次设置在基底101上的第二绝缘层202、第三绝缘层203、第四绝缘层204、第七绝缘层207、第八绝缘层208和覆盖层400。在本示例中，第一绝缘层201、第五绝缘层205、第六绝缘层206和第九绝缘层209在透光区20镂空。
在一些示例性实施方式中，当第一绝缘层的材料为SiOx，第五绝缘层的材料为SiNx会存在以下问题：第一绝缘层没有SiNx不能有效阻止玻璃基底101中Na、K离子扩散对准分子激光退火(ELA，Excimer Laser Annealing)晶体的影响，进而使薄膜晶体管(TFT，Thin Film Transistor)特性恶化；第五绝缘层没有SiOx会对TFT特性产生影响，导致偏压热稳定性(PBTS)正偏。针对上述情况，在本示例性实施方式中，第一绝缘层201可以采用SiNx和SiOx叠层结构，第五绝缘层205可以采用SiOx和SiNx叠层结构，并在透光区20对第一绝缘层201和第五绝缘层205进行镂空设计。如此一来，可以避免第一绝缘层201和第五绝缘层205由于材料原因影响TFT的特性，又可以提高透光区20的透过率。
在一些示例性实施方式中，在本实施例的显示基板的制备过程中，在基底101上沉积第一绝缘薄膜后，通过构图工艺对第一绝缘薄膜进行构图，形成第一绝缘层201。如图3所示，第一绝缘层201在透光区20镂空。在形成第六绝缘层206之前，对第五绝缘层205进行刻蚀，挖去透光区20内的第五绝缘层205，使得第五绝缘层205在透光区20镂空。然而，本实施例对此并不限定。
关于本实施例的显示基板的其余结构和制备过程可以参照图2所示实施例的说明，故于此不再赘述。本实施方式所示的结构(或方法)可以与其它实施方式所示的结构(或方法)适当地组合。
图4为本公开至少一实施例的显示基板的另一结构示意图。在一些示例性实施方式中，如图4所示，在垂直于显示基板的平面上，透光区20包括：基底101和设置在基底101上的覆盖层400。第一绝缘层201至第九绝缘层209在透光区20均镂空。本示例性实施方式的显示基板的显示区的结构可以参照图2所示实施例的说明，故于此不再赘述。
在一些示例性实施方式中，在本实施例的显示基板的制备过程中，在形成第八绝缘层208之后，通过一次刻蚀工艺将透光区20的全部无机绝缘层(包括第一绝缘层201至第五绝缘层205、第七绝缘层207和第八绝缘层208)去除。或者，在形成第九绝缘层209之后，通过一次刻蚀工艺将透光区20的全部无机绝缘层(包括第一绝缘层201至第五绝缘层205、第七绝缘层207和第八绝缘层208)去除。或者，在形成第二防反射层131之后，通过一次刻蚀工艺将透光区20的全部无机绝缘层(包括第一绝缘层201至第五绝缘层205、第七绝缘层207和第八绝缘层208)去除。然而，本实施例对此并不限定。
在一些示例性实施方式中，以显示基板的开口率约为87.8％为例，本示例性实施例的显示基板的膜层透过率约为93.30％，显示基板的透过率约为81.92％。本示例性实施例的显示基板可以提高透过率。
关于本实施例的显示基板的其余结构和制备过程可以参照图2所示实施例的说明，故于此不再赘述。本实施方式所示的结构(或方法)可以与其它实施方式所示的结构(或方法)适当地组合。
图5为本公开至少一实施例的显示基板的另一结构示意图。在一些示例性实施方式中，如图5所示，在垂直于显示基板的平面内，透光区20包括：基底101、设置在基底101上的覆盖层400、设置在基底101远离覆盖层400一侧的增透层500。增透层500位于基底101远离子像素的一侧。增透层500在基底101上的正投影覆盖透光区20和显示区10。在一些示例中，增透层500的材料可以为SiOx，例如，SiO2；增透层500的厚度可以大于或等于2000埃。然而，本实施例对此并不限定。
本示例性实施方式中，通过在基底101的背面设置增透层500可以进一步提升透过率。
关于本实施例的显示基板的其余结构和制备过程可以参照图4所示实施例的说明，故于此不再赘述。本实施方式所示的结构(或方法)可以与其它实施方式所示的结构(或方法)适当地组合。
图6为本公开至少一实施例的显示基板的另一结构示意图。在一些示例性实施方式中，如图6所示，在垂直于显示基板的平面内，透光区20包括：基底101、依次设置在基底101上的第六绝缘层206、第九绝缘层209和覆盖层400。本示例中，第一绝缘层201至第五绝缘层205、第七绝缘层207和第八绝缘层208在透光区20镂空。
本示例性实施方式中，通过在透光区20设置第六绝缘层206和第九绝缘层209，可以避免刻蚀掉所有的无机绝缘层后因高段差影响出现的刻蚀残留风险，并保证透光区的透过率。
在一些示例性实施方式中，在本示例性实施例的显示基板的制备过程中，在形成第五绝缘层205之后，通过一次刻蚀工艺将透光区20的无机绝缘层(包括第一绝缘层201至第五绝缘层205)全部去除，即分步刻蚀依次在显示区10的第五绝缘层205形成第二通孔、将透光区20的无机绝缘层挖空。或者，在第五绝缘层205的形成过程中，通过一次刻蚀工艺在显示区10的第五绝缘层205形成第二通孔，并将透光区20的无机绝缘层全部挖去。在形成第六绝缘层206的过程中，第六绝缘层206覆盖显示区10和透光区20，以避免在透光区20形成高段差。在形成第八绝缘层208的过程中，在显示区10的第八绝缘层208形成第五通孔，然后，将透光区20的第七绝缘层207和第八绝缘层208通过一次刻蚀工艺去掉。或者，在第八绝缘层208的形成过程中，通过一次刻蚀工艺在显示区10的第八绝缘层208形成第五通孔，并将透光区20的第七绝缘层207和第八绝缘层208全部挖去。在形成第九绝缘层209的过程中，第九绝缘层209覆盖显示区10和透光区20，以避免在透光区20形成高段差。然而，本实施例对此并不限定。
关于本实施例的显示基板的其余结构和制备过程可以参照图2所示实施例的说明，故于此不再赘述。本实施方式所示的结构(或方法)可以与其它实施方式所示的结构(或方法)适当地组合。
本公开至少一实施例提供一种显示基板的制备方法，用于制备如上所述的显示基板。所述制备方法包括：在基底上形成多个子像素。至少一个子像素包括透光区和显示区。显示区包括：设置在基底上的电路结构层和发光元件，发光元件与电路结构层连接。显示区还设置有多个绝缘层，至少一个绝缘层在透光区镂空。
在一些示例性实施方式中，在基底上形成多个子像素，包括：在基底上依次形成第一绝缘层、第一导电层、第二绝缘层、半导体层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第五绝缘层、第四导电层、第六绝缘层、第七绝缘层、第五导电层、第八绝缘层和第九绝缘层。半导体层、第一导电层、第二导电层、第三导电层、第四导电层、第五导电层位于显示区。第六绝缘层和第九绝缘层在透光区镂空。
在一些示例性实施方式中，在基底上形成多个子像素还包括：在形成第二绝缘层之前，去除透光区的第一绝缘层；在形成第六绝缘层之前，去除透光区的第五绝缘层。
在一些示例性实施方式中，在基底上形成多个子像素还包括：在形成第八绝缘层之后，或者，在形成第九绝缘层之后，去除透光区的第一绝缘层至第五绝缘层、以及第七绝缘层和第八绝缘层。
在一些示例性实施方式中，在基底上形成多个子像素包括：在基底上依次形成第一绝缘层、第一导电层、第二绝缘层、半导体层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第五绝缘层、第四导电层、第六绝缘层、第七绝缘层、第五导电层、第八绝缘层和第九绝缘层。半导体层、第一导电层、第二导电层、第三导电层、第四导电层、第五导电层位于显示区。在形成第六绝缘层之前，去除透光区的第一绝缘层至第五绝缘层，在形成第九绝缘层之前，去除透光区的第七绝缘层和第八绝缘层。
关于本实施例的制备方法可以参照前述实施例的说明，故于此不再赘述。
图7为本公开至少一实施例的显示装置的示意图。如图7所示，本实施例提供一种显示装置91，包括：显示基板910。显示基板910为前述实施例提供的显示基板。其中，显示基板910可以为Micro-LED显示基板或者Mini-LED显示基板。显示装置91可以为：车窗玻璃、商场橱柜、增强现实(AR，Augmented Reality)设备、虚拟现实(VR，Virtual Reality)设备等任何具有透明显示功能的产品或部件。然而，本实施例对此并不限定。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (19)

1.一种显示基板，其特征在于，包括：
基底以及设置在所述基底上的多个子像素；
至少一个子像素包括透光区和显示区；所述显示区包括：设置在所述基底上的电路结构层和发光元件；所述发光元件与电路结构层连接；
所述显示基板还包括设置在所述基底上的多个绝缘层，至少一个绝缘层在所述透光区镂空。
2.根据权利要求1所述的显示基板，其特征在于，所述多个绝缘层包括：至少一个有机绝缘层和多个无机绝缘层；至少一个有机绝缘层在所述透光区镂空，或者，至少一个无机绝缘层在所述透光区镂空。
3.根据权利要求1所述的显示基板，其特征在于，所述透光区设置有多个绝缘层，所述多个绝缘层中相邻绝缘层的折射率差值的绝对值小于或等于0.5。
4.根据权利要求1所述的显示基板，其特征在于，所述显示区还包括以下至少之一：位于所述电路结构层靠近所述基底一侧的第一防反射层、位于所述电路结构层远离所述基底一侧的第二防反射层。
5.根据权利要求4所述的显示基板，其特征在于，所述电路结构层包括：设置在所述基底上的第一导电层、半导体层、第二导电层、第三导电层、第四导电层和第五导电层；
所述多个绝缘层包括：位于所述基底与第一导电层之间的第一绝缘层、位于所述第一导电层与半导体层之间的第二绝缘层、位于所述半导体层和第二导电层之间的第三绝缘层、位于所述第二导电层和第三导电层之间的第四绝缘层、位于所述第三导电层和第四导电层之间的第五绝缘层、位于所述第四导电层和第五导电层之间的第六绝缘层和第七绝缘层、位于所述第五导电层与第二防反射层之间的第八绝缘层和第九绝缘层；
其中，所述第一绝缘层至第五绝缘层、第七绝缘层和第八绝缘层为无机绝缘层；所述第六绝缘层和第九绝缘层为有机绝缘层。
6.根据权利要求5所述的显示基板，其特征在于，所述第一防反射层和所述第一导电层为一体结构。
7.根据权利要求5所述的显示基板，其特征在于，所述第一防反射层在所述基底上的正投影至少包含所述第五导电层在所述基底上的正投影。
8.根据权利要求5至7中任一项所述的显示基板，其特征在于，所述第一防反射层朝向所述基底的表面的反射率至少低于所述第五导电层朝向所述基底的表面的反射率。
9.根据权利要求8所述的显示基板，其特征在于，所述第一防反射层的材料的反射率小于所述第五导电层的材料的反射率。
10.根据权利要求5所述的显示基板，其特征在于，所述第二防反射层在所述基底上的正投影包含所述发光元件和第五导电层在所述基底上的交叠区域之外的显示区内的区域。
11.根据权利要求5所述的显示基板，其特征在于，所述第一绝缘层采用SiNx和SiOx叠层结构，第二绝缘层的材料为SiOx，第三绝缘层采用SiOx和SiNx叠层结构，第四绝缘层的材料为SiNx，第五绝缘层采用SiOx和SiNx叠层结构，第七绝缘层和第八绝缘层的材料为SiNx；
或者，所述第一绝缘层的材料为SiOx，第二绝缘层的材料为SiOx，第三绝缘层采用SiOx和SiNx叠层结构，第四绝缘层的材料为SiNx，第五绝缘层的材料为SiNx，第七绝缘层和第八绝缘层的材料为SiNx。
12.根据权利要求5所述的显示基板，其特征在于，所述第一绝缘层和第五绝缘层在所述透光区镂空；或者，所述第一绝缘层至所述第九绝缘层在所述透光区镂空；或者，所述第六绝缘层和第九绝缘层在所述透光区镂空；或者，所述透光区仅设置第六绝缘层和第九绝缘层。
13.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括：增透层，位于所述基底远离所述子像素的一侧；所述增透层在所述基底上的正投影覆盖所述透光区和显示区。
14.一种显示装置，其特征在于，包括如权利要求1至13中任一项所述的显示基板。
15.一种显示基板的制备方法，其特征在于，用于制备如权利要求1至13中任一项所述的显示基板，所述制备方法，包括：在基底上形成多个子像素，至少一个子像素包括透光区和显示区；所述显示区包括：设置在基底上的电路结构层和发光元件，所述发光元件与电路结构层连接；所述显示区还设置有多个绝缘层，所述至少一个绝缘层在透光区镂空。
16.根据权利要求15所述的制备方法，其特征在于，所述在基底上形成多个子像素，包括：在所述基底上依次形成第一绝缘层、第一导电层、第二绝缘层、半导体层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第五绝缘层、第四导电层、第六绝缘层、第七绝缘层、第五导电层、第八绝缘层和第九绝缘层；所述半导体层、第一导电层、第二导电层、第三导电层、第四导电层、第五导电层位于所述显示区；所述第六绝缘层和第九绝缘层在所述透光区镂空。
17.根据权利要求16所述的制备方法，其特征在于，所述在基底上形成多个子像素还包括：在形成第二绝缘层之前，去除所述透光区的第一绝缘层；在形成第六绝缘层之前，去除所述透光区的第五绝缘层。
18.根据权利要求16所述的制备方法，其特征在于，所述在基底上形成多个子像素还包括：在形成第八绝缘层之后，或者，在形成第九绝缘层之后，去除透光区的第一绝缘层至第五绝缘层、以及第七绝缘层和第八绝缘层。
19.根据权利要求15所述的制备方法，其特征在于，所述在基底上形成多个子像素包括：在所述基底上依次形成第一绝缘层、第一导电层、第二绝缘层、半导体层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第五绝缘层、第四导电层、第六绝缘层、第七绝缘层、第五导电层、第八绝缘层和第九绝缘层；所述半导体层、第一导电层、第二导电层、第三导电层、第四导电层、第五导电层位于所述显示区；
在形成第六绝缘层之前，去除所述透光区的第一绝缘层至第五绝缘层，在形成第九绝缘层之前，去除所述透光区的第七绝缘层和第八绝缘层。
CN202110281712.5A 2021-03-16 2021-03-16 显示基板及其制备方法、显示装置 Active CN113053924B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202411296427.0A CN119133191A (zh) 2021-03-16 2021-03-16 显示基板及其制备方法、显示装置
CN202110281712.5A CN113053924B (zh) 2021-03-16 2021-03-16 显示基板及其制备方法、显示装置
US17/502,052 US12127447B2 (en) 2021-03-16 2021-10-15 Display substrate and preparation method thereof, and display apparatus
US18/892,572 US20250017056A1 (en) 2021-03-16 2024-09-23 Display Substrate and Preparation Method Thereof, and Display Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110281712.5A CN113053924B (zh) 2021-03-16 2021-03-16 显示基板及其制备方法、显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202411296427.0A Division CN119133191A (zh) 2021-03-16 2021-03-16 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN113053924A true CN113053924A (zh) 2021-06-29
CN113053924B CN113053924B (zh) 2024-10-18

Family

ID=76512657

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110281712.5A Active CN113053924B (zh) 2021-03-16 2021-03-16 显示基板及其制备方法、显示装置
CN202411296427.0A Pending CN119133191A (zh) 2021-03-16 2021-03-16 显示基板及其制备方法、显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202411296427.0A Pending CN119133191A (zh) 2021-03-16 2021-03-16 显示基板及其制备方法、显示装置

Country Status (2)

Country Link
US (2) US12127447B2 (zh)
CN (2) CN113053924B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555400A (zh) * 2021-07-19 2021-10-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2023024069A1 (zh) * 2021-08-27 2023-03-02 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置
WO2024031315A1 (zh) * 2022-08-09 2024-02-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2024197475A1 (zh) * 2023-03-24 2024-10-03 京东方科技集团股份有限公司 透明显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3095309A1 (en) 2020-09-07 2022-03-07 The Toronto-Dominion Bank Application of trained artificial intelligence processes to encrypted data within a distributed computing environment
CN113053924B (zh) * 2021-03-16 2024-10-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867958A (zh) * 2015-04-01 2015-08-26 京东方科技集团股份有限公司 有机电致发光显示基板及其制作方法和显示装置
CN106328673A (zh) * 2015-07-03 2017-01-11 三星显示有限公司 透明显示设备及制造该透明显示设备的方法
CN110634937A (zh) * 2019-10-31 2019-12-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111696444A (zh) * 2020-07-21 2020-09-22 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160039745A (ko) * 2014-10-01 2016-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102532869B1 (ko) * 2015-12-29 2023-05-16 엘지디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR102670056B1 (ko) * 2016-11-18 2024-05-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110463347A (zh) * 2017-03-30 2019-11-15 夏普株式会社 显示装置及其制造方法
KR102698880B1 (ko) * 2019-05-13 2024-08-28 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
JP7477357B2 (ja) * 2019-09-03 2024-05-01 三星ディスプレイ株式會社 表示装置
KR102776381B1 (ko) * 2020-04-02 2025-03-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220026002A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CN113053924B (zh) * 2021-03-16 2024-10-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113299855B (zh) * 2021-05-21 2023-09-22 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867958A (zh) * 2015-04-01 2015-08-26 京东方科技集团股份有限公司 有机电致发光显示基板及其制作方法和显示装置
CN106328673A (zh) * 2015-07-03 2017-01-11 三星显示有限公司 透明显示设备及制造该透明显示设备的方法
CN110634937A (zh) * 2019-10-31 2019-12-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111696444A (zh) * 2020-07-21 2020-09-22 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555400A (zh) * 2021-07-19 2021-10-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2023024069A1 (zh) * 2021-08-27 2023-03-02 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置
US12217637B2 (en) 2021-08-27 2025-02-04 Boe Technology Group Co., Ltd. Display backplane and preparation method therefor, and display apparatus
WO2024031315A1 (zh) * 2022-08-09 2024-02-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2024197475A1 (zh) * 2023-03-24 2024-10-03 京东方科技集团股份有限公司 透明显示面板及显示装置

Also Published As

Publication number Publication date
CN119133191A (zh) 2024-12-13
US12127447B2 (en) 2024-10-22
US20220302234A1 (en) 2022-09-22
CN113053924B (zh) 2024-10-18
US20250017056A1 (en) 2025-01-09

Similar Documents

Publication Publication Date Title
US12137576B2 (en) Light emitting apparatus
CN113053924A (zh) 显示基板及其制备方法、显示装置
US10930719B2 (en) Array substrate, method of making array substrate and display device having sub-pixels with transparent etching layer
US9331309B2 (en) Display apparatus, method for manufacturing display apparatus, and method for designing display apparatus
US12029065B2 (en) Display device and manufacturing method thereof and driving substrate
CN119300631A (zh) 发光元件和显示装置
CN110767660A (zh) 阵列基板及其制备方法、显示面板
CN113013193A (zh) 显示装置及其制造方法
CN103258838B (zh) 显示设备及用于制造显示设备的方法
US11581462B2 (en) Display device with metal layer with uneven surface
WO2021213510A1 (zh) 显示面板、显示装置以及显示面板的制造方法
WO2022262367A1 (zh) 显示面板及其制作方法
CN113130613B (zh) 显示基板、装置及其制备方法
CN110098247A (zh) 显示背板及其制作方法和显示装置
CN113555400A (zh) 显示基板及其制备方法、显示装置
US12150348B2 (en) Display substrate and preparation method thereof, and display apparatus
CN114300513A (zh) 一种oled显示面板和oled显示装置
CN118076156A (zh) 显示面板及其制造方法
US11895905B2 (en) Display substrate, preparation method thereof, and display apparatus
US20230363208A1 (en) Display Substrate, Manufacturing Method Thereof, and Display Apparatus
CN119855394A (zh) 显示基板
CN118019384A (zh) 显示面板
CN118175897A (zh) 显示基板、显示面板及制备显示基板的方法
CN118891975A (zh) 有机发光显示装置
CN119497525A (zh) 一种显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant