[go: up one dir, main page]

CN112888155B - 电路板,电路板过孔优化方法,电子设备及存储介质 - Google Patents

电路板,电路板过孔优化方法,电子设备及存储介质 Download PDF

Info

Publication number
CN112888155B
CN112888155B CN202110051835.XA CN202110051835A CN112888155B CN 112888155 B CN112888155 B CN 112888155B CN 202110051835 A CN202110051835 A CN 202110051835A CN 112888155 B CN112888155 B CN 112888155B
Authority
CN
China
Prior art keywords
layer
circuit board
via hole
pad
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110051835.XA
Other languages
English (en)
Other versions
CN112888155A (zh
Inventor
徐鹏举
张栋
郑雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Yirui Communication Technology Co Ltd
Original Assignee
Hefei Yirui Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Yirui Communication Technology Co Ltd filed Critical Hefei Yirui Communication Technology Co Ltd
Priority to CN202110051835.XA priority Critical patent/CN112888155B/zh
Publication of CN112888155A publication Critical patent/CN112888155A/zh
Application granted granted Critical
Publication of CN112888155B publication Critical patent/CN112888155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种电路板及电路板过孔优化方法,该电路板包括:第一线路层及第二线路层;第一介电层,设置在第一线路层与第二线路层之间;过孔,贯穿第一介电层,并电连接第一线路层及第二线路层,围绕过孔靠近第一线路层的一端设置有第一反焊盘;第二介电层,设置在第一线路层远离第二线路层的一侧;第一接地层,设置在第二介电层远离第一线路层的一侧,第一接地层对应第一反焊盘的区域形成有第一开口。本申请通过在接地层对应反焊盘的区域开设开口,能够避免接地层与过孔之间形成寄生电容,从而一定程度上改善多层PCB过孔阻抗不连续的问题,同时,保证PCB强度,降低制造成本,以及不占用过多的PCB布局空间。

Description

电路板,电路板过孔优化方法,电子设备及存储介质
技术领域
本申请涉及印刷电路板领域,具体而言,涉及一种电路板及电路板过孔优化方法。
背景技术
目前,手机,笔记本等电子设备及通信模块,内存条等电子零部件通常会使用多层PCB(Printed Circuit Board,印刷电路板)。多层PCB中,为实现不同层之间的信号连通,通常会设置过孔。在高频领域,过孔残桩会造成过孔阻抗不连续,或者,导致寄生电容或电阻,这将严重影响高速信号的传递,造成信号完整性问题,同时,还会对射频链路造成反射问题。
随着5G时代,通信带宽及数据传输速率的提高,射频频率已提高至毫米波频段,过孔的阻抗不连续问题也越来越突出。
现有技术中,对过孔阻抗进行优化有两种解决方案,对过孔进行背钻处理,或形成U型的过孔结构。然而,背钻处理需要预留PCB中对应层到底层所有空间,且背钻所形成的孔会降低PCB强度,增加PCB制作工序,增加制造成本;而U型的过孔结构,对过孔残桩长度有限制要求,并且新增的过孔会增加PCB布局空间。
发明内容
本申请实施例的目的在于提供一种电路板过孔优化方法及电路板,用以改善现有技术上中多层PCB过孔阻抗不连续的问题,同时,保证PCB强度,不增加PCB制作工序,降低制造成本,以及不占用过多的PCB布局空间。
本申请提供一种电路板,包括:第一线路层及第二线路层;第一介电层,设置在第一线路层与第二线路层之间;过孔,贯穿所述第一介电层,并电连接所述第一线路层及所述第二线路层,围绕所述过孔靠近所述第一线路层的一端设置有第一反焊盘;第二介电层,设置在所述第一线路层远离所述第二线路层的一侧;第一接地层,设置在所述第二介电层远离所述第一线路层的一侧,所述第一接地层对应所述第一反焊盘的区域开设有第一开口。
本申请提供的电路板,通过在第一接地层对应第一反焊盘的区域开设开口,能够避免第一接地层与过孔之间形成寄生电容,从而一定程度上改善多层PCB过孔阻抗不连续的问题,同时,保证PCB强度,降低制造成本,以及不占用过多的PCB布局空间。另外,针对同一厚度叠层的PCB,还可以保证高速信号走线长度不变且结构不变。
一实施例中,所述第一开口的尺寸与所述第一反焊盘的尺寸相同。
一实施例中,所述电路板还包括第三介电层,设置在所述第二线路层远离所述第一线路层的一侧;以及第二接地层,设置在所述第三介电层远离所述第二线路层的一侧;围绕所述过孔靠近所述第二线路层的一端设置有第二反焊盘,所述第二接地层对应所述第二反焊盘的区域开设有第二开口。
本申请提供的电路板,通过在第二接地层对应第二反焊盘的区域开设开口,能够避免第二接地层与过孔之间形成寄生电容,能够进一步改善多层PCB过孔阻抗不连续的问题,同时,保证PCB强度,降低制造成本,以及不占用过多的PCB布局空间。
一实施例中,所述第二开口的尺寸与所述第二反焊盘的尺寸相同。
一实施例中,所述过孔具有残桩。
本申请还提供一种电路板过孔优化方法,包括:基于预先确定的电路板参数模拟一电路板,所述电路板中设置有过孔,且围绕所述过孔的一端设置有第一反焊盘,所述电路板包括第一接地层,所述第一接地层覆盖所述第一反焊盘且与所述第一反焊盘间隔设置;移除所述第一接地层与所述第一反焊盘对应的区域形成第一开口,第一开口与所述过孔形成经修改过孔结构;对所述经修改过孔结构及所述过孔进行插损和回损仿真;对比所述经修改过孔结构及所述过孔的仿真结果;确定对比结果是否满足预设条件。
一实施例中,所述方法还包括:确定所述过孔与第一反焊盘之间的第一寄生类型;基于所述第一寄生类型,调整所述第一反焊盘的尺寸。
一实施例中,围绕所述过孔的另一端连接有第二反焊盘,所述电路板还包括第二接地层,所述第二接地层覆盖所述第二反焊盘且与所述第二反焊盘间隔设置,所述方法还包括:移除所述第二接地层与所述第二反焊盘对应的区域形成第二开口,第一开口、所述过孔及所述第二开口形成所述经修改过孔结构。
一实施例中,所述方法还包括:确定所述过孔与所述第一反焊盘之间的第一寄生类型及所述过孔与所述第二反焊盘之间的第二寄生类型;基于所述第一寄生类型,调整所述第一反焊盘的尺寸,并基于所述第二寄生类型,调整所述第二反焊盘的尺寸。
本申请还提供一种电子设备,包括存储器和处理器,所述存储器中存储有计算机可读指令,所述计算机可读指令被所述处理器执行时,使得所述处理器执行上述电路板过孔优化方法。
本申请还提供一种存储有计算机可读指令的非易失性可读存储介质,所述计算机可读指令被处理器执行时,使得所述处理器执行上述电路板过孔优化方法。
本申请的一个或多个实施例的细节在下面的附图和描述中提出。本申请的其它特征、目的和优点将从说明书、附图以及权利要求书变得明显。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的电路板的结构示意图。
图2为本申请实施例提供的电路板过孔优化方法的流程图。
图3为本申请一实施例提供的电路板过孔优化装置的结构框图。
图4为本申请一实施例提供的电子设备的结构示意图。
图标:电路板10;第一线路层111;第二线路层112;第一介电层121;过孔13;第二介电层122;第一接地层141;第一反焊盘1111;第一焊盘1112;第一开口1411;第三介电层123,第二接地层142;第二反焊盘1121;第二开口1421;电路板过孔优化装置20;模拟模块21;移除模块22;仿真模块23;对比模块24;确定模块25。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
请参阅图1,本申请一实施例提供一种电路板10。本实施例中,电路板10包括第一线路层111及第二线路层112,第一介电层121,过孔13,第二介电层122及第一接地层141。
第一线路层111及第二线路层112分别具有信号线路。第一线路层111及第二线路层112可以采用铜,钨等导电层通过曝光,显影,蚀刻等制程形成。
第一介电层121设置在第一线路层111与第二线路层112之间。第一介电层121可以采用环氧树脂,聚酯等介电材料制成。需要说明的是,第一介电层的数量可以是多层,多层第一介电层121堆叠设置。当然,多层第一介电层121之间还可以形成有夹设其间的其他线路层。
过孔13贯穿第一介电层121,并电连接第一线路层111及第二线路层112。过孔13可以通过先在第一介电层121中形成通孔,然后在通孔中填充(例如,电镀,化学镀等方式)导电材料形成。本实施例中,过孔13为高频信号过孔。本实施例中,过孔13具有残桩。
围绕过孔13靠近第一线路层111的一端设置有第一反焊盘1111。具体地,过孔13靠近第一线路层111的一端设置有第一焊盘1112。第一反焊盘1111围绕第一焊盘1112间隔设置。第一反焊盘1111与第一焊盘1112彼此电性隔离。
第二介电层122设置在第一线路层111远离第二线路层112的一侧。第二介电层122可以采用环氧树脂,聚酯等介电材料制成。需要说明的是,第二介电层122的数量为一层。
第一接地层141设置在第二介电层远离第一线路层111的一侧。第一接地层141对应第一反焊盘1111的区域开设有第一开口1411。第一接地层141可以采用铜,铝等导电材料制成。一实施例中,第一开口1411的尺寸与第一反焊盘1111的尺寸相同。
本实施例中,围绕过孔13靠近第二线路层112的一端设置有第二反焊盘1121。具体地,过孔13靠近第二线路层112的一端设置有第二焊盘1122。第二反焊盘1121围绕第二焊盘1122间隔设置。第二反焊盘1121与第二焊盘1122彼此电性隔离。
电路板10还包括第三介电层123及第二接地层142。
第三介电层123设置在第二线路层112远离第一线路层111的一侧。第三介电层123可以采用环氧树脂,聚酯等介电材料制成。需要说明的是,第三介电层123的数量为一层。
第二接地层142设置在第三介电层123远离第二线路层112的一侧。第二接地层142对应第二反焊盘1121的区域开设有第二开口1421。第二接地层142可以采用铜,铝等导电材料制成。一实施例中,第二开口1421的尺寸与第一反焊盘1121的尺寸相同。
本申请实施例提供的电路板,通过在第一接地层对应第一反焊盘的区域开设开口,能够避免第一接地层与过孔之间形成寄生电容,从而一定程度上改善多层PCB过孔阻抗不连续的问题,同时,保证PCB强度,降低制造成本,以及不占用过多的PCB布局空间;通过在第二接地层对应第二反焊盘的区域开设开口,能够避免第二接地层与过孔之间形成寄生电容,能够进一步改善多层PCB过孔13阻抗不连续的问题,同时,保证PCB强度,降低制造成本,以及不占用过多的PCB布局空间。
请参阅图2,基于同一发明构思,本申请一实施例中还提供一种电路板过孔优化方法。该方法可以包括如下步骤。
步骤S101,基于预先确定的电路板参数模拟一电路板,电路板中设置有过孔,且围绕过孔的一端连接有第一反焊盘,电路板包括第一接地层,第一接地层覆盖第一反焊盘且与第一反焊盘间隔设置。
步骤S102,移除第一接地层与第一反焊盘对应的区域形成第一开口,第一开口与过孔形成经修改过孔结构。可以理解,可以通过调整电路板参数实现移除操作。
步骤S103,对经修改过孔结构及过孔进行插损和回损仿真。可以理解,插损和回损仿真为本领域熟知技术,在此不展开说明。
步骤S104,对比所述经修改过孔结构及所述过孔的仿真结果。
步骤S105,确定对比结果是否满足预设条件。具体地,步骤S104可以包括确定S11是否达到预设值(例如-20dB)以下。需要说明的是,S11为S参数(即,散射参数)的一个量,为输入反射系数,也就是输入回波损耗。
可以理解,该方法还包括:确定过孔与第一反焊盘之间的第一寄生类型;基于第一寄生类型,调整第一反焊盘的尺寸。一实施例中,可以通过对电路板含过孔的整体走线进行TDR仿真,确定过孔与第一反焊盘之间的第一寄生类型。第一寄生类型可以是容性寄生及感性寄生。当确定第一寄生类型为容性寄生时,增大第一反焊盘的尺寸;当确定第一寄生类型为感性寄生时,减小第一反焊盘的尺寸。可选地,确定第一寄生类型及基于第一寄生类型调整第一反焊盘的尺寸可以在步骤S102之前执行。
可以理解,TDR仿真为本领域熟知技术,在此不展开介绍。
一实施例中,围绕过孔的另一端连接有第二反焊盘,电路板还包括第二接地层,第二接地层覆盖第二反焊盘且与第二反焊盘间隔设置,该方法还可以包括:移除第二接地层与第二反焊盘对应的区域形成第二开口,第一开口、过孔及第二开口形成经修改过孔结构。
一实施例中,该方法还包括:确定过孔与第一反焊盘之间的第一寄生类型及过孔与第二反焊盘之间的第二寄生类型;基于第一寄生类型,调整第一反焊盘的尺寸,并基于第二寄生类型,调整第二反焊盘的尺寸。一实施例中,可以通过对电路板含过孔的整体走线进行TDR仿真,确定过孔与第二反焊盘之间的第二寄生类型。第二寄生类型可以是容性寄生及感性寄生。当确定第二寄生类型为容性寄生时,增大第二反焊盘的尺寸;当确定第二寄生类型为感性寄生时,减小第二反焊盘的尺寸。可以理解,TDR仿真为本领域熟知技术,在此不展开介绍。
请参阅图3,基于同一发明构思,本申请一实施例还提供一种电路板过孔优化装置20,包括模拟模块21,移除模块22,仿真模块23,对比模块24及确定模块25。
模拟模块21,用于基于预先确定的电路板参数模拟一电路板,电路板中设置有过孔,且围绕过孔的一端连接有第一反焊盘,电路板包括第一接地层,第一接地层覆盖第一反焊盘且与第一反焊盘间隔设置。
移除模块22,用于移除第一接地层与第一反焊盘对应的区域形成第一开口,第一开口与过孔形成经修改过孔结构。
仿真模块23,用于对经修改过孔结构及过孔进行插损和回损仿真。
对比模块24,用于对比所述经修改过孔结构及所述过孔的仿真结果。
确定模块25,用于确定对比结果是否满足预设条件。
一实施例中,确定模块25还用于确定过孔与第一反焊盘之间的第一寄生类型;基于第一寄生类型,调整第一反焊盘的尺寸。
一实施例中,围绕过孔的另一端形成有第二反焊盘。电路板还包括第二接地层。第二接地层覆盖第二反焊盘且与第二反焊盘间隔设置。移除模块22还用于移除第二接地层与第二反焊盘对应的区域形成第二开口,第一开口、过孔及第二开口形成经修改过孔结构。
一实施例中,确定模块25,还用于确定过孔与第一反焊盘之间的第一寄生类型及过孔与第二反焊盘之间的第二寄生类型;基于第一寄生类型,调整第一反焊盘的尺寸,并基于第二寄生类型,调整第二反焊盘的尺寸。
可以理解,本申请提供的电路板过孔优化装置20与本申请提供的电路板过孔优化方法对应,为使说明书简洁,相同或相似部分可以参照电路板过孔优化方法部分的内容,在此不再赘述。
上述电路板过孔优化装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于服务器中的处理器中,也可以以软件形式存储于服务器中的存储器中,以便于处理器调用执行以上各个模块对应的操作。该处理器可以为中央处理单元(CPU)、微处理器、单片机等。
上述电路板过孔优化方法和/或电路板过孔优化装置可以实现为一种计算机可读指令的形式,计算机可读指令可以在如图4所示的电子设备上运行。
本申请实施例还提供的一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机可读指令,该处理器执行该程序时实现上述的电路板过孔优化方法。
图4为根据本申请的一个实施例的电子设备的内部结构示意图,电子设备可以为服务器。请参阅图4,该电子设备包括通过系统总线连接的处理器、非易失性存储介质、内存储器、输入装置、显示屏和网络接口。其中,该电子设备的非易失性存储介质可存储操作系统和计算机可读指令,该计算机可读指令被执行时,可使得处理器执行本申请各实施例的一种电路板过孔优化方法,该方法的具体实现过程可参考图2的具体内容,在此不再赘述。该电子设备的处理器用于提供计算和控制能力,支撑整个电子设备的运行。该内存储器中可储存有计算机可读指令,该计算机可读指令被处理器执行时,可使得处理器执行一种电路板过孔优化方法。电子设备的输入装置用于各个参数的输入,电子设备的显示屏用于进行显示,电子设备的网络接口用于进行网络通信。本领域技术人员可以理解,图4中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的电子设备的限定,具体的电子设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
基于同一发明构思,本申请实施例提供的一种计算机可读存储介质,其上存储有计算机可读指令,该程序被处理器执行时实现上述的电路板过孔优化方法中的步骤。
如此处所使用的对存储器、存储、数据库或其它介质的任何引用可包括非易失性。合适的非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。
在本申请所提供的实施例中,应该理解到,所揭露装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (5)

1.一种电路板,其特征在于,包括:
第一线路层及第二线路层;
第一介电层,设置在第一线路层与第二线路层之间;
过孔,贯穿所述第一介电层,并电连接所述第一线路层及所述第二线路层,围绕所述过孔靠近所述第一线路层的一端设置有第一反焊盘;
第二介电层,设置在所述第一线路层远离所述第二线路层的一侧;
第一接地层,设置在所述第二介电层远离所述第一线路层的一侧,所述第一接地层对应所述第一反焊盘的区域开设有第一开口。
2.根据权利要求1所述的电路板,其特征在于,所述第一开口的尺寸与所述第一反焊盘的尺寸相同。
3.根据权利要求1或2所述的电路板,其特征在于,所述电路板还包括第三介电层,设置在所述第二线路层远离所述第一线路层的一侧;以及第二接地层,设置在所述第三介电层远离所述第二线路层的一侧;围绕所述过孔靠近所述第二线路层的一端设置有第二反焊盘,所述第二接地层对应所述第二反焊盘的区域开设有第二开口。
4.根据权利要求3所述的电路板,其特征在于,所述第二开口的尺寸与所述第二反焊盘的尺寸相同。
5.根据权利要求1所述的电路板,其特征在于,所述过孔具有残桩。
CN202110051835.XA 2021-01-14 2021-01-14 电路板,电路板过孔优化方法,电子设备及存储介质 Active CN112888155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110051835.XA CN112888155B (zh) 2021-01-14 2021-01-14 电路板,电路板过孔优化方法,电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110051835.XA CN112888155B (zh) 2021-01-14 2021-01-14 电路板,电路板过孔优化方法,电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN112888155A CN112888155A (zh) 2021-06-01
CN112888155B true CN112888155B (zh) 2022-04-01

Family

ID=76049534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110051835.XA Active CN112888155B (zh) 2021-01-14 2021-01-14 电路板,电路板过孔优化方法,电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN112888155B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114024177B (zh) * 2021-10-29 2023-08-25 苏州浪潮智能科技有限公司 一种夹板连接器阻抗优化的方法、系统、设备和存储介质
CN115087193B (zh) * 2022-06-30 2024-08-30 苏州浪潮智能科技有限公司 一种印制电路板、印制电路板供电系统、仿真方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111343801A (zh) * 2020-03-31 2020-06-26 苏州浪潮智能科技有限公司 一种电路板过孔的阻抗优化方法及电路板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463585C (zh) * 2005-08-12 2009-02-18 鸿富锦精密工业(深圳)有限公司 具有改良过孔的印刷电路板
CN103717012B (zh) * 2012-09-28 2018-05-18 新华三技术有限公司 一种pcb板过孔阻抗控制的方法及结构
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
CN103987190A (zh) * 2014-05-12 2014-08-13 浪潮电子信息产业股份有限公司 一种优化差分过孔阻抗的方法
US9864826B2 (en) * 2014-11-03 2018-01-09 Toshiba Memory Corporation Multilayer printed board and layout method for multilayer printed board
CN109121325B (zh) * 2018-08-09 2020-12-04 Oppo广东移动通信有限公司 多层电路板、制造方法及计算机可读存储介质
CN111310400B (zh) * 2020-02-16 2022-06-07 苏州浪潮智能科技有限公司 一种基于bp神经网络的电容反焊盘优化方法与系统
CN112020214B (zh) * 2020-09-01 2022-07-19 北京子兆信息技术有限公司 多层高频pcb板及其信号过孔优化方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111343801A (zh) * 2020-03-31 2020-06-26 苏州浪潮智能科技有限公司 一种电路板过孔的阻抗优化方法及电路板

Also Published As

Publication number Publication date
CN112888155A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
US7435912B1 (en) Tailoring via impedance on a circuit board
US10605585B2 (en) Systems and methods for frequency shifting resonance of an unused via in a printed circuit board
CN112888155B (zh) 电路板,电路板过孔优化方法,电子设备及存储介质
US6546528B1 (en) System and method for evaluation of electric characteristics of printed-circuit boards
US9385408B2 (en) Reduced backdrilling with quarter wavelength transmission line stubs
US10481585B2 (en) Printed circuit board design and manufacturing
US8227709B2 (en) Printed wiring board, and design method for printed wiring board
CN114357932A (zh) 信号线的布线方法、装置、设备及可读存储介质
US10779402B1 (en) Noise sensitive trace 3D ground-shielding crosstalk mitigation
US20150014044A1 (en) High speed via
CN111050493B (zh) 过孔反焊盘形状的确定方法及印刷电路板
CN101964008A (zh) 布线设计辅助设备和布线设计辅助方法
US20070244684A1 (en) Method to model 3-D PCB PTH via
US20070180420A1 (en) Designing a circuit apparatus with multiple propagation speeds of signals
KR102078065B1 (ko) 메모리 모듈 전기 커플링에서 전자 대역 갭(ebg) 구조들을 제공하는 회로들 및 방법들
WO2024148836A1 (zh) 差分信号传输电路、电路板、电子设备及电路制造方法
CN117135827A (zh) 印制电路板走线设计方法、相关组件及印制电路板
US10652998B2 (en) Multilayer ceramic electronic package with modulated mesh topology
CN114051316B (zh) 一种印刷电路板
CN115859901A (zh) Pcb走线换层设计方法、装置、计算机设备及存储介质
CN107396534B (zh) 传输线的阻抗匹配架构
US10257931B2 (en) Systems and methods for providing grooved vias in high-speed printed circuit boards
CN114050428A (zh) 信号获取装置和系统
US11071197B2 (en) Multilayer ceramic electronic package with modulated mesh topology and alternating rods
CN114423145A (zh) 改善信号链路阻抗的方法、装置、pcb板、设备、介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant