CN112864236B - 一种中高压屏蔽栅场效应晶体管的制备方法 - Google Patents
一种中高压屏蔽栅场效应晶体管的制备方法 Download PDFInfo
- Publication number
- CN112864236B CN112864236B CN202110255880.7A CN202110255880A CN112864236B CN 112864236 B CN112864236 B CN 112864236B CN 202110255880 A CN202110255880 A CN 202110255880A CN 112864236 B CN112864236 B CN 112864236B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- substrate
- high voltage
- medium
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 16
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 229920005591 polysilicon Polymers 0.000 claims description 45
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 39
- 229910052760 oxygen Inorganic materials 0.000 claims description 39
- 239000001301 oxygen Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 210000000746 body region Anatomy 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 abstract description 9
- 229910004298 SiO 2 Inorganic materials 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 238000002161 passivation Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000009028 cell transition Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出一种中高压屏蔽栅场效应晶体管的制备方法，本发明采用先进的多晶化学机械研磨(CMP)工艺，利用CMP对SiO2和silicon的选择比,停在SiO2界面。本发明的方法比传统制备方法的光刻次数更少，达到同样多晶管产品需要的效果。整个工艺流程包括Deep trench,Gate trench,Npluse,Cont,Metal,Passivation共6次光刻,比常规流程减少一个光刻层，减少工艺成本。
Description
技术领域
本发明涉及晶体管制备技术领域，尤其涉及一种中高压屏蔽栅场效应晶体管的制备方法。
背景技术
中高压屏蔽栅场效应晶体管(SGT)沟槽内场氧厚度一般要求5000埃以上(器件耐压要求越高，场氧越厚)，在制造工艺过程中需要选取相应的方案以防止形成保护环与原胞过渡区域太高的台阶差导致控制栅多晶硅残留问题。目前业界对中高压SGT制造工艺中的沟槽刻蚀阻挡层主要采用二氧化硅，在沟槽刻蚀后去除这层二氧化硅后开始热氧化生长以上提到的厚场氧，这样除沟槽侧壁和底部外，有源区(active)硅表面也会生成类似厚度的二氧化硅。沟槽中填入多晶硅后采用多晶化学机械研磨(CMP)或etchback把有源区沟槽外的多晶去除干净，通过光刻刻蚀掉有源区trench内的部分多晶；利用CMP工艺将厚场氧磨平，消除上述过渡区域的厚氧台阶，然后光刻定义有源区，通过湿法腐蚀掉有源区trench侧壁厚氧化层；这种工艺需要在CMP平坦化后需要单独一次光刻来定义薄栅氧区域。
发明内容
本发明的目的在于提出一种工艺简单，降低工艺成本的中高压屏蔽栅场效应晶体管的制备方法。
为达到上述目的，本发明提出一种中高压屏蔽栅场效应晶体管的制备方法，包括以下步骤：
步骤1：准备衬底；
步骤2：在所述衬底表面的有源区和终端区生成第一层二氧化硅层；
步骤3：在所述有源区和所述终端区之间刻蚀沟槽；
步骤4：在所述衬底的表面进行热氧化场氧生长，使得所述沟槽的内壁以及衬底表面形成厚场氧；
步骤5：向所述沟槽内填充多晶硅，填充后刻蚀所述多晶硅，使得所述多晶硅表面与所述衬底表面的厚场氧表面齐平；
步骤6：将所述衬底的保护环区涂胶保护，对所述衬底的原胞区的多晶硅进行刻蚀，去除部分多晶硅，未刻蚀的多晶硅形成屏蔽栅；
步骤7：采用腐蚀液腐蚀掉所述衬底表面全部的厚场氧以及屏蔽栅区的部分厚场氧；
步骤8：采用机械打磨工艺磨平终端区凸出部分的多晶硅，使得终端区多晶硅表面与衬底表面齐平；
步骤9：在所述衬底的表面再进行热氧化场氧生长；
步骤10：在所述屏蔽栅区的厚场氧表面沉积第二层多晶硅；并且对所述多晶硅进行刻蚀打磨，形成控制栅；
步骤11：对所述控制栅进行常规体区和源区离子注入，后段金属通孔和金属互连，背面减薄和背面金属化工艺，完成整个中高压SGT晶体管制作。
进一步的，在步骤2中，所述二氧化硅层的厚度为4000埃～5000埃。
进一步的，在步骤3中，所述沟槽的宽度为：1um～2um，深度为深度：5um～7um，相邻沟槽之间的间距为间距：0.5um～1um。
进一步的，在步骤4中，所述厚场氧的厚度为5000埃～7000埃。
进一步的，在步骤5中，利用干法刻蚀或者机械研磨刻蚀所述多晶硅。
进一步的，在步骤6中，所述原胞区沟槽内多晶硅刻蚀1.2um～1.7um。
进一步的，在步骤7中，所述屏蔽栅区的部分厚场氧的刻蚀量为所述屏蔽栅区原厚场氧量的10～30％。
进一步的，在步骤9中，再生成的所述厚场氧的厚度为500埃～1000埃。
进一步的，所述控制栅区的多晶硅刻蚀至与衬底表面齐平。
与现有技术相比，本发明的优势之处在于：本发明采用先进的多晶化学机械研磨(CMP)工艺，利用CMP对SiO2和silicon的选择比,停在SiO2界面。本发明的方法比传统制备方法的光刻次数更少，达到同样多晶管产品需要的效果。整个工艺流程包括Deep trench,Gate trench,Npluse,Cont,Metal,Passivation共6次光刻,比常规流程减少一个光刻层。
附图说明
图1为本发明实施例中衬底的结构示意图；
图2为本发明实施例中衬底表面生成二氧化硅层的结构示意图；
图3为本发明实施例中沟槽刻蚀后衬底的结构示意图；
图4为本发明实施例中衬底表面生成厚场养的结构示意图；
图5为本发明实施例中沟槽内填充多晶硅后的结构示意图；
图6为本发明实施例中对多晶硅进行刻蚀后的结构示意图；
图7为本发明实施例中对厚场氧进行腐蚀后的结构示意图；
图8为本发明实施例中机械研磨保护环区多晶硅后的结构示意图；
图9为本发明实施例中多晶硅二次沉积后的结构示意图；
图10为本发明实施例中晶体管制备完成的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将对本发明的技术方案作进一步地说明。
本发明提出一种中高压屏蔽栅场效应晶体管的制备方法，包括以下步骤：
步骤1：准备衬底1；如图1所示，N-型砷/磷掺杂衬底1，电阻率范围：
1mohm.Cm～3mohm.Cm；N-型磷外延层生长，电阻率：250mohm.Cm～450mohm.Cm，厚度：5um～10um。
步骤2：在衬底1表面的有源区a和终端区b生成第一层二氧化硅层4；二氧化硅层4的厚度为4000埃～5000埃，如图2所示。
步骤3：在有源区a和终端区b之间刻蚀沟槽；如图3所示，沟槽的宽度为：1um～2um，深度为深度：5um～7um，相邻沟槽之间的间距为间距：0.5um～1um。
步骤4：在衬底1的表面进行热氧化场氧生长，使得沟槽的内壁以及衬底1表面形成厚场氧2；如图4所示，厚场氧2的厚度为5000埃～7000埃，场氧厚度影响器件击穿电压。
步骤5：向沟槽内填充多晶硅3，填充后利用干法刻蚀或者机械研磨刻蚀多晶硅3，多晶硅3表面ReCess<1000A,使得多晶硅3表面与衬底1表面的厚场氧2表面齐平，如图5所示。
步骤6：将衬底1的保护环区c涂胶保护，对衬底1的原胞区d的多晶硅3进行刻蚀，去除部分多晶硅3，未刻蚀的多晶硅3形成屏蔽栅，原胞区d沟槽内多晶硅3刻蚀1.2um～1.7um，如图6所示。
步骤7：采用腐蚀液腐蚀掉衬底1表面全部的厚场氧2以及屏蔽栅区的部分厚场氧2；屏蔽栅区的部分厚场氧2的刻蚀量为屏蔽栅区原厚场氧2量的10～30％，如图7所示。
步骤8：采用机械打磨工艺磨平终端区b凸出部分的多晶硅3，使得终端区b多晶硅3表面与衬底1表面齐平；如图8所示。
步骤9：在衬底1的表面再进行热氧化场氧生长；再生成的厚场氧2的厚度为500埃～1000埃；如图9所示。
步骤10：在屏蔽栅区的厚场氧2表面沉积第二层多晶硅3；并且对多晶硅3进行刻蚀打磨，控制栅区的多晶硅3刻蚀至与衬底1表面齐平，形成控制栅，如图9所示。
步骤11：对控制栅进行常规体区和源区离子注入，后段金属通孔和金属互连，背面减薄和背面金属化工艺，完成整个中高压SGT晶体管制作，如图10所示。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (9)
1.一种中高压屏蔽栅场效应晶体管的制备方法，其特征在于，包括以下步骤：
步骤1：准备衬底；
步骤2：在所述衬底表面的原胞区和保护环区生成第一层二氧化硅层；
步骤3：在所述原胞区和保护环区刻蚀沟槽；
步骤4：在所述衬底的表面进行热氧化场氧生长，使得所述沟槽的内壁以及衬底表面形成厚场氧；
步骤5：向所述沟槽内填充多晶硅，填充后刻蚀所述多晶硅，使得所述多晶硅表面与所述衬底表面的厚场氧表面齐平；
步骤6：将所述衬底的保护环区涂胶保护，对所述衬底的原胞区的多晶硅进行刻蚀，去除部分多晶硅，未刻蚀的多晶硅形成屏蔽栅；
步骤7：采用腐蚀液腐蚀掉所述衬底表面全部的厚场氧以及屏蔽栅区的部分厚场氧；
步骤8：采用机械打磨工艺磨平终端区凸出部分的多晶硅，使得终端区多晶硅表面与衬底表面齐平；
步骤9：在所述衬底的表面再进行热氧化场氧生长；
步骤10：在所述屏蔽栅区的热氧化场氧沉积第二层多晶硅；并且对所述多晶硅进行刻蚀打磨，形成控制栅；
步骤11：对所述控制栅进行常规体区和源区离子注入，后段金属通孔和金属互连，背面减薄和背面金属化工艺，完成整个中高压SGT晶体管制作。
2.根据权利要求1所述的中高压屏蔽栅场效应晶体管的制备方法，其特征在于，在步骤2中，所述二氧化硅层的厚度为4000埃~5000埃。
3.根据权利要求1所述的中高压屏蔽栅场效应晶体管的制备方法，其特征在于，在步骤3中，所述沟槽的宽度为：1um~2um，深度为深度：5um~7um，相邻沟槽之间的间距为间距：0.5um~1um。
4.根据权利要求1所述的中高压屏蔽栅场效应晶体管的制备方法，其特征在于，在步骤4中，所述厚场氧的厚度为5000埃~7000埃。
5.根据权利要求1所述的中高压屏蔽栅场效应晶体管的制备方法，其特征在于，在步骤5中，利用干法刻蚀或者机械研磨刻蚀所述多晶硅。
6.根据权利要求1所述的中高压屏蔽栅场效应晶体管的制备方法，其特征在于，在步骤6中，所述原胞区沟槽内多晶硅刻蚀1.2um~1.7um。
7.根据权利要求1所述的中高压屏蔽栅场效应晶体管的制备方法，其特征在于，在步骤7中，所述屏蔽栅区的部分厚场氧的刻蚀量为所述屏蔽栅区原厚场氧量的10～30%。
8.根据权利要求1所述的中高压屏蔽栅场效应晶体管的制备方法，其特征在于，在步骤9中，再生成的所述厚场氧的厚度为500埃~1000埃。
9.根据权利要求1所述的中高压屏蔽栅场效应晶体管的制备方法，其特征在于，在步骤10中，所述控制栅区的多晶硅刻蚀至与衬底表面齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110255880.7A CN112864236B (zh) | 2021-03-09 | 2021-03-09 | 一种中高压屏蔽栅场效应晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110255880.7A CN112864236B (zh) | 2021-03-09 | 2021-03-09 | 一种中高压屏蔽栅场效应晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112864236A CN112864236A (zh) | 2021-05-28 |
| CN112864236B true CN112864236B (zh) | 2023-08-11 |
Family
ID=75995081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110255880.7A Active CN112864236B (zh) | 2021-03-09 | 2021-03-09 | 一种中高压屏蔽栅场效应晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112864236B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298945A (zh) * | 2016-09-30 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet工艺方法 |
| CN108039369A (zh) * | 2017-11-30 | 2018-05-15 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8772865B2 (en) * | 2012-09-26 | 2014-07-08 | Semiconductor Components Industries, Llc | MOS transistor structure |
| US9553184B2 (en) * | 2014-08-29 | 2017-01-24 | Nxp Usa, Inc. | Edge termination for trench gate FET |
| TWI696288B (zh) * | 2019-07-16 | 2020-06-11 | 力晶積成電子製造股份有限公司 | 遮蔽閘金氧半場效電晶體及其製造方法 |
-
2021
- 2021-03-09 CN CN202110255880.7A patent/CN112864236B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298945A (zh) * | 2016-09-30 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet工艺方法 |
| CN108039369A (zh) * | 2017-11-30 | 2018-05-15 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112864236A (zh) | 2021-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3955404B2 (ja) | 半導体集積回路装置の製造方法 | |
| EP4307366A1 (en) | Sgt mosfet device and method for manufacturing contact holes thereof | |
| US6306723B1 (en) | Method to form shallow trench isolations without a chemical mechanical polish | |
| JP5010660B2 (ja) | 半導体装置およびその製造方法 | |
| CN105514022B (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
| CN105225935A (zh) | 具有屏蔽栅的沟槽栅结构及其制造方法 | |
| JP2005203508A (ja) | 半導体装置の製造方法 | |
| CN113644028A (zh) | 一种分离栅功率器件及其制造方法 | |
| CN114038751A (zh) | 一种上下结构的屏蔽栅mosfet器件的制作方法 | |
| CN100559564C (zh) | 半导体集成电路器件及其制造方法 | |
| CN111785619A (zh) | 屏蔽栅沟槽型mosfet的沟槽的工艺方法 | |
| KR100507856B1 (ko) | Ｍｏｓ트랜지스터 제조방법 | |
| CN112071900A (zh) | 半导体隔离结构及其制作方法 | |
| JP2002016156A (ja) | 不揮発性メモリの製造方法 | |
| CN112864237A (zh) | 一种中压屏蔽栅场效应晶体管的制备方法 | |
| CN113782433A (zh) | 一种解决sgt-mosfet场氧化层横向过腐问题的制备方法 | |
| CN112509980B (zh) | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 | |
| CN112864236B (zh) | 一种中高压屏蔽栅场效应晶体管的制备方法 | |
| JP2000269318A (ja) | 半導体装置及びその製造方法 | |
| CN110867377B (zh) | 虚拟栅的平坦化方法 | |
| CN118610154A (zh) | 半导体器件的形成方法 | |
| CN116525536B (zh) | 用于半导体器件的浅沟槽隔离结构及其制备方法 | |
| CN110391184A (zh) | 第零层层间膜的制造方法 | |
| CN115692185A (zh) | 功率半导体器件结构的形成方法 | |
| CN114005748B (zh) | 一种半导体器件的表面平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |