[go: up one dir, main page]

CN112736131A - YAlN/GaN高电子迁移率晶体管及其制作方法 - Google Patents

YAlN/GaN高电子迁移率晶体管及其制作方法 Download PDF

Info

Publication number
CN112736131A
CN112736131A CN202110005872.7A CN202110005872A CN112736131A CN 112736131 A CN112736131 A CN 112736131A CN 202110005872 A CN202110005872 A CN 202110005872A CN 112736131 A CN112736131 A CN 112736131A
Authority
CN
China
Prior art keywords
layer
thickness
flow
barrier
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110005872.7A
Other languages
English (en)
Other versions
CN112736131B (zh
Inventor
薛军帅
孙志鹏
李蓝星
张赫朋
杨雪妍
姚佳佳
刘芳
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Wannian Crystal Semiconductor Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110005872.7A priority Critical patent/CN112736131B/zh
Publication of CN112736131A publication Critical patent/CN112736131A/zh
Application granted granted Critical
Publication of CN112736131B publication Critical patent/CN112736131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及YAlN/GaN高电子迁移率晶体管及其制作方法，主要解决现有氮化物微波功率器件工作频率低及材料位错密度高的问题。其自下而上包括衬底、成核层、GaN沟道层、AlN插入层和YAlN势垒层，该插入层与势垒层之间设有InAlN帽层；该势垒层上部依次设有势垒保护层和绝缘栅介质层，该InAlN帽层至绝缘栅介质层的两侧设有制作源、漏电极的欧姆接触区。该结构中的成核层、GaN沟道层、AlN插入层和InAlN帽层采用MOCVD生长；YAlN势垒层和势垒保护层采用MBE生长。本发明材料极化强度大，器件工作频率高，可靠性高，制作工艺简单且一致性高，可用于高频微波功率放大器和微波毫米波集成电路。

Description

YAlN/GaN高电子迁移率晶体管及其制作方法
技术领域
本发明属于半导体器件技术领域，特别涉及一种高电子迁移率晶体管，可用于制作高频微波功率放大器和微波毫米波单片集成电路。
背景技术
III族氮化物半导体材料具有宽禁带、高临界击穿场强、高电子饱和漂移速度等优越性能，在高频、高功率、高效率固态微波功率器件和耐高温、耐高压高速功率开光器件应用方面有独一无二的优势。自1993年第一支GaN高电子迁移率晶体管(HEMT)原型器件制备成功至今，器件性能和可靠性取得了重大进展，逐步从实验研究进入商业应用领域。随着研究深入以及材料外延技术和器件制备工艺的进步，GaN器件结构不断得到了改进，同时新型氮化物材料引入到器件结构中。
为进一步提高GaN HEMT器件的工作频率，需要在满足器件栅长和势垒层厚度等比例缩小的规则下，提高势垒层极化强度。常规AlGaN/GaN异质结势垒层只能通过提高Al组分来增强极化效应，但是Al组分增加带来晶格失配增大和晶格缺陷，使最终HEMT器件可靠性退化。常规AlGaN/GaN HEMT器件结构如图1所示，其自下而上包括衬底、成核层、GaN沟道层、AlN插入层和AlGaN势垒层，AlGaN势垒层上设有栅电极，源漏区欧姆接触上设有源、漏电极。该器件存在以下缺点：
一是异质外延GaN材料有高密度位错缺陷，该缺陷在器件高压长时间工作下会形成漏电通道降低器件击穿电压，同时俘获电子引起器件电流崩塌；
二是AlGaN势垒层和GaN沟道层存在因晶格失配导致的张应变，器件在高压工作时在AlGaN势垒层中产生逆压电效应，产生晶格缺陷并降低器件可靠性；
三是AlGaN/GaN异质结界面由极化效应产生的二维电子气浓度不够高，限制了器件栅极长度进一步缩短和工作频率提高；
四是AlGaN势垒层没有加以保护，会在势垒层表面产生表面态，降低二维电子气浓度，影响器件电流和功率输出特性。
五是直接在AlGaN势垒层表面做源漏电极，源漏区域欧姆接触电阻很高，影响器件电流和功率输出特性。
六是AlGaN势垒层中Al组分提高引起晶格失配增大，材料临界弛豫厚度急剧下降，在材料生长方面面临技术挑战。
发明内容
本发明目的在于针对上述已有技术的缺点，提出一种YAlN/GaN高电子迁移率晶体管及其制作方法，以有效降低异质外延材料位错密度，增强势垒层极化强度，减小势垒层应变，提高器件工作频率和输出功率及可靠性。
本发明的技术方案是这样实现的：
一种YAlN/GaN高电子迁移率晶体管，自下而上，包括衬底、成核层、GaN沟道层、AlN插入层、势垒层，其特征在于：
所述AlN插入层与势垒层之间增设有In组分x在14％-20％之间，厚度为1nm-10nm的InxAl1-x N帽层；
所述势垒层的上部依次设有势垒保护层和绝缘栅介质层，该绝缘栅介质层上设置栅电极；
所述InAlN帽层至绝缘栅介质层两侧均为欧姆接触区，欧姆接触区上分别设置源、漏电极。
进一步，所述势垒层，采用Y组分y在6％-15％之间，厚度为1nm-30nm的YyAl1-yN材料。
进一步，所述AlN插入层，其厚度为1nm-2nm；所述势垒保护层，其厚度为1nm-3nm；所述的绝缘栅介质层，其厚度3nm-20nm。
进一步，所述衬底采用蓝宝石材料、Si材料、SiC材料、金刚石材料、氮化铝材料和氧化镓材料中的任意一种材料。
进一步，所述的成核层，采用AlN或AlN、AlGaN、AlN/AlGaN超晶格的复合层，厚度为100nm-240nm。所述的沟道层，采用GaN，厚度为1500nm-5000nm；所述的势垒保护层，采用GaN或AlN，其厚度为1nm-3nm；所述绝缘栅介质层，采用Al2O3或HfO2介质层，厚度为3nm-20nm。
2、一种YAlN/GaN高电子迁移率晶体管的制作方法，其特征在于，包括如下步骤：
1)在衬底基片上，利用金属有机物化学气相淀积方法生长100nm-240nm的成核层；
2)用金属有机物化学气相淀积方法，在成核层上生长1500nm-5000nm的GaN沟道层；
3)用金属有机物化学气相淀积方法，在GaN沟道层上生长厚度为1nm-2nm的AlN插入层；
4)用金属有机物化学气相淀积方法，在AlN插入层上生长In组分x在14％-20％之间，厚度为1nm-10nm的InxAl1-x N帽层；
5)用分子束外延方法，在InAlN帽层上生长Y组分y在6％-15％之间，厚度为1nm-30nm的YAlN势垒层；
6)用分子束外延方法，在YAlN势垒层上生长厚度为1nm-3nm的势垒保护层；
7)采用原子层淀积工艺，在势垒保护层上形成厚度为3nm-20nm的绝缘栅介质层；
8)采用电子束蒸发工艺，在绝缘栅介质层上淀积Ni/Au金属组合，形成栅电极；
9)对绝缘栅介质层两端进行干法刻蚀处理至AlN插入层上方，形成凹槽；再用分子束外延方法在凹槽区域生长厚度为6nm-63nm的Si掺杂n型GaN层，Si的剂量为(0.5-1)×1020cm-3，并进行剂量为(0.5-1)×1020cm-3的n型Si离子注入，形成欧姆接触区域。
10)采用电子束蒸发工艺，在源电极和漏电极图形区先淀积欧姆接触金属Ti/Al/Ni/Au，再在830℃氮气气氛下退火，形成源电极和漏电极，完成器件制作。
本发明与现有技术相比具有如下优点：
1、本发明中在YAlN势垒层与AlN插入层之间插入了InAlN帽层，可以有效保护GaN沟道层中形成的二维电子气导电通道，避免了在同质外延时厚膜氮化镓表面引入的Si和O杂质及其在同质外延界面形成的漏电通道，从而增加了器件的击穿电压。
2、本发明中由于采用YAlN作为势垒层，该材料属于过渡金属氮化物，具有强的极化效应，可提高GaN沟道层中载流子密度，从而改善器件电流和功率特性；YAlN势垒层强的极化效应可以减薄其厚度，从而缩短器件栅长，进一步提高器件工作频率；该材料具有很大的禁带宽度，可获得很高的击穿电压。
3、本发明由于采用InAlN帽层和YAlN势垒层，可以同时与GaN沟道层实现面内晶格常数匹配和无应变异质结材料生长，消除HEMT器件高压工作时的逆压电效应，提高器件长时间高压工作的可靠性。同时，可以通过改变YAlN势垒层Y组分来调控晶格常数、禁带宽度、极化系数等，为异质结材料结构设计增加灵活度。
4、本发明中采用势垒保护层保护YAlN势垒层，避免了在YAlN势垒层表面引入表面态，有助于提高沟道层载流子浓度，改善器件电流和功率输出特性。
5、本发明中由于增设了绝缘栅介质层，可避免栅电极下的漏电，增加器件的击穿电压。
6、本发明采用分子束外延技术在源漏欧姆接触区生长n型GaN层，并在该n型GaN层中进行n型离子注入，降低了源漏区域串联电阻及欧姆接触电阻，从而改善了器件电流和功率输出特性。
7、本发明由于采用金属有机物化学气相淀积技术和分子束外延技术相结合生长YAlN/GaN异质结材料，可在衬底片上外延时，实现大尺寸、低成本、高质量的异质结材料生长；避免了单一金属有机物化学气相淀积技术生长对系统设备的改造过程，有效降低采用金属有机物化学气相淀积生长高质量YAlN势垒层的困难度；避免了单一分子束外延技术异质外延的工艺难度以及产生的大量位错缺陷。
8、本发明的器件材料生长工艺简单，降低了控制难度，增加了工艺重复性和一致性，易于实现高频高功率氮化镓高电子迁移率晶体管的量产。
附图说明
图1是传统AlGaN/GaN高电子迁移率晶体管的结构图；
图2是本发明基于YAlN/GaN高电子迁移率晶体管的结构图；
图3是本发明制作基于YAlN/GaN高电子迁移率晶体管的流程示意图。
具体实施方式
参照图2，本发明的YAlN/GaN高电子迁移率晶体管，自下而上，包括衬底1、成核层2、GaN沟道层3、AlN插入层4、InAlN帽层5、YAlN势垒层6、势垒保护层7、绝缘栅介质层8和栅电极。
在InAlN帽层5至绝缘栅介质层8两侧设有为欧姆接触区，该欧姆接触区上分别设有源电极和漏电极。
所述衬底采用蓝宝石材料、Si材料、SiC材料、金刚石材料、氮化铝材料和氧化镓材料中的任意一种材料。
所述的成核层2，采用AlN或AlN、AlGaN、AlN/AlGaN超晶格的复合层，厚度为100nm-240nm；
所述的GaN沟道层3，厚度为1500nm-5000nm；
所述的AlN插入层4，其厚度为1nm-2nm；
所述的InxAl1-x N帽层5的In组分x在14％-20％之间，厚度为1nm-10nm；
所述的YyAl1-yN势垒层6，其Y组分y在6％-15％之间，厚度为1nm-30nm；
所述的势垒保护层7，采用GaN或AlN，其厚度为1nm-3nm；
所述的绝缘栅介质层8，采用Al2O3或HfO2介质层，厚度为3nm-20nm。
参照图3，本发明制作基于YAlN/GaN高电子迁移率晶体管给出如下三种实施例。
实施例一，制作采用In0.14Al0.86N帽层、Y0.06Al0.94N势垒层的蓝宝石基YAlN/GaN高电子迁移率晶体管。
步骤一，外延AlN成核层，如图3(a)。
使用金属有机物化学气相淀积技术在蓝宝石衬底上，外延厚度为100nm的AlN成核层。
外延AlN成核层采用的工艺条件为：温度为1200℃，压强为40Torr，氨气流量为2000sccm，铝源流量为20sccm，氢气流量为3000sccm。
步骤二，淀积GaN沟道层，如图3(b)。
使用金属有机物化学气相淀积技术在AlN成核层上淀积厚度为3000nm的GaN沟道层。
淀积GaN沟道层采用的工艺条件是：温度为1080℃，压强为40Torr，氨气流量为2000sccm，镓源流量为120sccm，氢气流量为3000sccm。
步骤三，淀积AlN插入层，如图3(c)。
使用金属有机物化学气相淀积技术在GaN沟道层上淀积厚度为1.5nm的AlN插入层。
淀积AlN插入层采用的工艺条件是：温度为1080℃，压强为40Torr，铝源流量为10sccm，氨气流量为2000sccm，氢气流量为3000sccm。
步骤四，淀积InAlN帽层，如图3(d)。
使用金属有机物化学气相淀积技术在AlN插入层上淀积厚度为5nm的In0.14Al0.86N帽层。
淀积In0.14Al0.86N帽层采用的工艺条件是：温度为820℃，压强为200Torr，铝源流量为10sccm，铟源流量为50sccm，氨气流量为2000sccm，氮气流量为3000sccm。
步骤五，淀积YAlN势垒层，如图3(e)。
使用分子束外延方法，在In0.14Al0.86N帽层上淀积厚度为16nm的Y0.06Al0.94N势垒层。
淀积Y0.06Al0.94N势垒层采用的工艺条件是：温度为685℃，氮气流量为2.3sccm，钇束流平衡蒸气压为1.0×10-8Torr，铝束流平衡蒸气压为2.1×10-7Torr，氮气射频源功率为375W。
步骤六，淀积GaN势垒保护层，如图3(f)。
使用分子束外延方法，在Y0.06Al0.94N势垒层上淀积厚度为2nm的GaN势垒保护层。
淀积GaN势垒保护层采用的工艺条件为：温度为685℃，氮气流量为2.3sccm，镓束流平衡蒸气压为7.2×10-7Torr，氮气射频源功率为375W。
步骤七，淀积Al2O3绝缘栅介质层，如图3(g)。
使用原子层淀积工艺在GaN势垒保护层外延厚度为10nm的Al2O3绝缘栅介质层。
步骤八，制作栅电极，如图3(h)。
在Al2O3绝缘栅介质层上制作掩膜，使用电子束蒸发技术在Al2O3绝缘栅介质层上淀积金属，制作栅极，其中所淀积的金属为Ni/Au金属组合，金属厚度为0.02μm/0.3μm。淀积金属采用的工艺条件为：真空度小于1.4×10-3Pa，功率范围为400～800W，蒸发速率为
Figure BDA0002883342830000061
步骤九，干法刻蚀，形成做左右凹槽，如图3(i)。
在Al2O3绝缘栅介质层上制作掩膜，使用RIE干法刻蚀技术分别去除距栅电极左侧1.5μm和距栅电极右侧3.5μm的Al2O3绝缘栅介质层、GaN势垒保护层、Y0.03Al0.97N势垒层和In0.14Al0.86N帽层，形成左凹槽和右凹槽。
刻蚀采用的工艺条件为：Cl2流量为15sccm，反应室压强为11mTorr，电极功率为180W。
步骤十，制作欧姆接触区域。
10.1)使用分子束外延技术在左、右凹槽区域淀积厚度为33nm的硅掺杂n型GaN层，Si掺杂浓度为0.7×1020cm-3,如图3(j)；
淀积采用的工艺条件是：温度为685℃，氮气流量为2.3sccm，镓束流平衡蒸气压为7.2×10-7Torr，硅束流平衡蒸气压为2.8×10-8Torr，氮气射频源功率为375W。
10.2)在硅掺杂n型GaN层，注入Si离子，Si离子的剂量为0.3x1020 cm-3，形成左右欧姆接触区域,如图3(k)。
步骤十一，制作源电极和漏电极，如图3(l)。
在绝缘栅介质层上制作掩膜，用电子束蒸发技术在真空度小于1.5×10-3Pa，功率范围为500～800W，蒸发速率为
Figure BDA0002883342830000062
的工艺条件下，分别在左和右欧姆接触区上，淀积厚度为0.02μm/0.05μm/0.04μm/0.04μm的Ti/Al/Ni/Au金属组合；再在温度为830℃的氮气气氛中快速热退火30s，形成源电极和漏电极，完成器件制作。
实施例二，制作采用In0.2Al0.8N帽层、Y0.15Al0.85N势垒层的Si基YAlN/GaN高电子迁移率晶体管。
步骤1，使用金属有机物化学气相淀积技术外延AlN和AlGaN和AlGaN/GaN超晶格复合成核层，如图3(a)。
(1a)以温度为1100℃，压强为40Torr，氨气流量为2000sccm，铝源流量为20sccm，氢气流量为3000sccm的工艺条件，在Si衬底上外延厚度为60nm的AlN成核层；
(1b)以温度为1100℃，压强为40Torr，氨气流量为2000sccm，铝源流量为20sccm，镓源流量为120sccm，氢气流量为3000sccm的工艺条件，在AlN成核层上淀积厚度为80nm的AlGaN成核层。
(1c)以温度为1100℃，压强为40Torr，氨气流量为2000sccm，铝源流量为20sccm，镓源流量为120sccm，氢气流量为3000sccm的工艺条件，在AlGaN成核层上淀积厚度为100nm的AlGaN/GaN超晶格成核层。
步骤2，使用金属有机物化学气相淀积技术淀积GaN沟道层，如图3(b)。
使用金属有机物化学气相淀积技术，温度为1100℃，压强为40Torr，氨气流量为2000sccm，镓源流量为120sccm，氢气流量为3000sccm，在复合成核层上淀积厚度为5000nm的GaN沟道层。
步骤3，使用金属有机物化学气相淀积技术淀积AlN插入层，如图3(c)。
使用金属有机物化学气相淀积技术，温度为1100℃，压强为40Torr，铝源流量为8sccm，氨气流量为2000sccm，氢气流量为3000sccm，在GaN沟道层上淀积厚度为2nm的AlN插入层。
步骤4，使用金属有机物化学气相淀积技术淀积InAlN帽层，如图3(d)。
使用金属有机物化学气相淀积技术，温度为820℃，压强为200Torr，铝源流量为8sccm，铟源流量为50sccm，氨气流量为2000sccm，氮气流量为3000sccm，在AlN插入层上淀积厚度为10nm的In0.2Al0.8N帽层。
步骤5，使用分子束外延技术在In0.2Al0.8N帽层上淀积Y0.15Al0.85N势垒层，如图3(e)。
使用分子束外延技术，温度为685℃，氮气流量为2.3sccm，钇束流平衡蒸气压为1.5×10-8Torr，铝束流平衡蒸气压为2.1×10-7Torr，氮气射频源功率为375W，在In0.2Al0.8N帽层上淀积厚度为30nm的Y0.15Al0.85N势垒层。
步骤6，使用分子束外延技术在Y0.15Al0.85N势垒层上淀积GaN势垒保护层，如图3(f)。
使用分子束外延技术，温度为685℃，氮气流量为2.3sccm，镓束流平衡蒸气压为7.2×10-7Torr，氮气射频源功率为375W，在Y0.15Al0.85N势垒层上淀积厚度为3nm的GaN势垒保护层。
步骤7，使用原子层淀积技术在GaN势垒保护层上外延厚度为20nm的HfO2绝缘栅介质层，如图3(g)。
步骤8，使用电子束蒸发技术制作栅电极，如图3(h)。
在HfO2绝缘栅介质层上制作掩膜，使用电子束蒸发技术，以真空度小于1.4×10- 3Pa，功率范围为400～800W，蒸发速率为
Figure BDA0002883342830000081
在HfO2绝缘栅介质层上淀积金属，制作栅极，其中所淀积的金属为Ni/Au金属组合，金属厚度为0.04μm/0.5μm。
步骤9，干法刻蚀，形成左右凹槽,如图3(i)。
使用RIE干法刻蚀技术在HfO2绝缘栅介质层上制作掩膜，Cl2流量为20sccm，反应室压强为15mTorr，电极功率为220W，分别去除距栅电极左侧1.5μm和距栅电极右侧3.5μm的HfO2绝缘栅介质层、GaN势垒保护层、Y0.15Al0.85N势垒层和In0.2Al0.8N帽层，形成左右凹槽区域。
步骤10，制作欧姆接触区域。
10.1)用分子束外延技术在左右凹槽区域淀积硅掺杂n型GaN层，淀积厚度为63nm，Si掺杂浓度为0.6×1020cm-3,如图3(j)；
淀积采用的工艺条件为：温度为685℃，氮气流量为2.3sccm，镓束流平衡蒸气压为7.2×10-7Torr，硅束流平衡蒸气压为2.5×10-8Torr，氮气射频源功率为375W；
10.2)在硅掺杂n型GaN层注入Si离子，Si离子的剂量为0.6x1020 cm-3，形成左右欧姆接触区域,如图3(k)。
步骤11，使用电子束蒸发技术制作源电极和漏电极，如图3(l)。
设置真空度小于1.4×10-3Pa，功率范围为400～800W，蒸发速率为
Figure BDA0002883342830000082
的工艺条件，分别在左、右欧姆接触区域上淀积厚度为0.05μm/0.12μm/0.08μm/0.08μm的Ti/Al/Ni/Au金属组合，再在温度为830℃的氮气气氛进行快速热退火30s，形成源极和漏极，完成器件制作。
实施例三，制作采用In0.17Al0.83N帽层、Y0.11Al0.89N势垒层的SiC基YAlN/GaN高电子迁移率晶体管。
步骤A，外延AlN成核层，如图3(a)。
使用金属有机物化学气相淀积技术，设置温度为1150℃，压强为40Torr，氨气流量为2000sccm，铝源流量为30sccm，氢气流量为3000sccm的工艺条件，在SiC衬底上淀积厚度为120nm的高温AlN成核层。
步骤B，淀积GaN沟道层，如图3(b)。
使用金属有机物化学气相淀积技术，在温度为1150℃，压强为40Torr，氨气流量为2000sccm，镓源流量为100sccm，氢气流量为3000sccm的工艺条件下，在AlN成核层上淀积厚度为1500nm的GaN沟道层。
步骤C，淀积AlN插入层，如图3(c)。
使用金属有机物化学气相淀积技术，在温度为1150℃，压强为40Torr，铝源流量为6sccm，氨气流量为1200sccm，氢气流量为3000sccm的工艺条件下，在GaN沟道层上淀积厚度为1nm的AlN插入层。
步骤D，淀积InAlN帽层，如图3(d)。
使用金属有机物化学气相淀积技术，在温度为830℃，压强为200Torr，铝源流量为12sccm，铟源流量为40sccm，氨气流量为2000sccm，氮气流量为3000sccm的工艺条件下，在AlN插入层上淀积厚度为1nm的In0.17Al0.83N帽层。
步骤E，淀积YAlN势垒层，如图3(e)。
使用分子束外延方法，在温度为685℃，氮气流量为2.3sccm，钇束流平衡蒸气压为1.3×10-8Torr，铝束流平衡蒸气压为2.1×10-7Torr，氮气射频源功率为375W的工艺条件下，在In0.17Al0.83N帽层上淀积厚度为1nm的Y0.11Al0.89N势垒层。
步骤F，淀积AlN势垒保护层，如图3(f)。
使用分子束外延方法，在温度为685℃，氮气流量为2.3sccm，镓束流平衡蒸气压为7.2×10-7Torr，氮气射频源功率为375W的工艺条件下，在Y0.11Al0.89N势垒层上淀积厚度为1nm的AlN势垒保护层。
步骤G，淀积Al2O3绝缘栅介质层，如图3(g)。
使用原子层淀积工艺在AlN势垒保护层上外延厚度为3nm的Al2O3绝缘栅介质层。
步骤H，制作栅电极，如图3(h)。
在Al2O3绝缘栅介质层上制作掩膜，使用电子束蒸发技术以真空度小于1.5×10- 3Pa，功率范围为300～800W，蒸发速率为
Figure BDA0002883342830000091
的工艺条件，在栅介质层上淀积厚度为0.03μm/0.4μm的Ni/Au金属组合，形成栅极。
步骤I，干法刻蚀，形成左右凹槽，如图3(i)。
在Al2O3绝缘栅介质层上制作掩膜，使用RIE干法刻蚀技术，以Cl2流量为18sccm，反应室压强为12mTorr，电极功率为160W的工艺条件，去除距栅电极左侧1.5μm和距栅电极右侧3.5μm的Al2O3绝缘栅介质层、AlN势垒保护层、Y0.09Al0.91N势垒层和In0.17Al0.83N帽层，形成左、右凹槽区域。
步骤J，制作欧姆接触区域。
J.1)使用分子束外延技术，设置温度为685℃，氮气流量为2.3sccm，镓束流平衡蒸气压为7.2×10-7Torr，硅束流平衡蒸气压为3.2×10-8Torr，氮气射频源功率为375W的工艺条件，在左、右凹槽区域分别淀积厚度为6nm，硅掺杂浓度为0.8×1020cm-3的n型GaN层,如图3(j)；
J.2)在左、右3.k硅掺杂的n型GaN层注入剂量为0.7x1020 cm-3的Si离子，形成左、右欧姆接触区域,如图3(k)。
步骤K，制作源电极和漏电极，如图3(l)。
k1)在绝缘栅介质层上制作掩膜，用电子束蒸发技术，在真空度小于1.6×10-3Pa，功率范围为600～900W，蒸发速率为
Figure BDA0002883342830000101
的工艺条件下，分别在左、右欧姆接触区上淀积厚度为0.02μm/0.2μm/0.05μm/0.05μm的Ti/Al/Ni/Au金属组合；
k2)对淀积金属在温度为830℃的氮气气氛中，快速热退火30s，形成源极和漏极，完成制作。
以上描述仅是本发明的三个具体事例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明的内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求范围之内。

Claims (10)

1.一种YAlN/GaN高电子迁移率晶体管，自下而上，包括衬底(1)、成核层(2)、GaN沟道层(3)、AlN插入层(4)、势垒层(6)，其特征在于：
所述AlN插入层(4)与势垒层(6)之间增设有In组分x在14％-20％之间，厚度为1nm-10nm的InxAl1-xN帽层(5)；
所述势垒层(6)的上部依次设有势垒保护层(7)和绝缘栅介质层(8)，该绝缘栅介质层(8)上设置栅电极；
所述InAlN帽层(5)至绝缘栅介质层(8)两侧均为欧姆接触区，欧姆接触区上分别设置源、漏电极。
2.如权利要求1所述的晶体管，其特征在于：所述势垒层(6)，采用Y组分y在6％-15％之间，厚度为1nm-30nm的YyAl1-yN材料。
3.如权利要求1所述的晶体管，其特征在于：
所述AlN插入层(4)，其厚度为1nm-2nm；
所述势垒保护层(7)，其厚度为1nm-3nm；
所述的绝缘栅介质层(8)，其厚度3nm-20nm。
4.如权利要求1所述的晶体管，其特征在于：衬底采用蓝宝石材料、Si材料、SiC材料、金刚石材料、氮化铝材料和氧化镓材料中的任意一种材料。
5.如权利要求1所述的晶体管，其特征在于：
所述的成核层(2)，采用AlN或GaN、AlGaN、AlN/AlGaN超晶格的复合层，厚度为100nm-240nm；
所述绝缘栅介质层(8)，采用Al2O3或HfO2介质层，厚度为3nm-20nm。
6.如权利要求1所述的晶体管，其特征在于：
所述的沟道层(3)，采用GaN，厚度为1500nm-5000nm；
所述的势垒保护层(7)，采用GaN或AlN，其厚度为1nm-3nm。
7.一种YAlN/GaN高电子迁移率晶体管的制作方法，其特征在于，包括如下步骤：
1)在衬底基片(1)上，利用金属有机物化学气相淀积方法生长100nm-240nm的成核层(2)；
2)用金属有机物化学气相淀积方法，在成核层(2)上生长1500nm-5000nm的GaN沟道层(3)；
3)用金属有机物化学气相淀积方法，在GaN沟道层(3)上生长厚度为1nm-2nm的AlN插入层(4)；
4)用金属有机物化学气相淀积方法，在AlN插入层(4)上生长In组分x在14％-20％之间，厚度为1nm-10nm的InAlN帽层(5)；
5)用分子束外延方法，在InAlN帽层(5)上生长Y组分y在3％-15％之间，厚度为1nm-30nm的YAlN势垒层(6)；
6)用分子束外延方法，在YAlN势垒层(6)上生长厚度为1nm-3nm的势垒保护层(7)；
7)采用原子层淀积工艺，在势垒保护层(7)上形成厚度为3nm-20nm的绝缘栅介质层(8)；
8)采用电子束蒸发工艺，在绝缘栅介质层(8)上淀积Ni/Au金属组合，形成栅电极；
9)对绝缘栅介质层两端进行干法刻蚀处理至AlN插入层上方，形成凹槽；再用分子束外延方法在凹槽区域生长厚度为6nm-63nm的Si掺杂n型GaN层，Si的剂量为(0.5-1)x1020cm-3，并进行剂量为(0.5-1)x1020cm-3的n型Si离子注入，形成欧姆接触区域。
10)采用电子束蒸发工艺，在源电极和漏电极图形区先淀积欧姆接触金属Ti/Al/Ni/Au，再在830℃氮气气氛下退火，形成源电极和漏电极，完成器件制作。
8.如权利要求7所述的制作方法，其特征在于：
所述1)中的金属有机物化学气相淀积方法，其工艺条件为：
温度为1100℃-1200℃，压强为40Torr，氨气流量为2000sccm，铝源流量为20sccm-30sccm，氢气流量为3000sccm。
所述2)中的金属有机物化学气相淀积方法，其工艺条件为：
温度为1080℃-1500℃，压强为40Torr，氨气流量为2000sccm，镓源流量为100sccm-120sccm，氢气流量为3000sccm。
9.如权利要求7所述的制作方法，其特征在于：
所述3)中的金属有机物化学气相淀积方法，其工艺条件如下：
温度为1080℃-1150℃，压强为40Torr，铝源流量为6sccm 10sccm，氨气流量为2000sccm-3000sccm，氢气流量为3000sccm；
所述4)中的金属有机物化学气相淀积方法，其工艺条件如下：
温度为820℃-830℃，压强为200Torr，铝源流量为8sccm-12sccm，铟源流量为40sccm-50sccm，氨气流量为2000sccm，氮气流量为3000sccm。
10.如权利要求7所述的制作方法，其特征在于：
所述5)中的分子束外延方法，其工艺条件是：温度为685℃，氮气流量为2.3sccm，钇束流平衡蒸气压为1.0×10-8Torr-1.5×10-8Torr，铝束流平衡蒸气压为2.1×10-7Torr，氮气射频源功率为375W；
所述6)中的分子束外延方法，其工艺条件是：温度为685℃，氮气流量为2.3sccm，镓束流平衡蒸气压为7.2×10-7Torr，氮气射频源功率为375W。
CN202110005872.7A 2021-01-05 2021-01-05 YAlN/GaN高电子迁移率晶体管及其制作方法 Active CN112736131B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110005872.7A CN112736131B (zh) 2021-01-05 2021-01-05 YAlN/GaN高电子迁移率晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110005872.7A CN112736131B (zh) 2021-01-05 2021-01-05 YAlN/GaN高电子迁移率晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN112736131A true CN112736131A (zh) 2021-04-30
CN112736131B CN112736131B (zh) 2023-02-10

Family

ID=75590907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110005872.7A Active CN112736131B (zh) 2021-01-05 2021-01-05 YAlN/GaN高电子迁移率晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN112736131B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314590A (zh) * 2021-05-19 2021-08-27 西安电子科技大学 一种氮化物高电子迁移率晶体管及其制作方法
CN113555311A (zh) * 2021-07-15 2021-10-26 华南师范大学 一种含绝缘衬底的氮化镓晶片材料及其制备与应用
CN114005866A (zh) * 2021-09-13 2022-02-01 西安电子科技大学广州研究院 GaN高电子迁移率异质结结构及制备方法、二极管、晶体管
CN115036310A (zh) * 2022-06-22 2022-09-09 西安电子科技大学 基于GaN/YAlN/GaN异质结的CMOS器件及其制造方法
TWI807863B (zh) * 2021-06-18 2023-07-01 穩懋半導體股份有限公司 半導體裝置及功率放大器
CN116504827A (zh) * 2023-06-30 2023-07-28 江西兆驰半导体有限公司 Hemt外延片及其制备方法、hemt
WO2025138706A1 (zh) * 2023-12-27 2025-07-03 华润微电子（重庆）有限公司 氮化镓高电子迁移率晶体管器件的制作方法
CN115036310B (zh) * 2022-06-22 2025-08-01 西安电子科技大学 基于GaN/YAlN/GaN异质结的CMOS器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070295992A1 (en) * 2006-06-27 2007-12-27 Sharp Kabushiki Kaisha Hetero junction field effect transistor and method of fabricating the same
CN103828030A (zh) * 2012-08-10 2014-05-28 日本碍子株式会社 半导体元件、hemt元件、以及半导体元件的制造方法
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
US20180258551A1 (en) * 2015-09-23 2018-09-13 Forschungsverbund Berlin E.V. (Sc,Y):AIN SINGLE CRYSTALS FOR LATTICE-MATCHED AIGaN SYSTEMS
CN111653617A (zh) * 2020-03-31 2020-09-11 厦门市三安集成电路有限公司 一种增强型氮化物功率器件及制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070295992A1 (en) * 2006-06-27 2007-12-27 Sharp Kabushiki Kaisha Hetero junction field effect transistor and method of fabricating the same
CN103828030A (zh) * 2012-08-10 2014-05-28 日本碍子株式会社 半导体元件、hemt元件、以及半导体元件的制造方法
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
US20180258551A1 (en) * 2015-09-23 2018-09-13 Forschungsverbund Berlin E.V. (Sc,Y):AIN SINGLE CRYSTALS FOR LATTICE-MATCHED AIGaN SYSTEMS
CN111653617A (zh) * 2020-03-31 2020-09-11 厦门市三安集成电路有限公司 一种增强型氮化物功率器件及制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KATHRIN FREI ET AL: "Investigation of growth parameters for ScAlN-barrier HEMT structures by plasma-assisted MBE", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314590A (zh) * 2021-05-19 2021-08-27 西安电子科技大学 一种氮化物高电子迁移率晶体管及其制作方法
TWI807863B (zh) * 2021-06-18 2023-07-01 穩懋半導體股份有限公司 半導體裝置及功率放大器
US12237382B2 (en) 2021-06-18 2025-02-25 Win Semiconductors Corp. Semiconductor device and power amplifier
CN113555311A (zh) * 2021-07-15 2021-10-26 华南师范大学 一种含绝缘衬底的氮化镓晶片材料及其制备与应用
CN114005866A (zh) * 2021-09-13 2022-02-01 西安电子科技大学广州研究院 GaN高电子迁移率异质结结构及制备方法、二极管、晶体管
CN115036310A (zh) * 2022-06-22 2022-09-09 西安电子科技大学 基于GaN/YAlN/GaN异质结的CMOS器件及其制造方法
CN115036310B (zh) * 2022-06-22 2025-08-01 西安电子科技大学 基于GaN/YAlN/GaN异质结的CMOS器件及其制造方法
CN116504827A (zh) * 2023-06-30 2023-07-28 江西兆驰半导体有限公司 Hemt外延片及其制备方法、hemt
CN116504827B (zh) * 2023-06-30 2023-09-08 江西兆驰半导体有限公司 Hemt外延片及其制备方法、hemt
WO2025138706A1 (zh) * 2023-12-27 2025-07-03 华润微电子（重庆）有限公司 氮化镓高电子迁移率晶体管器件的制作方法

Also Published As

Publication number Publication date
CN112736131B (zh) 2023-02-10

Similar Documents

Publication Publication Date Title
CN112542508B (zh) ScAlN/GaN高电子迁移率晶体管及其制作方法
CN112736131B (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US8575651B2 (en) Devices having thick semi-insulating epitaxial gallium nitride layer
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
CN104393039B (zh) InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN112701160A (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN112951910A (zh) BAlN/GaN高电子迁移率晶体管及其制作方法
CN110600547B (zh) 氮化镓基半导体器件及其制作方法
CN113314598A (zh) 一种金刚石基氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN117936578A (zh) 一种增强和耗尽型可切换的Ga2O3场效应晶体管及其制备方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN115763533A (zh) 凹槽填充介质隔离漏电的同质外延GaN HEMT器件及其制作方法
CN113555431B (zh) 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN111326577B (zh) 功率器件外延结构的制备方法及功率器件外延结构
CN117497414B (zh) 高电子迁移率氧化镓场效应晶体管制备方法及晶体管
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
CN109599437A (zh) 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法
CN110444598B (zh) 高电子迁移率晶体管及其制备方法
CN112768409B (zh) GaN HEMT集成器件及其制备方法
CN110335894B (zh) Hemt结构及其制造方法
CN113140620A (zh) 宽禁带半导体BPN/GaN异质结材料及外延生长方法
CN104393038A (zh) 高击穿电压InAlN/AlGaN高电子迁移率晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240627

Address after: 335500 High tech Industrial Park Fengshou Industrial Park East Outer Ring Road, Wannian County, Shangrao City, Jiangxi Province

Patentee after: Jiangxi Wannian Crystal Semiconductor Co.,Ltd.

Country or region after: China

Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University

Country or region before: China