[go: up one dir, main page]

CN112382624A - 一种芯片及主板 - Google Patents

一种芯片及主板 Download PDF

Info

Publication number
CN112382624A
CN112382624A CN202011369115.XA CN202011369115A CN112382624A CN 112382624 A CN112382624 A CN 112382624A CN 202011369115 A CN202011369115 A CN 202011369115A CN 112382624 A CN112382624 A CN 112382624A
Authority
CN
China
Prior art keywords
memory
die
chip
metal layer
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011369115.XA
Other languages
English (en)
Inventor
林少芳
杨晓君
杜树安
杨光林
孟凡晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hygon Information Technology Co Ltd
Original Assignee
Hygon Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hygon Information Technology Co Ltd filed Critical Hygon Information Technology Co Ltd
Priority to CN202011369115.XA priority Critical patent/CN112382624A/zh
Publication of CN112382624A publication Critical patent/CN112382624A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供了一种芯片及主板，该芯片包括具有相对的第一面及第二面的封装基板、设置在封装基板的第一面的至少一个内存裸片。封装基板的第一面设置有中央处理器裸片，中央处理器裸片与至少一个内存裸片中的每个内存裸片均电连接，以向每个内存裸片中写入数据或从每个内存裸片中读取数据。封装基板的第二面设置有用于与印刷电路板电连接的引脚，中央处理器裸片还与第二面的引脚电连接。通过将中央处理器裸片及至少一个内存裸片封装在一个封装基板上，且每个内存裸片均与中央处理器裸片电连接，从而通过封装基板上的中央处理器裸片及内存裸片即可工作，提高了芯片及主板的集成度，能够减小主板的印刷电路板的面积，简化系统设计，提高系统可靠性。

Description

一种芯片及主板
技术领域
本发明涉及计算机技术领域，尤其涉及一种芯片及主板。
背景技术
随时计算机的发展，器件集成化逐渐成为发展趋势。现有技术中的主板的中央处理器及内存模块之间的连接方式为：在印刷电路板上设置有中央处理器及多个内存连接器，每个内存连接器上插接有一个内存条，即主板的内存全部有印刷电路板上的内存条提供。由于内存条的尺寸较大，且内存连接器在设置在印刷电路板上时，会占用较多的印刷电路板的面积，从而挤占其他器件的设置空间，使主板的集成度较低。
发明内容
本发明提供了一种芯片及主板，用以提高芯片及主板的集成度，减小主板的印刷电路板的面积。
第一方面，本发明提供了一种芯片，该芯片包括具有相对的第一面及第二面的封装基板、以及设置在封装基板的第一面上的至少一个内存裸片。在封装基板的第一面上还设置有中央处理器裸片，该中央处理器裸片与至少一个内存裸片中的每个内存裸片均电连接，以向每个内存裸片中写入数据或从每个内存裸片中读取数据。在封装基板的第二面上还设置有用于与印刷电路板电连接的引脚，中央处理器裸片还与第二面上的引脚电连接。
在上述的方案中，通过将中央处理器裸片及至少一个内存裸片封装在一个封装基板上，且每个内存裸片均与中央处理器裸片电连接，从而通过封装基板上的中央处理器裸片及内存裸片即可工作，提高了芯片及主板的集成度，能够减小主板的印刷电路板的面积。在所需内存的容量不大时，无需在主板上设置内存连接器及内存条，仅仅通过设置在封装基板内的内存裸片即可实现存储。现有技术是在主板的印刷电路板上分别设置中央处理器芯片及内存条的方式，中央处理器芯片及内存条通过印刷电路板中的走线及过孔电连接。本申请的方案与现有技术相比，本申请的方案的中央处理器裸片与内存裸片之间通过封装基板内的走线及过孔电连接，由于封装基板的面积相比主板的印刷电路板的面积较小，在封装基板内的走线及过孔的线宽及长度可以更小，集成度更高，从而使中央处理器裸片及内存裸片之间的数据传输速度得到提高，且简化系统设计，提高系统的可靠性。
在一个具体的实施方式中，内存裸片为DDR内存裸片，以提高芯片的内存容量及数据传输速度。
在一个具体的实施方式中，中央处理器裸片及至少一个内存裸片均采用倒装方式连接在封装基板上，以简化结构及电连接方式。
在一个具体的实施方式中，中央处理器裸片中集成有内存控制器，内存控制器与每个内存裸片中的地址及数据信号凸块电连接，以提高集成度，提高中央处理器裸片及内存裸片之间的数据传输速度。
在一个具体的实施方式中，封装基板包括层叠且相互之间绝缘隔离的第一金属层、第二金属层、第三金属层、至第十金属层。其中，中央处理器裸片、至少一个内存裸片设置在封装基板的第一金属层上；内存控制器与每个内存裸片中的地址及数据信号凸块之间，通过连接第一金属层及第二金属层的过孔、及第二金属层中的走线电连接；引脚设置在第十金属层上，内存控制器与引脚之间，通过第一金属层及第二金属层之间的过孔、第二金属层中的走线、及第二金属层及第十金属层之间的过孔电连接。以简化封装基板的结构。使用较少的金属层数，低成本完成中央处理器裸片及内存裸片的一起封装。
在一个具体的实施方式中，封装基板的第一面上设置有多个第一去耦电容，每个第一去耦电容与中央处理器裸片和/或内存裸片电连接。以去除芯片中的噪声。
在一个具体的实施方式中，封装基板的第二面上还设置有多个第二去耦电容，每个第二去耦电容与中央处理器裸片和/或内存裸片电路连接，且第二去耦电容的高度不高于引脚的高度。以更好的去除芯片中的噪声，同时提高芯片集成度。
第二方面，本发明还提供了一种主板，该主板包括印刷电路板、以及设置在印刷电路板上的上述任意一种芯片，引脚电连接在印刷电路板上。
在上述的方案中，通过将中央处理器裸片及至少一个内存裸片封装在一个封装基板上，且每个内存裸片均与中央处理器裸片电连接，从而通过封装基板上的中央处理器裸片及内存裸片即可工作，提高了芯片及主板的集成度，能够减小主板的印刷电路板的面积。在所需内存的容量不大时，无需在主板上设置内存连接器及内存条，仅仅通过设置在封装基板内的内存裸片即可实现存储。现有技术是在主板的印刷电路板上分别设置中央处理器芯片及内存条的方式，中央处理器芯片及内存条通过印刷电路板中的走线及过孔电连接。本申请的方案与现有技术相比，本申请的方案的中央处理器裸片与内存裸片之间通过封装基板内的走线及过孔电连接，由于封装基板的面积相比主板的印刷电路板的面积较小，在封装基板内的走线及过孔的线宽及长度可以更小，集成度更高，从而使中央处理器裸片及内存裸片之间的数据传输速度得到提高，且简化系统设计，提高系统的可靠性。
在一个具体的实施方式中，印刷电路板上还设置有至少一个内存连接器、以及插接在至少一个内存连接器上的至少一个内存条，且每个内存连接器还与中央处理器裸片电连接。印刷电路板上还设置有BIOS芯片，BIOS芯片既与中央处理器裸片电连接，又与每个内存连接器电连接，以驱动至少一个内存裸片及至少一个内存条工作。在需要大容量内存应用场景时，通过在印刷电路板上设计内存连接器，通过BIOS芯片配置，使封装基板内的内存裸片和印刷电路板上的内存条一起工作，解决封装基板及主板上一驱二或者一驱多的布线问题，解决封装基板上的内存裸片和主板上的内存条兼容问题。
附图说明
图1为本发明实施例提供的一种芯片的剖视的结构示意图；
图2为图1示出的一种芯片的俯视的结构示意图；
图3为图1示出的一种芯片的仰视的结构示意图；
图4为本发明实施例提供的一种封装结构的剖视的结构示意图；
图5为本发明实施例提供的一种主板的剖视的结构示意图。
附图标记：
10-封装基板 11-第一面 12-第二面 13-引脚
14-凸块 15-走线 16-过孔 20-中央处理器裸片
21-内存控制器 30-内存裸片 41-第一去耦电容
42-第二去耦电容 50-印刷电路板 51-内存连接器
52-内存条 53-BIOS芯片
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了方便理解本发明实施例提供的芯片，下面首先说明一下本发明实施例提供的芯片的应用场景，该芯片应用于服务器等计算机设备中。下面结合附图对该芯片进行详细的叙述。
参考图1、图2及图3，本发明实施例提供的芯片包括具有相对的第一面11及第二面12的封装基板10、以及设置在封装基板10的第一面11上的至少一个内存裸片30。在封装基板10的第一面11上还设置有中央处理器裸片20，该中央处理器裸片20与至少一个内存裸片30中的每个内存裸片30均电连接，以向每个内存裸片30中写入数据或从每个内存裸片30中读取数据。在封装基板10的第二面12上还设置有用于与印刷电路板50电连接的引脚13，中央处理器裸片20还与第二面12上的引脚13电连接。
在上述的方案中，通过将中央处理器裸片20及至少一个内存裸片30封装在一个封装基板10上，且每个内存裸片30均与中央处理器裸片20电连接，从而通过封装基板10上的中央处理器裸片20及内存裸片30即可工作，提高了芯片及主板的集成度，能够减小主板的印刷电路板50的面积。在所需内存的容量不大时，无需在主板上设置内存连接器及内存条，仅仅通过设置在封装基板10内的内存裸片30即可实现存储。现有技术是在主板的印刷电路板50上分别设置中央处理器芯片及内存条的方式，中央处理器芯片及内存条通过印刷电路板50中的走线15及过孔16电连接。本申请的方案与现有技术相比，本申请的方案的中央处理器裸片20与内存裸片30之间通过封装基板10内的走线15及过孔16电连接，由于封装基板10的面积相比主板的印刷电路板50的面积较小，在封装基板10内的走线15及过孔16的线宽及长度可以更小，集成度更高，从而使中央处理器裸片20及内存裸片30之间的数据传输速度得到提高，且简化系统设计，提高系统的可靠性。下面结合附图对上述各个部件的设置进行详细的介绍。
参考图1，封装基板10具有相对的第一面11及第二面12，其中图1所示出的第一面11为封装基板10的上表面，第二面12为封装基板10的下表面。在封装基板10的第二面12上设置有引脚13，封装后引脚13外露于封装层外，引脚13用于连接在主板的印刷电路板50上。在设置引脚13时，引脚13可以为如图1所示出的采用BGA封装方式中的球状引脚13，还可以为采用LGA封装方式时的针形引脚13。
参考图1及图2，在封装基板10的第一面11上设置有中央处理器裸片20，且中央处理器裸片20还与封装基板10的第二面12上的引脚13电连接。在设置时，该中央处理器裸片20可以采用倒装方式连接在封装基板10的第一面11上。具体的，在中央处理器裸片20的下表面(以图1示出的结构为参考)设置有凸块14，在封装基板10的第一面11上设置有用于与中央处理器裸片20电连接的焊盘，使中央处理器裸片20直接倒装在封装基板10的第一面11的对应焊盘上，从而无需采用键合线连接的方式，以简化结构及电连接方式。如图1所示，中央处理器裸片20上的凸块14通过封装基板10内的走线15和过孔16与封装基板10第二面12上的引脚13电连接。
继续参考图1及图2，在封装基板10的第一面11上设置有至少一个内存裸片30，且每个内存裸片30均与中央处理器裸片20电连接。具体确定内存裸片30的个数时，内存裸片30的个数可以为1个、2个、3个、4个、6个、8个等不少于1个的任意值。在内存裸片30为多个时，参考图2，多个内存裸片30可以并排分列在中央处理器裸片20的两侧，以便于中央处理器裸片20与每个内存裸片30之间进行电连接。在确定每个内存裸片30的类型时，内存裸片30可以为DDR内存裸片30，以提高芯片的内存容量及数据传输速度。具体的，内存裸片30可以为现有技术中较为成熟的DDR3内存裸片30、DDR4内存裸片30、DDR5内存裸片30。当然，内存裸片30还可以为目前正在研发的DDR6内存裸片30、DDR7内存裸片30等。即只要实现中央处理器裸片20与内存裸片30为同一类型，使中央处理器裸片20向内存裸片30中写入数据或能够读取内存裸片30中的数据，就在本发明的保护范围之内。
在将每个内存裸片30连接在封装基板10的第一面11上时，每个内存裸片30可以采用倒装方式连接在封装基板10上，以简化结构及电连接方式。具体的，在每个内存裸片30的下表面(以图1示出的结构为参考)设置有凸块14，在封装基板10的第一面11上设置有用于与对应的内存裸片30电连接的焊盘，内存裸片30可以直接倒装在封装基板10的第一面11的对应焊盘上，从而无需采用键合线连接的方式，简化结构且便于连接。
在实现中央处理器裸片20与每个内存裸片30电连接时，如图1所示，中央处理器裸片20与每个内存裸片30通过封装基板10中的走线15及过孔16电连接。例如，参考图1，可以在中央处理器裸片20中集成有内存控制器21，每个内存裸片30的凸块14中具有地址信号凸块14及数据信号凸块14，内存控制器21与每个内存裸片30中的地址及数据信号凸块14电连接，通过将内存控制器21集成在中央处理器裸片20中，以提高集成度。且与现有技术中采用将内存控制器21设置在主板上或集成在中央处理器芯片中的设置方式相比，本申请的方案能够提高中央处理器裸片20及内存裸片30之间的数据传输速度。
在具体实现在封装基板10内走线15时，参考图4，封装基板10包括层叠且相互之间绝缘隔离的第一金属层、第二金属层、第三金属层、至第十金属层。其中，第一金属层为电源平面层。第二金属层为布线层。第三金属层为地层。第四金属层为布线层。第五金属层及第六金属层为Core层，分别设置电源和地。第七金属层为布线层，所述第八金属层为地层，第九金属层为电源层，第十金属层为地层。可以将中央处理器裸片20、至少一个内存裸片30设置在封装基板10的第一金属层上，即在第一金属层上设置有与中央处理器裸片20电连接的焊盘、以及与至少一个内存裸片30电连接的焊盘。参考图1，内存控制器21与每个内存裸片30中的地址及数据信号凸块14之间，可以通过连接第一金属层及第二金属层的过孔16、及第二金属层中的走线15电连接。即内存控制器21上的凸块14先与第一金属层上的对应焊盘电连接，之后通过第一金属层及第二金属层之间的过孔16将内存控制器21的信号线连接到第二金属层上，之后通过第二金属层中的走线15将内存控制器21的信号线引导每个内存裸片30的正下方位置，之后再通过第一金属层及第二金属层之间的过孔16到与内存裸片30上数据信号凸块14及地址信号凸块14电连接的焊盘上，实现内存控制器21及每个内存裸片30之间的电连接。引脚13设置在第十金属层上，内存控制器21与引脚13之间，通过第一金属层及第二金属层之间的过孔16、第二金属层中的走线15、及第二金属层及第十金属层之间的过孔16电连接。即内存控制器21上的凸块14先与第一金属层上的对应焊盘电连接，之后通过第一金属层及第二金属层之间的过孔16将内存控制器21的信号线连接到第二金属层上，之后通过第二金属层中的走线15将内存控制器21的信号线引导对应的引脚13的正上方位置，之后通过第二金属层及第十金属层之间的过孔16电连接。以简化封装基板10的结构。且使用较少的金属层数，低成本完成中央处理器裸片20及内存裸片30的一起封装。
参考图1及图2，在封装基板10的第一面11上还可以设置有多个第一去耦电容41，每个第一去耦电容41与中央处理器裸片20和/或内存裸片30电连接。以去除芯片中的噪声。第一去耦电容41的个数可以为2个、3个、4个、5个等任意值。参考图2，多个第一去耦电容41可以分列在多个内存裸片30及中央处理器裸片20的两侧，以便于进行电连接。每个第一去耦电容41设置在第一金属层上。每个第一去耦电容41可以仅与中央处理器裸片20电连接，而不与内存裸片30电连接；还可以仅与内存裸片30电连接，而不与中央处理器裸片20电连接；还可以既与中央处理器电连接，又与内存裸片30电连接。具体连接时，每个第一去耦电容41通过封装基板10内的走线15和过孔16与中央处理器裸片20和/或内存裸片30电连接。
参考图1及图3，可以在封装基板10的第二面12上还设置有多个第二去耦电容42，每个第二去耦电容42与中央处理器裸片20和/或内存裸片30电路连接，且第二去耦电容42的高度不高于引脚13的高度。以更好的去除芯片中的噪声，提高芯片集成度。具体的，第二去耦电容42的个数可以为2个、、3个、4个、5个等任意值。参考图3，多个第二去耦电容42可以分列在引脚13的两侧，以便于设置及进行电连接。每个第二去耦电容42可以仅与中央处理器裸片20电连接，而不与内存裸片30电连接；还可以仅与内存裸片30电连接，而不与中央处理器裸片20电连接；还可以既与中央处理器电连接，又与内存裸片30电连接。具体连接时，每个第二去耦电容42可以设置在第十金属层上，每个第二去耦电容42通过封装基板10内的走线15和过孔16与中央处理器裸片20和/或内存裸片30电连接。另外，为了使第二去耦电容42不干涉封装基板10上的引脚13与主板的印刷电路板50之间的连接，需要时第二去耦电容42的高度不高于引脚13的高度，具体的，第二去耦电容42的高度可以与引脚13的高度相等，也可以低于引脚13的高度。例如，在引脚13的高度为0.5mm时，可以使第二去耦电容42的高度不大于0.5mm。
通过将中央处理器裸片20及至少一个内存裸片30封装在一个封装基板10上，且每个内存裸片30均与中央处理器裸片20电连接，从而通过封装基板10上的中央处理器裸片20及内存裸片30即可工作，提高了芯片及主板的集成度，能够减小主板的印刷电路板50的面积。在所需内存的容量不大时，无需在主板上设置内存连接器及内存条，仅仅通过设置在封装基板10内的内存裸片30即可实现存储。现有技术是在主板的印刷电路板50上分别设置中央处理器芯片及内存条的方式，中央处理器芯片及内存条通过印刷电路板50中的走线15及过孔16电连接。本申请的方案与现有技术相比，本申请的方案的中央处理器裸片20与内存裸片30之间通过封装基板10内的走线15及过孔16电连接，由于封装基板10的面积相比主板的印刷电路板50的面积较小，在封装基板10内的走线15及过孔16的线宽及长度可以更小，集成度更高，从而使中央处理器裸片20及内存裸片30之间的数据传输速度得到提高，且简化系统设计，提高系统的可靠性。
另外，本发明实施例还提供了一种主板，参考图5，该主板包括印刷电路板50、以及设置在印刷电路板50上的上述任意一种芯片，引脚13电连接在印刷电路板50上。通过将中央处理器裸片20及至少一个内存裸片30封装在一个封装基板10上，且每个内存裸片30均与中央处理器裸片20电连接，从而通过封装基板10上的中央处理器裸片20及内存裸片30即可工作，提高了芯片及主板的集成度，能够减小主板的印刷电路板50的面积。在所需内存的容量不大时，无需在主板上设置内存连接器51及内存条52，仅仅通过设置在封装基板10内的内存裸片30即可实现存储。现有技术是在主板的印刷电路板50上分别设置中央处理器芯片及内存条52的方式，中央处理器芯片及内存条52通过印刷电路板50中的走线15及过孔16电连接。本申请的方案与现有技术相比，本申请的方案的中央处理器裸片20与内存裸片30之间通过封装基板10内的走线15及过孔16电连接，由于封装基板10的面积相比主板的印刷电路板50的面积较小，在封装基板10内的走线15及过孔16的线宽及长度可以更小，集成度更高，从而使中央处理器裸片20及内存裸片30之间的数据传输速度得到提高，且简化系统设计，提高系统的可靠性。
继续参考图5，还可以印刷电路板50上还设置有至少一个内存连接器51、以及插接在至少一个内存连接器51上的至少一个内存条52，且每个内存连接器51还与中央处理器裸片20电连接，以扩展主板的内存容量。该内存条52可以为DIMM内存条52。每个内存连接器51上插接有一个内存条52。内存连接器51可以焊接在印刷电路板50上。在具体确定内存条52及内存连接器51的个数时，内存条52及内存连接器51的个数可以为1个、2个、3个、4个等任意值。内存条52的个数主要与所需的内存容量有关，在需要的内存容量较大时，可以多设置一些内存条52。在需要的内存容量不大时，可以少设置一些内存条52。甚至，在芯片中的内存裸片30能够满足内存容量的情况下，可以不设置内存条52及内存连接器51。每个内存连接器51可以通过印刷电路板50中的走线15及过孔16先与芯片上与中央处理器裸片20电连接的引脚13电连接，之后通过对应引脚13与中央处理器裸片20电连接。
继续参考图5，在印刷电路板50上还设置有BIOS芯片53，BIOS芯片53既与中央处理器裸片20电连接，又与每个内存连接器51电连接，以驱动至少一个内存裸片30及至少一个内存条52工作。在需要大容量内存应用场景时，通过在印刷电路板50上设计内存连接器51，通过BIOS芯片53配置，使封装基板10内的内存裸片30和印刷电路板50上的内存条52一起工作，同时减少封装基板10上的内存裸片30的信号反射，解决封装基板10及主板上一驱二或者一驱多的布线问题，解决封装基板10上的内存裸片30和主板上的内存条52兼容问题。具体实现BIOS芯片53与中央处理器裸片20电连接时，BIOS芯片53通过印刷电路板50内的走线15及过孔16与芯片的引脚13电连接，且所连接的引脚13既与中央处理器裸片20电连接，又与内存裸片30电连接，使BIOS芯片53能够驱动芯片内的内存裸片30。在实现BIOS芯片53与内存连接器51连接时，BIOS芯片53可以通过印刷电路板50内的走线15及过孔16电连接。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种芯片，其特征在于，包括：
具有相对的第一面及第二面的封装基板；
设置在所述封装基板的第一面上的至少一个内存裸片；
设置在所述封装基板的第一面上的中央处理器裸片；所述中央处理器裸片与所述至少一个内存裸片中的每个内存裸片均电连接，以向每个内存裸片中写入数据或从每个内存裸片中读取数据；
在所述封装基板的第二面上设置有用于与印刷电路板电连接的引脚，所述中央处理器裸片还与所述第二面上的引脚电连接。
2.如权利要求1所述的芯片，其特征在于，所述内存裸片为DDR内存裸片。
3.如权利要求1所述的芯片，其特征在于，所述中央处理器裸片及至少一个内存裸片均采用倒装方式连接在所述封装基板上。
4.如权利要求1所述的芯片，其特征在于，所述中央处理器裸片中集成有内存控制器，所述内存控制器与每个内存裸片中的地址及数据信号凸块电连接。
5.如权利要求4所述的芯片，其特征在于，所述内存控制器通过所述封装基板内的走线和过孔与每个内存裸片中的地址及数据信号凸块电连接。
6.如权利要求5所述的芯片，其特征在于，所述封装基板包括层叠且相互之间绝缘隔离的第一金属层、第二金属层、第三金属层、至第十金属层；
其中，所述中央处理器裸片、至少一个内存裸片设置在所述封装基板的第一金属层上；
所述内存控制器与每个内存裸片中的地址及数据信号凸块之间，通过连接所述第一金属层及第二金属层的过孔、及所述第二金属层中的走线电连接；
所述引脚设置在所述第十金属层上，所述内存控制器与所述引脚之间，通过所述第一金属层及第二金属层之间的过孔、所述第二金属层中的走线、及所述第二金属层及第十金属层之间的过孔电连接。
7.如权利要求1所述的芯片，其特征在于，所述封装基板的第一面上设置有多个第一去耦电容，每个第一去耦电容与所述中央处理器裸片和/或所述内存裸片电连接。
8.如权利要求7所述的芯片，其特征在于，所述封装基板的第二面上还设置有多个第二去耦电容，每个第二去耦电容与所述中央处理器裸片和/或所述内存裸片电路连接；
且所述第二去耦电容的高度不高于所述引脚的高度。
9.一种主板，其特征在于，包括：
印刷电路板；
设置在所述印刷电路板上的如权利要求1～8任一项所述的芯片，所述引脚电连接在所述印刷电路板上。
10.如权利要求9所述的主板，其特征在于，所述印刷电路板上还设置有至少一个内存连接器、以及插接在所述至少一个内存连接器上的至少一个内存条，且每个内存连接器与所述中央处理器裸片电连接；
所述印刷电路板上还设置有BIOS芯片；所述BIOS芯片既与所述中央处理器裸片电连接，又与每个内存连接器电连接，以驱动所述至少一个内存裸片及所述至少一个内存条工作。
CN202011369115.XA 2020-11-30 2020-11-30 一种芯片及主板 Pending CN112382624A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011369115.XA CN112382624A (zh) 2020-11-30 2020-11-30 一种芯片及主板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011369115.XA CN112382624A (zh) 2020-11-30 2020-11-30 一种芯片及主板

Publications (1)

Publication Number Publication Date
CN112382624A true CN112382624A (zh) 2021-02-19

Family

ID=74588923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011369115.XA Pending CN112382624A (zh) 2020-11-30 2020-11-30 一种芯片及主板

Country Status (1)

Country Link
CN (1) CN112382624A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023082704A1 (zh) * 2021-11-11 2023-05-19 华为技术有限公司 芯片系统及电子设备
WO2024129239A1 (en) * 2022-12-12 2024-06-20 Western Digital Technologies, Inc. Memory device and method of assembling same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1615544A (zh) * 2001-11-19 2005-05-11 微米技术有限公司 在集成电路中使用的电极结构
KR20100066849A (ko) * 2008-12-10 2010-06-18 삼성전자주식회사 개선된 데이터 버스 구조를 갖는 스택 구조의 반도체 패키지, 반도체 메모리 모듈 및 반도체 메모리 시스템
CN103843136A (zh) * 2011-08-23 2014-06-04 马维尔国际贸易有限公司 在ic封装中封装dram和soc
CN104425434A (zh) * 2013-09-06 2015-03-18 株式会社百润电子 配有近场通信用铁氧体天线的半导体封装及其制造方法
CN105122448A (zh) * 2012-09-13 2015-12-02 伊文萨思公司 可调复合中介层
CN209929298U (zh) * 2018-02-22 2020-01-10 赛灵思公司 芯片封装
CN210864568U (zh) * 2020-01-14 2020-06-26 曲中正 一种可以固定固态硬盘的计算机主板
CN213366593U (zh) * 2020-11-30 2021-06-04 海光信息技术股份有限公司 一种芯片及主板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1615544A (zh) * 2001-11-19 2005-05-11 微米技术有限公司 在集成电路中使用的电极结构
KR20100066849A (ko) * 2008-12-10 2010-06-18 삼성전자주식회사 개선된 데이터 버스 구조를 갖는 스택 구조의 반도체 패키지, 반도체 메모리 모듈 및 반도체 메모리 시스템
CN103843136A (zh) * 2011-08-23 2014-06-04 马维尔国际贸易有限公司 在ic封装中封装dram和soc
CN105122448A (zh) * 2012-09-13 2015-12-02 伊文萨思公司 可调复合中介层
CN104425434A (zh) * 2013-09-06 2015-03-18 株式会社百润电子 配有近场通信用铁氧体天线的半导体封装及其制造方法
CN209929298U (zh) * 2018-02-22 2020-01-10 赛灵思公司 芯片封装
CN210864568U (zh) * 2020-01-14 2020-06-26 曲中正 一种可以固定固态硬盘的计算机主板
CN213366593U (zh) * 2020-11-30 2021-06-04 海光信息技术股份有限公司 一种芯片及主板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023082704A1 (zh) * 2021-11-11 2023-05-19 华为技术有限公司 芯片系统及电子设备
WO2024129239A1 (en) * 2022-12-12 2024-06-20 Western Digital Technologies, Inc. Memory device and method of assembling same

Similar Documents

Publication Publication Date Title
US9496216B2 (en) Semiconductor package including stacked semiconductor chips and a redistribution layer
US8064222B2 (en) Semiconductor integrated circuit device
US8399301B2 (en) Mounting structures for integrated circuit modules
KR20140080136A (ko) 반도체 패키지
US7880312B2 (en) Semiconductor memory device
EP2973698A1 (en) Stacked memory package, method of manufacturing thereof and pinout designs of ic package substrate
KR20090043898A (ko) 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
US20100032820A1 (en) Stacked Memory Module
US7771206B2 (en) Horizontal dual in-line memory modules
JP4707446B2 (ja) 半導体装置
TWI520279B (zh) 用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計
CN112382624A (zh) 一种芯片及主板
CN213366593U (zh) 一种芯片及主板
US9865310B2 (en) High density memory modules
KR20100104910A (ko) 반도체 패키지
US20220285316A1 (en) Packaged memory device with flip chip and wire bond dies
KR102032887B1 (ko) 반도체 패키지 및 반도체 패키지의 라우팅 방법
JP2017078958A (ja) 半導体装置
CN114065678B (zh) 一种基于SiP技术的高效能PSoC芯片及其封装结构
US10028380B2 (en) Semiconductor package with dual second level electrical interconnections
US8376238B2 (en) Semiconductor storage device
CN220121247U (zh) 存储系统及电子设备
WO2024255060A1 (zh) 信息处理装置
CN220441190U (zh) 存储器、存储系统及电子设备
US20240055335A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination