[go: up one dir, main page]

CN112366145B - 一种用于ac校准的测试结构和测试方法 - Google Patents

一种用于ac校准的测试结构和测试方法 Download PDF

Info

Publication number
CN112366145B
CN112366145B CN202011154146.3A CN202011154146A CN112366145B CN 112366145 B CN112366145 B CN 112366145B CN 202011154146 A CN202011154146 A CN 202011154146A CN 112366145 B CN112366145 B CN 112366145B
Authority
CN
China
Prior art keywords
capacitance
gate
test
test structure
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011154146.3A
Other languages
English (en)
Other versions
CN112366145A (zh
Inventor
杨会山
白文琦
黄志森
胡展源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202011154146.3A priority Critical patent/CN112366145B/zh
Publication of CN112366145A publication Critical patent/CN112366145A/zh
Application granted granted Critical
Publication of CN112366145B publication Critical patent/CN112366145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种AC校准的测试结构和测试方法，提供第二测试结构，位于衬底上分别作为源漏极的N型重掺杂区；位于源漏之间的栅极；栅极下方、源漏极之间的衬底中形成有STI区。采用Cgc测试方法测试第一测试结构获得电容C1；提供第二测试结构和不包含栅极下方的STI区的第一测试结构，采用Cgc测试方法测试第二测试结构获得电容C2；将电容C1减去步骤二中的电容C2，得到栅氧化层电容C3；利用电容公式，计算出栅氧化层等效电学厚度。本发明利用栅极跨在STI上的测试结构使得栅极氧化层下的沟道不能形成反型或弱反型，从而剔除真正的栅氧化层与多晶硅栅极之间的电容，并利用Cgc测试电容的方法准确计算栅氧化层电容进而准确的计算栅氧化层的电学厚度，从而解决AC校准的问题。

Description

一种用于AC校准的测试结构和测试方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种用于AC校准的测试结构。
背景技术
在半导体芯片工艺中由于组件尺寸不断微缩，性能要求稳定且有所提升。无论是平面MOSFET还是FinFET对于器件寄生电容的计算都是一个难题。但目前受尺寸不断微缩而导致寄生电容越来越大的问题已经达到不可忽视的地步，因此准确计算寄生电容是关键，一般传统的解决方式有二种：一种是直接在测得的电容的基础上乘以一个经验系数从而达到一个相对合理的电容值，所以该方法并不能准确反映寄生电容的状况也不易寻找问题所在；第二种是通过设计校准测试键testkey来扣除，使得尽可能多的计算出寄生电容，但与此同时有些寄生电容难以扣除例如栅极与源漏之间的电容Cf以及栅极与接触孔之间的电容Cctg，故不能完全扣除寄生电容，所以计算会存在偏差。由此而产生的利用栅氧化层电容计算栅氧化层等效电学厚度以及用于AC校准的问题需要亟待解决。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于AC校准的测试结构和测试方法，用于解决现有技术中一般测试方式导致栅氧化层等效电学厚度测试不准确从而无法准确用于AC校准测试的问题。
为实现上述目的及其他相关目的，本发明提供用于AC校准的测试结构和测试方法，至少包括：
第一测试结构：所述第一测试结构至少包括：衬底；位于所述衬底上分别作为源漏极的N型重掺杂区；位于所述衬底上表面、所述N型重掺杂区之间的栅极；所述源漏极以及栅极上分别设有接触孔；所述接触孔上分别设有金属；其中所述源漏极上的所述接触孔上的金属分别连接有焊盘；
第二测试结构；所述第二测试结构至少包括：衬底；位于所述衬底上分别作为源漏极的N型重掺杂区；位于所述衬底上表面、所述N型重掺杂区之间的栅极；所述栅极下方、所述源漏极之间的衬底中形成有STI区；所述源漏极以及栅极上分别设有接触孔；所述接触孔上分别设有金属；其中所述源漏极上的所述接触孔上的金属分别连接有焊盘。
优选地，所述第一、第二测试结构的所述衬底接地；所述第一、第二测试结构中与所述栅极连接的所述接触孔，其上的所述金属处于第一金属层；所述第一、第二测试结构中与所述源漏极连接的所述接触孔，其上的所述金属处于所述第一金属层。
优选地，所述第一、第二测试结构中，与所述栅极连接的接触孔上的金属分别连接有电压信号。
本发明还提供一种用于AC校准的测试方法，该方法包括以下步骤：
步骤一、提供所述第一测试结构，采用Cgc测试方法测试所述第一测试结构获得电容C1；
步骤二、提供所述第二测试结构，采用Cgc测试方法测试所述第二测试结构获得电容C2；
步骤三、将步骤一中的所述电容C1减去步骤二中的所述电容C2，得到栅氧化层电容C3；
步骤四、利用电容公式，计算出所述栅氧化层等效电学厚度。
优选地，步骤一中的所述电容C1包括栅氧化层电容和寄生电容。
优选地，步骤二中的所述电容为寄生电容。
优选地，步骤二中的所述寄生电容包括所述栅极与源\漏极之间的电容Cf、所述栅极与所述栅极下方的STI区之间的电容Cov、所述栅极与接触孔之间的电容Cctg、所述栅极与所述源\漏极上的接触孔所连接的金属之间的电容Cm2p；所述栅极上的接触孔连接的金属与所述源\漏极上的接触孔所连接的金属之间的电容Cm2m。
优选地，步骤一中的采用Cgc测试方法获得所述第一测试结构的电容C1的方法包括以下步骤：(1)在与所述第一测试结构的栅极连接的所述金属上施加交流电压小信号；(2)通过与所述第一测试结构的源极或漏极连接的所述金属上的测试焊垫收集电流信号；(3)对所收集的电流进行时间的积分，计算出电荷量；(4)根据电压与电荷量的关系，计算出所述第一测试结果的电容C1，其中，I1为电流信号，U1为电压信号。
优选地，步骤二中采用Cgc测试方法获得所述第二测试结构的电容C2的方法包括以下步骤：(a)在与所述第二测试结构的栅极连接的所述金属上施加交流电压小信号；(b)通过与所述第二测试结构的源极或漏极的接触孔连接的所述金属上的测试焊垫收集电流信号；(c)对所收集的电流进行时间的积分，计算出电荷量；(d)根据电压与电荷量的关系，计算出该校准测试键的寄生电容C2，其中，I2为电流信号，U2为电压信号。
优选地，步骤(1)或步骤(a)中所施加的电压信号为频率为100KHz的电压信号。
优选地，步骤四中的所述栅氧化层等效电学厚度为该栅氧化层的电学厚度。
如上所述，本发明的用于AC校准的测试结构和测试方法，具有以下有益效果：本发明利用栅极跨在STI上的测试结构使得栅极氧化层下的沟道不能形成反型或弱反型，从而成功的剔除真正的栅氧化层与多晶硅栅极之间的电容，并利用Cgc测试电容的方法准确计算栅氧化层电容进而准确的计算栅氧化层的电学厚度，从而解决AC校准的问题。
附图说明
图1显示为本发明的第一测试结构示意图；
图2显示为本发明的第二测试结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种用于AC校准的测试结构，所述用于AC校准的测试结构至少包括：
第一测试结构：所述第一测试结构至少包括：衬底；位于所述衬底上分别作为源漏极的N型重掺杂区；位于所述衬底上表面、所述N型重掺杂区之间的栅极；所述源漏极以及栅极上分别设有接触孔；所述接触孔上分别设有金属；其中所述源漏极上的所述接触孔上的金属分别连接有焊盘；如图1所示，图1显示为本发明的第一测试结构示意图。所述第一测试结构在本实施例中包括：衬底B；位于所述衬底B上分别作为源漏极的N型重掺杂区(N+)；位于所述衬底B上表面、所述N型重掺杂区(N+)之间的栅极(多晶硅Poly)；所述源漏极(N+)以及栅极(Poly)上分别设有接触孔CT；所述接触孔上分别设有金属M1；其中所述源漏极上的所述接触孔CT上的金属M1分别连接有焊盘PAD。
本发明中用于AC校准的测试结构还包括第二测试结构；所述第二测试结构在本发明中至少包括：衬底；位于所述衬底上分别作为源漏极的N型重掺杂区；位于所述衬底上表面、所述N型重掺杂区之间的栅极；所述栅极下方、所述源漏极之间的衬底中形成有STI区；所述源漏极以及栅极上分别设有接触孔；所述接触孔上分别设有金属；其中所述源漏极上的所述接触孔上的金属分别连接有焊盘。如图2所述，图2显示为本发明中的第二测试结构示意图。本实施例中的所述第二测试结构包括：衬底B；位于所述衬底B上分别作为源漏极的N型重掺杂区(N+)；位于所述衬底B上表面、所述N型重掺杂区(N+)之间的栅极(多晶硅Poly)；所述栅极Poly下方、所述源漏极(N+)之间的衬底B中形成有STI区(STI)；所述源漏极(N+)以及栅极Poly上分别设有接触孔CT；所述接触孔CT上分别设有金属M1；其中所述源漏极上的所述接触孔上的金属分别连接有焊盘PAD。
本发明进一步地，本实施例中的所述第一测试结构和所述第二测试结构的所述衬底B均接地；所述第一、第二测试结构中与所述栅极连接的所述接触孔CT，其上的所述金属处于第一金属层；所述第一、第二测试结构中与所述源漏极连接的所述接触孔，其上的所述金属处于所述第一金属层。也就是说，所述第一测试结构中，所述栅极通过接触孔CT连接的所述金属M1与该第一测试结构中所述源漏极通过接触孔CT连接的所述金属M1都处于同一金属层，即第一金属层M1。本发明中所述第一、第二测试结构中的所述接触孔中都填充有金属。
本发明再进一步地，本实施例中的所述第一、第二测试结构中，与所述栅极连接的接触孔上的金属分别连接有电压信号。
本发明还提供用于AC校准的测试方法，该方法包括以下步骤：步骤一、提供所述第一测试结构，采用Cgc测试方法测试所述第一测试结构获得电容C1；本发明进一步地，本实施例的步骤一中的所述电容C1包括栅氧化层电容和寄生电容。
在该第一测试结构中，所述源漏极之间设有栅极，所述栅极以及源漏极的上方设有接触孔CT，用于将所述源漏极和栅极连接至位于所述接触孔CT上的金属M1，与所述源漏极分别连接的金属M1分别连接有焊垫PAD，用于收集电流信号，而连接所述栅极的金属M1则用于接入电压交流小信号。
本发明进一步地，本实施例的步骤一中的采用Cgc测试方法获得所述第一测试结构的电容C1的方法包括以下步骤：
(1)在与所述第一测试结构的栅极Poly上连接的所述金属上施加交流电压小信号；进一步地，本实施例的步骤(1)中所施加的所述交流电压小信号为频率为100KHz的电压信号。
(2)通过与所述第一测试结构的源极或漏极连接的所述金属上的测试焊垫收集电流信号；也就是说，在与所述第一测试结构的源极或漏极的接触孔连接的金属上设置测试焊垫PAD，并收集电流信号I1；
(3)对所收集的电流进行时间的积分，计算出电荷量，即电荷量
(4)根据电压与电荷量的关系，计算出所述第一测试结果的电容C1，其中，I1为电流信号，U1为电压信号。
步骤一中的所述第一测试结构的总电容包括栅氧化层电容和寄生电容。本发明中所述第一测试结构的总电容C1由两部分构成，其中一部分为所述第一测试结构的栅氧化层电容，所述栅氧化层电容Cox为该第一测试结构的栅极与沟道之间的电容。构成所述第一测试结构的总电容C1的另一部分为寄生电容，该寄生电容又包含包括所述栅极与源\漏极之间的电容Cf、所述栅极与所述栅极下方的STI区之间的电容Cov、所述栅极与接触孔之间的电容Cctg、所述栅极与所述源\漏极上的接触孔所连接的金属之间的电容Cm2p；所述栅极上的接触孔连接的金属与所述源\漏极上的接触孔所连接的金属之间的电容Cm2m。
本发明进一步地，所述第一测试结构的所述接触孔CT内填充有金属，用于将源极、漏极以及栅极分别与金属M1连接。
步骤二、提供所述第二测试结构，采用Cgc测试方法测试所述第二测试结构获得电容C2；本发明进一步地，本实施例的步骤二中的所述电容为寄生电容。本发明再进一步地，本实施例的步骤二中的所述寄生电容包括所述栅极与源\漏极之间的电容Cf、所述栅极与所述栅极下方的STI区之间的电容Cov、所述栅极与接触孔之间的电容Cctg、所述栅极与所述源\漏极上的接触孔所连接的金属之间的电容Cm2p；所述栅极上的接触孔连接的金属与所述源\漏极上的接触孔所连接的金属之间的电容Cm2m。
本发明进一步地，本实施例的步骤二中采用Cgc测试方法获得所述第二测试结构的电容C2的方法包括以下步骤：
(a)在与所述第二测试结构的栅极连接的所述金属上施加交流电压小信号；进一步地，本实施例的步骤(a)中所施加的所述交流电压小信号为频率为100KHz的电压信号U2。
(b)通过与所述第二测试结构的源极或漏极的接触孔连接的所述金属上的测试焊垫收集电流信号；亦即在与所述第二测试结构的源极或漏极的接触孔连接的金属上设置测试焊垫PAD,并收集电流信号I2；
(c)对所收集的电流进行时间的积分，计算出电荷量，即电荷量
(d)根据电压与电荷量的关系，计算出该校准测试键的寄生电容C2，其中，I2为电流信号，U2为电压信号；
步骤三、将步骤一中的所述电容C1减去步骤二中的所述电容C2，得到栅氧化层电容Cox，Cox＝C1-C2；本发明的所述第二测试结构由于将所述栅极跨在STI区上，从而使得所述栅氧化层下的沟道不能形成反型或弱反型，从而将所述栅氧化层电容剔除；
步骤四、利用电容公式，计算出所述栅氧化层等效电学厚度。电容计算公式为：其中ε表示电容的介电常数，s为所述栅氧化层的面积，d为栅氧化层的等效电学厚度，在本发明中表示为所述栅氧化层的电学厚度Tox，因此，
综上所述，本发明利用栅极跨在STI上的测试结构使得栅极氧化层下的沟道不能形成反型或弱反型，从而成功的剔除真正的栅氧化层与多晶硅栅极之间的电容，并利用Cgc测试电容的方法准确计算栅氧化层电容进而准确的计算栅氧化层的电学厚度，从而解决AC校准的问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种栅氧化层等效电学厚度测试结构，其特征在于，至少包括：
第一测试结构：所述第一测试结构至少包括：衬底；位于所述衬底上分别作为源漏极的N型重掺杂区；位于所述衬底上表面、所述N型重掺杂区之间的栅极；所述源漏极以及栅极上分别设有接触孔；所述接触孔上分别设有金属；其中所述源漏极上的所述接触孔上的金属分别连接有焊盘；第一测试结构用于获得电容C1，电容C1包括栅氧化层电容和寄生电容；
第二测试结构；所述第二测试结构至少包括：衬底；位于所述衬底上分别作为源漏极的N型重掺杂区；位于所述衬底上表面、所述N型重掺杂区之间的栅极；所述栅极下方、所述源漏极之间的衬底中形成有STI区；所述源漏极以及栅极上分别设有接触孔；所述接触孔上分别设有金属；其中所述源漏极上的所述接触孔上的金属分别连接有焊盘；第二测试结构用于获得电容C2，电容C2为寄生电容；
电容C1、电容C2用于计算栅氧化层等效电学厚度。
2.根据权利要求1所述的栅氧化层等效电学厚度测试结构，其特征在于：所述第一、第二测试结构的所述衬底接地；所述第一、第二测试结构中与所述栅极连接的所述接触孔，其上的所述金属处于第一金属层；所述第一、第二测试结构中与所述源漏极连接的所述接触孔，其上的所述金属处于所述第一金属层。
3.根据权利要求1所述的栅氧化层等效电学厚度测试结构，其特征在于：所述第一、第二测试结构中，与所述栅极连接的接触孔上的金属分别连接有电压信号。
4.根据权利要求1至3任意一项所述的测试结构的栅氧化层等效电学厚度测试方法，其特征在于，该方法包括以下步骤：
步骤一、提供所述第一测试结构，采用Cgc测试方法测试所述第一测试结构获得电容C1；
步骤二、提供所述第二测试结构，采用Cgc测试方法测试所述第二测试结构获得电容C2；
步骤三、将步骤一中的所述电容C1减去步骤二中的所述电容C2，得到栅氧化层电容C3；
步骤四、利用电容公式，计算出所述栅氧化层等效电学厚度。
5.根据权利要求4所述的测试方法，其特征在于：步骤二中的所述寄生电容包括所述栅极与源\漏极之间的电容Cf、所述栅极与所述栅极下方的STI区之间的电容Cov、所述栅极与接触孔之间的电容Cctg、所述栅极与所述源\漏极上的接触孔所连接的金属之间的电容Cm2p；所述栅极上的接触孔连接的金属与所述源\漏极上的接触孔所连接的金属之间的电容Cm2m。
6.根据权利要求4所述的测试方法，其特征在于：步骤一中的采用Cgc测试方法获得所述第一测试结构的电容C1的方法包括以下步骤：(1)在与所述第一测试结构的栅极连接的所述金属上施加交流电压小信号；(2)通过与所述第一测试结构的源极或漏极连接的所述金属上的测试焊垫收集电流信号；(3)对所收集的电流进行时间的积分，计算出电荷量；(4)根据电压与电荷量的关系，计算出所述第一测试结构的电容C1，其中，I1为电流信号，U1为电压信号。
7.根据权利要求4所述的测试方法，其特征在于：步骤二中采用Cgc测试方法获得所述第二测试结构的电容C2的方法包括以下步骤：(a)在与所述第二测试结构的栅极连接的所述金属上施加交流电压小信号；(b)通过与所述第二测试结构的源极或漏极的接触孔连接的所述金属上的测试焊垫收集电流信号；(c)对所收集的电流进行时间的积分，计算出电荷量；(d)根据电压与电荷量的关系，计算出该第二测试结构的寄生电容C2，其中，I2为电流信号，U2为电压信号。
8.根据权利要求4所述的测试方法，其特征在于：步骤(1)或步骤(a)中所施加的电压信号为频率为100KHz的电压信号。
9.根据权利要求4所述的测试方法，其特征在于：步骤四中的所述栅氧化层等效电学厚度为该栅氧化层的电学厚度。
CN202011154146.3A 2020-10-26 2020-10-26 一种用于ac校准的测试结构和测试方法 Active CN112366145B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011154146.3A CN112366145B (zh) 2020-10-26 2020-10-26 一种用于ac校准的测试结构和测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011154146.3A CN112366145B (zh) 2020-10-26 2020-10-26 一种用于ac校准的测试结构和测试方法

Publications (2)

Publication Number Publication Date
CN112366145A CN112366145A (zh) 2021-02-12
CN112366145B true CN112366145B (zh) 2024-08-06

Family

ID=74510382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011154146.3A Active CN112366145B (zh) 2020-10-26 2020-10-26 一种用于ac校准的测试结构和测试方法

Country Status (1)

Country Link
CN (1) CN112366145B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113948575B (zh) * 2021-09-18 2024-08-06 上海华力集成电路制造有限公司 拆分FinFET的寄生电容的结构和方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1571164A (zh) * 2003-04-18 2005-01-26 三星电子株式会社 具有网型栅极电极的mos晶体管
CN110265315A (zh) * 2019-06-19 2019-09-20 上海华力集成电路制造有限公司 一种栅氧化层等效厚度的精确测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4614522B2 (ja) * 2000-10-25 2011-01-19 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7656183B2 (en) * 2008-01-17 2010-02-02 United Microelectronics Corp. Method to extract gate to source/drain and overlap capacitances and test key structure therefor
CN102866303A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 纳米器件沟道超薄栅介质电容测试方法
CN102956620B (zh) * 2012-12-03 2017-03-01 上海集成电路研发中心有限公司 Mos晶体管结电容测试结构及表征方法
CN103928442B (zh) * 2013-01-16 2017-02-08 中芯国际集成电路制造(上海)有限公司 一种场效应管重叠电容的测试结构及方法
US9001580B1 (en) * 2013-12-04 2015-04-07 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
US9741726B2 (en) * 2014-12-05 2017-08-22 Semiconductor Components Industries, Llc Non-volatile memory cell and method of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1571164A (zh) * 2003-04-18 2005-01-26 三星电子株式会社 具有网型栅极电极的mos晶体管
CN110265315A (zh) * 2019-06-19 2019-09-20 上海华力集成电路制造有限公司 一种栅氧化层等效厚度的精确测试方法

Also Published As

Publication number Publication date
CN112366145A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
US8691599B2 (en) Parameter extraction method for semiconductor device
CN102522386B (zh) 栅氧化层界面陷阱密度测试结构及测试方法
CN103367193B (zh) 栅氧化层陷阱密度及位置的测试方法及装置
CN110265315B (zh) 一种栅氧化层等效厚度的精确测试方法
WO2014032416A1 (zh) 栅氧化层界面陷阱密度测试结构及测试方法
CN102157411B (zh) Mosfet器件电学特性变化测量方法
CN103617319A (zh) 一种iii-v族mosfet的小信号模型参数直接提取方法
CN112366145B (zh) 一种用于ac校准的测试结构和测试方法
WO2012126237A1 (zh) 一种soi场效应晶体管spice模型系列的建模方法
US7631281B2 (en) Method for modeling varactor by direct extraction of parameters
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
US8108175B2 (en) Method for determining self-heating free I-V characterstics of a transistor
US7521946B1 (en) Electrical measurements on semiconductors using corona and microwave techniques
CN102841300A (zh) 测试mos器件温度特性的结构及方法
CN104716065A (zh) 金属氧化物半导体场效应晶体管电容-电压特性修正方法
CN103915360B (zh) 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN109473367B (zh) 一种soi工艺中mos电容测试结构及其实现方法
El Ghouli et al. Analog and RF modeling of FDSOI UTBB MOSFET using Leti-UTSOI model
CN104022102B (zh) 晶体管重叠电容的测试结构及其测试方法
JP4748552B2 (ja) Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体
CN112666506A (zh) 集成电路校准用在片电容标准样片
CN114509657A (zh) 改善wat测试精度的测试单元及其测试方法
US7088123B1 (en) System and method for extraction of C-V characteristics of ultra-thin oxides
JP3080043B2 (ja) Ｍｏｓｆｅｔオーバーラップ長測定方法
JPH11154696A (ja) Ｍｏｓｆｅｔ容量測定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant