[go: up one dir, main page]

CN112335034B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112335034B
CN112335034B CN201880094847.7A CN201880094847A CN112335034B CN 112335034 B CN112335034 B CN 112335034B CN 201880094847 A CN201880094847 A CN 201880094847A CN 112335034 B CN112335034 B CN 112335034B
Authority
CN
China
Prior art keywords
printed circuit
circuit board
thick copper
wiring pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880094847.7A
Other languages
English (en)
Other versions
CN112335034A (zh
Inventor
森胁孝雄
宫胁胜巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112335034A publication Critical patent/CN112335034A/zh
Application granted granted Critical
Publication of CN112335034B publication Critical patent/CN112335034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的半导体装置(50)具备：厚铜部件(14)，形成多个外部电极端子(5、6)，并且在其端子中的一个安装有半导体芯片(1)；印刷电路基板(3)，配置于厚铜部件(14)的表面，并且具备使厚铜部件(14)的表面的一部分露出的开口部(29)、布线图案(21)以及将图案(21)与厚铜部件(14)连接的导电性的导通孔(7)；芯片(1)，安装于厚铜部件(14)的通过开口部(29)而露出的表面并且通过金属线(12)与图案(21)连接；电子部件(4)，安装于印刷电路基板(3)的作为与厚铜部件(14)相反的一侧的表面，并且与图案(21)连接；以及盖(10)或者环氧树脂(28)，将印刷电路基板(3)的作为与厚铜部件(14)相反的一侧的表面、芯片(1)、电子部件(4)以及金属线(12)密封。

Description

半导体装置
技术领域
本申请涉及半导体装置。
背景技术
对于以移动电话基站为代表的无线通信系统而言，预计第5代移动通信系统(5G)将在未来作为下一代通信方式被启用。与以往系统相比该通信系统是能够大量同时和大容量连接的通信方式，尤其被认为天线设置在以高密度地域为中心的许多区域。为了实现这些要求，需要一种小型、低功耗、并且低成本的半导体装置，其相对于第4代移动通信系统中使用的半导体装置而言不会存在极端的成本增大。
当前，考虑到客户的使用便利性，诸如移动通信系统之类的用于无线通信的半导体装置采用了以下模块构造，即，在印刷电路基板上形成高频电路，将半导体元件的芯片(半导体芯片)和芯片电容器等电子部件同时安装于这些电路上，并在印刷电路基板上整合高频信号。
一般来说，模块构造的半导体装置中所使用的印刷电路基板使用以玻璃环氧树脂(glass epoxy resin)等为基材的有机基板。但是，这些基材的热传导率非常差，因此热阻抗高，在使用了以高电力密度进行有源动作的半导体元件(有源元件)、例如GaN(GalliumNitride)元件等的放大器的情况下，由半导体元件的温度上升导致特性劣化。因此，必须减少半导体元件本身的热阻抗，并且必须将构成放大器的半导体元件的栅极间隔加宽至必要量以上，从而存在形成有半导体元件的芯片的尺寸变大的问题。伴随着半导体元件的芯片尺寸的增大，安装面积增大，从而半导体装置的封装尺寸的增大成为问题。若半导体元件的尺寸变大，则芯片的成本增大，因此期望半导体元件的尺寸尽量小。
为了减少半导体装置的热阻抗，也存在以下结构，即，通过设为如QFN(Quad FlatNon lead package：方形扁平无引脚封装)等那样采用引线框并将内置有高频电路的MMIC(Monolithic Microwave Integrated Circuit：单片微波集成电路)直接安装于铜框的半导体装置、或者由为了减少成本而将作为无源元件的高频电路形成于GaAs(GalliumArsenide)等半导体的另一芯片(半导体芯片)构成并将有源元件(半导体芯片)直接安装于铜框的半导体装置，从而减少半导体装置的热阻抗。但是，若采用大量的半导体芯片，则安装面积增大，从而存在半导体装置的封装尺寸增大的问题。
在QFN等使用了引线框的封装构造中，将有源元件和无源元件的半导体芯片直接安装于铜框。但是，若所采用的高频电路变得复杂，则例如在采用基站用高输出放大器中所采用的多尔蒂电路的情况下，为了在一个芯片上构成其多尔蒂电路的全部，即为了MMIC化而芯片尺寸变得巨大，在6GHz以下的频率一般难以将电路全部IC化并装纳于一个封装内。另外，即使在6GHz以上的频率，芯片的成本也增大，从而半导体装置的成本增大。
为了将复杂的高频电路收纳于一个封装，一般使用有多层布线的印刷电路基板。在专利文献1中公开了具备表面安装有半导体元件的第一玻璃环氧基板、形成有焊料凸块(Solder bump)的第二玻璃环氧基板、以及埋设于第一玻璃环氧基板与第二玻璃环氧基板之间的复合层的多个固体电解质电容器的半导体装置。
专利文献1：日本特开2006-216755号公报(图1)
专利文献1所公开的半导体装置的封装构造能够使用形成于第一和第二玻璃环氧基板(印刷电路基板)的多层的布线和固体电解质电容器等电子部件来构成电路，因此能够将复杂的高频电路搭载于半导体装置。但是，对于通常的印刷电路基板、即在上下表面(表背面)形成有高频电路的两面板(两面印刷电路基板)、或者使用积层法(Build up method)层叠的印刷电路基板(多层印刷电路基板)而言，热传导率低，从而不能将从半导体元件产生的热充分地排热，即排热性差。因此，半导体装置的热阻抗变高，作为结果为了降低有源元件本身的热阻抗而需要扩大有源元件的栅极间隔，从而存在有源元件的芯片尺寸变大的问题。
专利文献1所公开的半导体装置的封装构造，虽然能够搭载复杂的高频电路，但是因印刷电路基板的不充分的排热性，而导致半导体元件的芯片尺寸增大，存在半导体装置的封装尺寸增大的问题。因此，专利文献1所公开的半导体装置的封装构造，不能在具有不增大封装尺寸的高排热性的同时搭载复杂的高频电路。
发明内容
本申请说明书所公开的技术的目的在于提供一种具有高的排热性并且能够搭载复杂的高频电路的半导体装置、即提供一种即使搭载复杂的高频电路也能够维持高的排热性的半导体装置。
本申请说明书所公开的一个例子的半导体装置是与要被安装的安装对象装置连接的多个外部电极端子形成于背面并且搭载有处理高频信号的半导体芯片的半导体装置。一个例子的半导体装置具备：厚铜部件，形成多个外部电极端子，并且在多个外部电极端子中的一个外部电极端子安装有半导体芯片；和印刷电路基板，配置于厚铜部件的表面，并且具备使厚铜部件的表面的一部分露出的开口部、布线图案、以及将布线图案与厚铜部件连接的导电性的导通孔。一个例子的半导体装置还具备：半导体芯片，安装于厚铜部件的通过开口部而露出的表面，并且通过金属线与布线图案连接；电子部件，安装于印刷电路基板的作为与厚铜部件相反的一侧的表面并且与布线图案连接；以及盖或者环氧树脂，将印刷电路基板的作为与厚铜部件相反的一侧的表面、半导体芯片、电子部件以及金属线密封。
本申请说明书所公开的一个例子的半导体装置在厚铜部件的通过形成于印刷电路基板的开口部而露出的表面安装半导体芯片，并且露出厚铜部件的背面，因此即使搭载复杂的高频电路，也能够维较高的排热性。
附图说明
图1是实施方式1所涉及的半导体装置的剖面的示意图。
图2是表示图1的半导体装置的表面侧的部件配置的图。
图3是表示图1的半导体装置的背面的图。
图4是实施方式1所涉及的另一半导体装置的剖面的示意图。
图5是实施方式2所涉及的半导体装置的剖面的示意图。
图6是实施方式3所涉及的半导体装置的剖面的示意图。
图7是实施方式4所涉及的半导体装置的剖面的示意图。
图8是实施方式5所涉及的半导体装置的剖面的示意图。
图9是表示图8的连接部件的第一个例子的图。
图10是表示图8的连接部件的第二例子的图。
图11是表示图8的半导体装置的背面的图。
图12是实施方式6所涉及的半导体装置的剖面的示意图。
图13是搭载有半导体芯片和陶瓷基板的半导体装置的剖面的示意图。
具体实施方式
实施方式1
图1是实施方式1所涉及的半导体装置的剖面的示意图。图2是表示图1的半导体装置的表面侧的部件配置的图，图3是表示图1的半导体装置的背面的图。图1的剖面的示意图是图2中的A-A的剖面的示意图。实施方式1的半导体装置50具备印刷电路基板3、半导体芯片1、2、电子部件4、形成于印刷电路基板3的背面的厚铜部件14、以及将半导体芯片1、2、电子部件4及印刷电路基板3的表面(与背面相反的一侧的面)密封的盖10。印刷电路基板3是一般使用的通用的印刷电路基板。印刷电路基板3具备使用以FR-4(Flame Retardant Type4)、FR-5(Flame Retardant Type 5)等树脂为基底的材料的树脂基材23、在该树脂基材23的表面或者内层由布线图案21形成的高频电路、以及作为在印刷电路基板3的局部贯通而成的孔的开口部29。厚铜部件14是具有100μm以上的厚度的厚铜，由厚铜部件14形成有外部电极端子5、6。外部电极端子5是搭载半导体芯片1、2的外部电极端子，外部电极端子6是配置于外部电极端子5的外周侧的外部电极端子。印刷电路基板3的开口部29形成为露出外部电极端子5的表面的一部分。半导体芯片1是处理频率在1GHz以上的高频信号并输出1W以上的电力的、即形成有以高电力密度进行有源动作的半导体元件(有源元件)的半导体芯片。形成于半导体芯片1的有源元件例如是高电力密度的GaN元件。半导体芯片2是形成有构成搭载于半导体装置50的高频电路的一部分的传送线路等的无源元件的半导体芯片。半导体芯片2例如是GaAs等的半导体的芯片。
在图1中，示出了具有两层布线图案21(第一布线图案22a、第二布线图案22b)的印刷电路基板3。印刷电路基板3的表面侧的布线图案是第一布线图案22a，形成于印刷电路基板3的内部的内层的布线图案是第二布线图案22b。如图2所示，第一布线图案22a通过多个布线25而被图案化。第二布线图案22b也与第一布线图案22a相同地通过多个布线25而被图案化。电子部件4是芯片电容器等无源元件，并且是构成半导体装置50的高频电路的部件。使用贴片机(Mounter)将电子部件4放置于第一布线图案22a的布线25所被设定的位置、即所被配置的焊料上，并通过回流等方式将焊料熔融，由此将其固定于印刷电路基板3。
在外部电极端子5的通过印刷电路基板3的开口部29露出的表面(与印刷电路基板3对置的面)，通过贴片材料(die bonding material)8直接安装半导体芯片1、2。贴片材料8是固化温度为低温(260℃以下)并且热阻抗小的银膏或者烧结银等。作为形成于印刷电路基板3的贯通孔的开口部29的内部形成为空腔9。安装于外部电极端子5的表面的半导体芯片1、2通过金属线12与印刷电路基板3的表面的第一布线图案22a连接。印刷电路基板3的表面的第一布线图案22a通过在通孔27中填充有铜的导通孔7、即导电性的导通孔7与印刷电路基板3的内部的第二布线图案22b连接。第二布线图案22b通过在通孔27中填充有铜的导通孔7与形成于印刷电路基板3的背面的外部电极端子5、6连接。形成于印刷电路基板3的布线图案21和外部电极端子5、6经由导通孔7电连接。此外，一般的导通孔在通孔27的内表面形成金属镀层，并在金属镀层的内部填充印刷电路基板3的树脂基材23。但是，实施方式1的导通孔7为在通孔27中填充有铜的结构，因此能够提高印刷电路基板3的排热性。
图1所示的多层构造的印刷电路基板3例如在使用积层法来形成构成高频电路的布线之后反复进行树脂基材23和布线用金属层(铜层)的层叠、开孔加工(通孔形成加工)、导通孔填充、布线形成加工而制成。此外，印刷电路基板3并不局限于多层构造的印刷电路基板、即多层印刷电路基板，也可以是布线层仅为表面的单面印刷电路基板、或者布线层形成于表面和背面的两面印刷电路基板。
对半导体装置50的组装方法进行说明。准备在未形成开口部29的印刷电路基板3的背面形成有厚铜部件14的带厚铜印刷电路基板。在印刷电路基板3的表面侧的第一布线图案22a，通过焊料印刷法(solder printing method)等而将焊料形成于所需的部位。使用贴片机将电子部件4放置于焊料之上，通过回流等方式将焊料熔融，由此固定于印刷电路基板3(电子部件安装工序)。此外，为了根据需要除去焊料所包含的焊剂成分，也存在用清洗液来清洗的情况。
在安装有电子部件4的带厚铜印刷电路基板，在安装半导体芯片1、2的区域通过激光或者钻孔而形成到达至厚铜部件14的开口部29(开口部形成工序)。在带厚铜印刷电路基板形成开口部29后，在外部电极端子5的通过开口部29而露出的表面(与印刷电路基板3对置的面)，通过贴片材料8直接安装半导体芯片1、2(半导体芯片安装工序)。
其后，使用金线等金属线12将形成于印刷电路基板3的布线图案21与半导体芯片1、2连接(线连接工序)。另外，在线连接工序中，使用金属线12将半导体芯片1与半导体芯片2连接。通过线连接工序，将形成有有源元件的半导体芯片1、与形成有无源元件的半导体芯片2及半导体芯片2以外的高频电路连接，从而使电信号在形成有有源元件的半导体芯片1与高频电路之间流动。执行了电子部件安装工序、开口部形成工序、半导体芯片安装工序、线连接工序的半导体装置50的基本构造体成为从图1中移除了盖10那样的构造体。
对于执行了电子部件安装工序、开口部形成工序、半导体芯片安装工序、线连接工序的半导体装置50的基本构造体，通过由金属或者树脂形成的盖10将印刷电路基板3、电子部件4、半导体芯片1、2密封(盖密封工序)。另外，如图4所示，也可以通过环氧树脂28来密封半导体装置50的基本构造体。图4是实施方式1所涉及的另一半导体装置的剖面的示意图。在图4所示的半导体装置50的情况下，执行树脂密封工序。在树脂密封工序中，将半导体装置50的基本构造体插入于传递模(transfer mold)并通过熔融的环氧树脂28来将印刷电路基板3、电子部件4、半导体芯片1、2密封。
此外，在执行盖密封工序或者树脂密封工序的印刷电路基板3形成为能够密封多个半导体装置50的情况下，使用切割机等来进行分片化，从而一片一片地分离半导体装置。
在图2中，示出了搭载有一个半导体芯片1和两个半导体芯片2的半导体装置50，但并不限定于此。至少搭载有一个以上的半导体芯片1即可。另外，在半导体装置50包括多尔蒂电路的情况下，需要两个有源元件，因此在半导体芯片1形成有两个有源元件。此外，在半导体装置50包括多尔蒂电路的情况下，也可以将两个有源元件形成于各半导体芯片1。在该情况下，在半导体装置50搭载两个半导体芯片1。
用于实施方式1的半导体装置50的印刷电路基板3是在表面形成有高频电路的单面印刷电路基板或者两面印刷电路基板、或者将形成有高频电路的印刷电路基板层叠而成的多层印刷电路基板中，在局部的区域形成有贯通的开口部29的一般的通用印刷电路基板。实施方式1的半导体装置50是组合作为一般的通用印刷电路基板的印刷电路基板3、和厚铜部件14的构造。实施方式1的半导体装置50在形成于印刷电路基板3的空腔9的底面、即外部电极端子5的通过开口部29而露出的表面直接安装一个以上的半导体芯片1、或者一个以上的半导体芯片1和构成高频电路的一部分的半导体芯片2。因此，实施方式1的半导体装置50将来自形成有有源元件的半导体芯片1的发热向厚铜部件14(外部电极端子5)排热，因此不经由热传导率差的印刷电路基板3的树脂基材23就能够有效地将热排出。因此，实施方式1的半导体装置50能够确保高的排热性，防止由热引起的高频特性的劣化。另外，实施方式1的半导体装置50通过热阻抗小的贴片材料8将一个以上的半导体芯片1、或者一个以上的半导体芯片1和构成高频电路的一部分的半导体芯片2直接安装于外部电极端子5的表面，因此实现更高的排热性，从而能够实现优异的高频特性。
另外，实施方式1的半导体装置50通过采用印刷电路基板3，能够进行芯片电容器等电子部件4的搭载，并在印刷电路基板形成有用于整合高频信号的高频电路，即能够通过印刷电路基板3进行高频整合。另外，实施方式1的半导体装置50通过采用多层构造的印刷电路基板3，能够在印刷电路基板3内构成高频电路的一部分，因此不极端地加大半导体装置的表面侧和背面侧的面积就能够构成复杂的高频电路。
实施方式1的半导体装置50通过组合通用的印刷电路基板3和厚铜部件14，能够实现基本的功能、即对移动通信系统等中所使用的半导体芯片1进行信号处理的1GHz以上的高频信号进行整合的功能、和对由该半导体芯片1所输出的1W以上的电力而产生的发热进行排出的功能。实施方式1的半导体装置50通过组合多层构造的印刷电路基板3和厚铜部件14，能够实现基站用放大器中所采用的以多尔蒂电路为代表的复杂的电路结构。实施方式1的半导体装置50通过组合多层构造的印刷电路基板3和厚铜部件14，能够实现高的排热性，因此无需扩大形成于半导体芯片1的有源元件的栅极间隔，即能够实现半导体芯片1的小型化，因此能够廉价地实现。实施方式1的半导体装置50通过组合多层构造的印刷电路基板3和厚铜部件14，具有即使搭载复杂的电路结构也具有充分的排热功能的封装构造，因此能够实现高性能的高频特性。
如以上那样，实施方式1的半导体装置50是将与所安装的安装对象装置连接的多个外部电极端子5、6形成于背面并且搭载有处理高频信号的半导体芯片1的半导体装置。实施方式1的半导体装置50具备：厚铜部件14，形成多个外部电极端子5、6，并且在多个外部电极端子5、6中的一个端子安装半导体芯片1；和印刷电路基板3，配置于厚铜部件14的表面，并且具备使厚铜部件14的表面的一部分露出的开口部29、布线图案21、以及将布线图案21与厚铜部件14连接的导电性的导通孔7。实施方式1的半导体装置50还具备：半导体芯片1，安装于厚铜部件14的通过开口部29而露出的表面，并且通过金属线12与布线图案21连接；电子部件4，安装于印刷电路基板3的作为与厚铜部件14相反的一侧的表面，并且与布线图案21连接；以及盖10或者环氧树脂28，将印刷电路基板3的作为与厚铜部件14相反的一侧的表面、半导体芯片1、电子部件4、金属线12密封。实施方式1的半导体装置50通过这样的结构，从而在厚铜部件14的通过形成于印刷电路基板3的开口部29而露出的表面安装半导体芯片1，并且露出厚铜部件14的背面，因此即使搭载复杂的高频电路，也能够维持高的排热性。
实施方式2
图5是实施方式2所涉及的半导体装置的剖面的示意图。对与实施方式1的半导体装置50相同的结构元件标注相同的附图标记并省略重复的说明。此外，在其他的实施方式中，对与实施方式1的半导体装置50相同的结构元件也标注相同的附图标记并省略重复的说明。实施方式2的半导体装置50与实施方式1的半导体装置50的不同点在于，在印刷电路基板3的开口部29的侧面形成有凹部11、即在开口部29的侧面具有凹部11。其中，凹部11可以处于开口部29的侧面的任意位置。
形成于实施方式1所示的印刷电路基板3的空腔9，由于限制用于构成其他高频电路的印刷电路基板3的区域，因此期望尽量小。因此，空腔9内的安装区域、即外部电极端子5的通过开口部29而露出的表面区域，作为通过银膏或者烧结银等贴片材料8来安装半导体芯片1、2的区域难以确保充分宽的区域，因此对贴片材料8的涂覆量和涂覆位置要求高的精度。因此，在贴片材料8的涂覆量和位置精度产生偏差而在空腔9内涂覆了必要量以上的贴片材料8的情况下，贴片材料8在开口部29的侧面爬升，从而贴片材料8有可能污染连接金属线12的第一布线图案22a的连接区域。但是，实施方式2的半导体装置50由于在印刷电路基板3的开口部29的侧面形成有凹部11，因此不需要的贴片材料8向凹部11逃逸，从而能够防止贴片材料8向印刷电路基板3的表面的爬升。
实施方式2的半导体装置50能够使不需要的贴片材料8向凹部11逃逸，因此无需贴片材料8的高的涂覆精度。实施方式2的半导体装置50由于无需提高贴片材料8的涂覆精度，因此能够减小涂覆贴片材料8的装置的功能制约。另外，实施方式2的半导体装置50能够防止贴片材料8在开口部29的侧面爬升，从而能够防止印刷电路基板3中的金属线12的连接区域的污染，因此能够提高半导体装置50的组装成品率，从而能够实现高品质的金属线连接(打线接合)。另外，实施方式2的半导体装置50由于具备实施方式1的半导体装置50的构造，因此起到与实施方式1的半导体装置50相同的效果。
实施方式3
图6是实施方式3所涉及的半导体装置的剖面的示意图。实施方式3的半导体装置50与实施方式1的半导体装置50的不同点在于，形成于印刷电路基板3的表面的第一布线图案22a的以厚铜部件14为基准的高度是半导体芯片1、2的以厚铜部件14为基准的高度的-10％～+10％。在图6中，示出了形成于印刷电路基板3的表面的第一布线图案22a的以厚铜部件14为基准的高度与半导体芯片1、2的以厚铜部件14为基准的高度相等的例子、即形成于印刷电路基板3的表面的第一布线图案22a的表面位置与半导体芯片1、2的表面位置相等的例子。如图6所示，以厚铜部件14为基准的第一布线图案22a的表面位置与半导体芯片1、2的表面位置相等。对于实施方式3的半导体装置50而言，以厚铜部件14为基准的第一布线图案22a的表面位置与半导体芯片1、2的表面位置相等，因此能够最短地形成将印刷电路基板3的第一布线图案22a与半导体芯片1、2连接的金属线12的长度。
对使以厚铜部件14为基准的第一布线图案22a的表面位置与半导体芯片1、2的表面位置相等的方法进行说明。第一方法是减薄印刷电路基板3的厚度来使以厚铜部件14为基准的第一布线图案22a的表面位置与半导体芯片1、2的表面位置相等的方法。例如，通过选择印刷电路基板3的树脂基材23的介电常数等，而能够变更印刷电路基板3的厚度。另外，也可以变更第一布线图案22a，22b的厚度。第二方法是加厚半导体芯片1、2来使以厚铜部件14为基准的第一布线图案22a的表面位置与半导体芯片1、2的表面位置相等的方法。第三方法是并用第一方法和第二方法来使以厚铜部件14为基准的第一布线图案22a的表面位置与半导体芯片1、2的表面位置相等的方法。在图6中，示出了通过第三方法，而使以厚铜部件14为基准的第一布线图案22a的表面位置与半导体芯片1、2的表面位置相等的例子。
在形成于印刷电路基板3的表面的第一布线图案22a的以厚铜部件14为基准的高度与半导体芯片1、2的以厚铜部件14为基准的高度相等的例子中，能够最短地形成将印刷电路基板3的第一布线图案22a与半导体芯片1、2连接的金属线12的长度。但是，只要形成于印刷电路基板3的表面的第一布线图案22a的以厚铜部件14为基准的高度是半导体芯片1、2的以厚铜部件14为基准的高度的-10％～+10％，就能够通过长度充分短的的金属线12将第一布线图案22a与半导体芯片1、2连接。
构成于印刷电路基板3的高频电路包括将形成有有源元件的半导体芯片1、形成有无源元件的半导体芯片2与第一布线图案22a连接的金属线12。若能够缩短金属线12的长度，则能够使在金属线12的连接工序以后形成的高频电路的结构具有自由度。即，能够使高频电路的调整容易。若金属线12长到必要量以上，则需要构成用于抵消在金属线12的连接工序以后不需要的长度的电路，从而高频电路的调整变得复杂，调整作业变长，由此生产率降低。
实施方式3的半导体装置50通过缩短将半导体芯片1、2、与形成于印刷电路基板3的表面的第一布线图案22a连接的金属线12的线长度，能够提高高频电路的结构的自由度、即高频电路的设计自由度。另外，实施方式3的半导体装置50通过构成线长度短的金属线12，能够抑制由线长度的偏差所导致的高频特性的偏差。实施方式3的半导体装置50由于具备实施方式1的半导体装置50的构造，因此起到与实施方式1的半导体装置50相同的效果。
实施方式4
图7是实施方式4所涉及的半导体装置的剖面的示意图。实施方式4的半导体装置50与实施方式1的半导体装置50的不同点在于，印刷电路基板3是多层印刷电路基板，并且通过形成为阶梯状的开口部29而露出的内部的第二布线图案22b的以厚铜部件14为基准的高度是半导体芯片1、2的以厚铜部件14为基准的高度的-10％～+10％。在图7中，示出了通过形成为阶梯状的开口部29而露出的内部的第二布线图案22b的以厚铜部件14为基准的高度与半导体芯片1、2的以厚铜部件14为基准的高度相等的例子、即通过形成为阶梯状的开口部29而露出的内部的第二布线图案22b的表面位置与半导体芯片1、2的表面位置相等的例子。如图7所示，以厚铜部件14为基准的印刷电路基板3的内部的第二布线图案22b的表面位置与半导体芯片1、2的表面位置相等。实施方式4的半导体装置50由于以厚铜部件14为基准的印刷电路基板3的内部的第二布线图案22b的表面位置与半导体芯片1、2的表面位置相等，因此能够最短地形成将印刷电路基板3的第二布线图案22b与半导体芯片1、2连接的金属线12的长度。
在搭载于半导体装置50的高频电路复杂的情况下，多层构造的印刷电路基板3的层数增大，从而印刷电路基板3的厚度变厚。在以厚铜部件14为基准的印刷电路基板3的表面的第一布线图案22a的表面位置比半导体芯片1、2的表面位置高的情况下，适当地选择多层构造的印刷电路基板3的内部的布线图案(第二布线图案22b)并以该布线图案(第二布线图案22b)露出的方式形成开口部29，从而能够使以厚铜部件14为基准的印刷电路基板3的内部的第二布线图案22b的表面位置与半导体芯片1、2的表面位置相等。另外，在搭载于半导体装置50的高频电路不复杂的情况下，也可以适当地选择多层构造的印刷电路基板3的层数。在图7中，示出了将多层构造的印刷电路基板3的层数选择为2、即使用双层构造的印刷电路基板3并且以厚铜部件14为基准的印刷电路基板3的内部的第二布线图案22b的表面位置与半导体芯片1、2的表面位置相等的例子。
另外，也可以并用适当地选择通过开口部29而露出的印刷电路基板3的内部的布线图案(第二布线图案22b)来形成阶梯状的开口部29、和在实施方式3中说明的3个方法。对使以厚铜部件14为基准的第二布线图案22b的表面位置与半导体芯片1、2的表面位置相等的其他的方法进行说明。第一方法是减薄印刷电路基板3的厚度并且适当地选择通过开口部29而露出的印刷电路基板3的内部的布线图案(第二布线图案22b)来使以厚铜部件14为基准的第二布线图案22b的表面位置与半导体芯片1、2的表面位置相等的方法。例如，通过选择印刷电路基板3的树脂基材23的介电常数等，而能够变更印刷电路基板3的厚度。另外，也可以变更第一布线图案22a，22b的厚度。第二方法是加厚半导体芯片1、2并且适当地选择通过开口部29而露出的印刷电路基板3的内部的布线图案(第二布线图案22b)来形成阶梯状的开口部29，从而使以厚铜部件14为基准的第二布线图案22b的表面位置与半导体芯片1、2的表面位置相等的方法。第三方法是并用第一方法和第二方法来使以厚铜部件14为基准的第二布线图案22b的表面位置与半导体芯片1、2的表面位置相等的方法。
在通过形成为阶梯状的开口部29而露出的内部的第二布线图案22b的以厚铜部件14为基准的高度与半导体芯片1、2的以厚铜部件14为基准的高度相等的例子中，能够最短地形成将印刷电路基板3的第二布线图案22b与半导体芯片1、2连接的金属线12的长度。但是，只要通过形成为阶梯状的开口部29而露出的内部的第二布线图案22b的以厚铜部件14为基准的高度是半导体芯片1、2的以厚铜部件14为基准的高度的-10％～+10％，就能够通过长度充分短的的金属线12将第二布线图案22b与半导体芯片1、2连接。
构成于印刷电路基板3的高频电路包括将形成有有源元件的半导体芯片1、形成有无源元件的半导体芯片2与布线图案连接的金属线12。若能够缩短金属线12的长度，则能够使在金属线12的连接工序以后形成的高频电路的结构具有自由度。即，能够使高频电路的调整容易。若金属线12长到必要量以上，则需要构成用于抵消在金属线12的连接工序以后不需要的长度的电路，从而高频电路的调整变得复杂，调整作业变长，由此导致生产率降低。
实施方式4的半导体装置50使多层构造的印刷电路基板3的内部的布线图案(第二布线图案22b)通过阶梯状的开口部29而露出，并缩短将所露出的第二布线图案22b与半导体芯片1、2连接的金属线12的线长度，由此能够提高高频电路的结构的自由度、即高频电路的设计自由度。另外，实施方式4的半导体装置50通过构成线长度短的金属线12，能够抑制由线长的偏差所导致的高频特性的偏差。实施方式4的半导体装置50由于具备实施方式1的半导体装置50的构造，因此起到与实施方式1的半导体装置50相同的效果。
实施方式5
图8是实施方式5所涉及的半导体装置的剖面的示意图。图9是表示图8的连接部件的第一个例子的图，图10是图8的连接部件的第二例子的图。图11是表示图8的半导体装置的背面的图。实施方式5的半导体装置50与实施方式1的半导体装置50的不同点在于，具备配置于厚铜部件14的表面侧(半导体芯片1、2的安装面侧)的第一印刷电路基板(表面侧印刷电路基板)3a、和配置于厚铜部件14的背面侧(与半导体芯片1、2的安装面相反的面侧)的第二印刷电路基板(背面侧印刷电路基板)3b。实施方式5的半导体装置50在图1所示的结构的基础上在厚铜部件14的背面还配置有第二印刷电路基板3b。
实施方式5的半导体装置50具备第一印刷电路基板3a、第二印刷电路基板3b、半导体芯片1、2、电子部件4、形成于第一印刷电路基板3a的背面的厚铜部件14、以及将半导体芯片1、2、电子部件4以及第一印刷电路基板3a的表面(与背面相反的一侧的面)密封的盖10。半导体芯片1、2通过贴片材料8直接安装于厚铜部件14的通过第一印刷电路基板3a的开口部29而露出的表面(与第一印刷电路基板3a对置的面)。第一印刷电路基板3a与在实施方式1中说明的印刷电路基板3相同。第二印刷电路基板3b在未形成开口部29这一点上与第一印刷电路基板3a不同。由于第一印刷电路基板3a的开口部29在开口部形成工序中形成，因此对于第二印刷电路基板3b而言，除了开口部29以外的结构、制造方法相同。实施方式5的厚铜部件14与实施方式1不同，配置于半导体装置50的内部，而未露出，因此未形成外部电极端子5、6。外部电极端子5、6不是形成于厚铜部件14，而是形成于第二印刷电路基板3b的露出面的布线图案(第一布线图案22a)。
在图8中，示出了具有两层布线图案21(第一布线图案22a、第二布线图案22b)的印刷电路基板3a、3b。印刷电路基板3a的露出面侧(与厚铜部件14相反的一侧)的布线图案是第一布线图案22a，形成于印刷电路基板3的内部的内层的布线图案是第二布线图案22b。印刷电路基板3b的露出面侧(与厚铜部件14相反的一侧)的布线图案是第一布线图案22a，形成于印刷电路基板3的内部的内层的布线图案是第二布线图案22b。第一布线图案22a、第二布线图案22b通过多个布线25而被图案化，并构成搭载于半导体装置50的高频电路的一部分。印刷电路基板3a、3b的各层(第一布线图案22a、第二布线图案22b)通过在通孔27中填充有铜的导通孔7、即导电性的导通孔7而连接。印刷电路基板3a、3b中的内层的第二布线图案22b为了提高印刷电路基板3a、3b的排热性而局部通过在通孔27中填充有铜的导通孔7而与厚铜部件14连接。印刷电路基板3a和印刷电路基板3b的高频电路经由填充于在厚铜部件14或者配置于厚铜部件14的外周侧的树脂15形成的贯穿孔13的导电性的连接部件19而连接。
贯穿孔13通常被配置于厚部件的表面和背面的印刷电路基板3的树脂(树脂基材23)填充。但是，如图8所示，在厚铜部件14的厚度大于两个印刷电路基板3a、3b的厚度的情况下，不能通过配置于表面和背面的印刷电路基板3a、3b的树脂(树脂基材23)来填充。在该情况下，树脂向贯穿孔13的填充通常需要追加在连接表面和背面的印刷电路基板3a、3b的树脂基材23之前向贯穿孔13填埋填充部件的工序。使用图9、图10对作为填充于贯穿孔13的填充部件的连接部件19进行说明。
图9所示的第一连接部件19具备形成于贯穿孔13的内表面的绝缘性的树脂16、形成于树脂16的内表面的金属17、以及形成于金属17的内表面的导电性树脂18。图10所示的第二连接部件19具备形成于贯穿孔13的内表面的绝缘性的树脂16、形成于树脂16的内表面的金属17、以及形成于金属17的内表面的绝缘性的树脂16。对第一连接部件19的形成方法进行说明。首先，向贯穿孔13的内表面填充绝缘性的树脂16，并在其内部形成贯通孔。通过电镀等方式在贯通孔的内表面形成金属17的层，并向金属17的内表面填充导电性树脂18。第二连接部件19的形成方法与第一连接部件19的形成方法相同。但是，对于第二连接部件19的形成方法而言，向金属17的内表面填充绝缘性的树脂16，这与第一连接部件19的形成方法不同。
对于实施方式5的半导体装置50而言，外部电极端子5、6不是形成于厚铜部件14，而是形成于第二印刷电路基板3b的露出面的布线图案(第一布线图案22a)。如图11所示，通过图案化的布线图案(第一布线图案22a)形成外部电极端子5、6。外部电极端子5是与搭载半导体芯片1、2的厚铜部件14连接的外部电极端子，外部电极端子6是配置于外部电极端子5的外周侧的外部电极端子。在图8中，示出了外部电极端子5经由导通孔7、第二印刷电路基板3b的第二布线图案22b以及导通孔7而与厚铜部件14连接的例子。另外，示出了外部电极端子6经由导通孔7、第二印刷电路基板3b的第二布线图案22b、以及填充于贯穿孔13的连接部件19而与第一印刷电路基板3a的第二布线图案22b连接的例子。对于实施方式5的半导体装置50而言，由于该半导体装置的背面的外部电极端子5、6能够由印刷电路基板3b的露出面的布线图案(第一布线图案22a)形成，因此能够根据安装该半导体装置的无线通信系统等结构装置(安装对象装置)来布局设计半导体装置50的背面的电极。即，实施方式5的半导体装置50能够提高背面的电极图案的设计自由度。另外，实施方式5的半导体装置50通过贴片材料8将半导体芯片1、2直接安装于厚铜部件14的通过第一印刷电路基板3a的开口部29而露出的表面，并将厚铜部件14与该半导体装置的背面的外部电极端子5连接，因此具有高的排热性。即，实施方式5的半导体装置50即使具备多个多层基板，也由于将直接安装有半导体芯片1、2的厚铜部件14与该半导体装置的背面的外部电极端子5连接，因此能够确保高的排热性。
对于实施方式1的半导体装置50而言，由于外部电极端子5、6由厚铜部件14形成，因此在形成外部电极端子5、6的蚀刻加工时，其加工精度被厚铜部件14的厚度限制。在该情况下，安装半导体装置50的安装对象装置的布线图案也受外部电极端子5、6的加工精度的制约，因此有时产生需要增大安装对象装置的布线图案等不良情况。但是，实施方式5的半导体装置50通过采用实施方式5所示的构造，能够根据安装对象装置的布线图案来布局设计该半导体装置的背面的外部电极端子5、6的图案。另外，对于实施方式5的半导体装置50而言，该半导体装置的背面的外部电极端子5(与地线连接的电极端子)通过在通孔27中填充有铜的导通孔7和第二印刷电路基板3b的第二布线图案22b来与厚铜部件14连接，因此能够实现高的排热性。
实施方式5的半导体装置50与外部电极端子5、6由厚铜部件14形成的情况比较，背面的外部电极端子5、6由印刷电路基板3b的第二布线图案22b形成，因此背面的外部电极端子5、6的图案布局的自由度变大，从而能够根据安装对象装置的布线图案的布局来设计外部电极端子5、6的尺寸、位置。实施方式5的半导体装置50由于能够提高安装对象装置的设计自由度，因此能够在安装对象装置中进行有效的排热设计。实施方式5的半导体装置50与实施方式1的半导体装置50相同地具备厚铜部件14，并且将直接安装有半导体芯片1、2的厚铜部件14与该半导体装置的背面的外部电极端子5连接，因此起到与实施方式1的半导体装置50相同的效果。
如以上那样，实施方式5的半导体装置50是将与所安装的安装对象装置连接的多个外部电极端子5、6形成于背面，并且搭载有处理高频信号的半导体芯片1的半导体装置。实施方式5的半导体装置50具备安装半导体芯片1的厚铜部件14、配置于厚铜部件14的表面的印刷电路基板(表面侧印刷电路基板)3a、以及配置于厚铜部件14的背面的另一印刷电路基板3b亦即背面侧印刷电路基板。印刷电路基板3a具备使厚铜部件14的表面的一部分露出的开口部29、布线图案21、以及将布线图案21与厚铜部件14连接的导电性的导通孔7。另一印刷电路基板(背面侧印刷电路基板)3b是具备另一布线图案21、和将另一布线图案21与厚铜部件14连接的导电性的另一导通孔7的印刷电路基板，并且是以向与厚铜部件14相反的一侧露出的方式形成的另一布线图案21构成多个外部电极端子5、6的印刷电路基板。实施方式5的半导体装置50还具备：导电性的连接部件19，将布线图案21与另一布线图案21连接；半导体芯片1，安装于厚铜部件14的通过开口部29而露出的表面，并且通过金属线12与布线图案21连接；电子部件4，安装于印刷电路基板3的作为与厚铜部件14相反的一侧的表面，并且与布线图案21连接；以及盖10或者环氧树脂28，将印刷电路基板3的作为与厚铜部件14相反的一侧的表面、半导体芯片1、电子部件4以及金属线12密封。实施方式5的半导体装置50通过这样的结构，而在厚铜部件14的通过形成于印刷电路基板3的开口部29而露出的表面安装半导体芯片1，并且厚铜部件14的背面与露出的外部电极端子5、6连接，因此即使搭载复杂的高频电路，也能够维持高的排热性。
实施方式6
图12是实施方式6所涉及的半导体装置的剖面的示意图。实施方式6的半导体装置50与实施方式5的半导体装置50的不同点在于，第二印刷电路基板3b具备以包含半导体芯片1的正下方区域的的方式形成的开口部29、和填埋开口部29的铜层24。配置于厚铜部件14的背面侧(与半导体芯片1、2的安装面相反的面侧)的第二印刷电路基板3b以包含形成有有源元件的半导体芯片1的正下方区域的方式形成有开口部29。即，形成于第二印刷电路基板3b的开口部29形成为：包含以厚铜部件14为基准与安装有半导体芯片1的区域对称的位置即半导体芯片对称区域。铜层24形成为填埋形成于第二印刷电路基板3b的开口部29，即配置为覆盖以厚铜部件14为基准与安装有半导体芯片1的区域对称的位置即半导体芯片对称区域。在图12中，示出了以比形成于第一印刷电路基板3a的开口部29更宽的范围形成有第二印刷电路基板3b的开口部29的例子。第二印刷电路基板3b的开口部29在第二印刷电路基板3b的开口部形成工序中形成。第二印刷电路基板3b的开口部形成工序在形成最表面(背面侧的露出面)的第一布线图案22a之前，通过激光或者钻孔而形成到达至厚铜部件14的开口部29。其后，例如通过电镀而在开口部29使铜层24生长为与第一布线图案22a的形成前的树脂基材23共面。在树脂基材23和铜层24的露出面形成第一布线图案22a(外部电极端子形成工序)。外部电极端子5、6形成于第二印刷电路基板3b的露出面的第一布线图案22a。
在图12中，示出了外部电极端子5通过两种连接路径与厚铜部件14连接的例子。第一连接路径与实施方式5相同，是经由在通孔27中填充有铜的导通孔7和第二印刷电路基板3b的第二布线图案22b的路径。第二连接路径是经由铜层24的路径。实施方式6的半导体装置50通过贴片材料8将半导体芯片1、2直接安装于厚铜部件14的通过第一印刷电路基板3a的开口部29而露出的表面，并通过两种连接路径将厚铜部件14与该半导体装置的背面的外部电极端子5连接，因此具有高的排热性。即，实施方式6的半导体装置50即使具备多个多层基板，也由于将直接安装有半导体芯片1、2的厚铜部件14与该半导体装置的背面的外部电极端子5连接，因此能够确保高的排热性。
实施方式5的半导体装置5将不是厚铜的外部电极端子5与厚铜部件14经由在通孔27中填充有铜的导通孔7和第二印刷电路基板3b的第二布线图案22b连接，因此与外部电极端子5由厚铜部件14形成的情况比较，若形成有有源元件的半导体芯片1的发热变大，则有时排热性变差。但是，实施方式6的半导体装置50在配置于厚铜部件14的背面侧(与半导体芯片1、2的安装面相反的面侧)的第二印刷电路基板3b以包含形成有有源元件的半导体芯片1的正下方区域的方式形成开口部29，并经由填埋开口部29的铜层24将厚铜部件14与外部电极端子5连接，因此与实施方式5的半导体装置50相比，能够提高散热性，从而能够确保与由厚铜部件14形成外部电极端子5的情况同等的排热性。
实施方式6的半导体装置50实现与由厚铜部件14形成外部电极端子5的情况同等的排热性，并且与实施方式5的半导体装置50相同地，背面的外部电极端子5、6的图案布局的自由度变大，从而能够根据安装对象装置的布线图案的布局来设计外部电极端子5、6的尺寸、位置。实施方式6的半导体装置50由于能够提高安装对象装置的设计自由度，因此在安装对象装置中能够进行有效的排热设计。实施方式6的半导体装置50与实施方式1的半导体装置50相同地具备厚铜部件14，并且将直接安装有半导体芯片1、2的厚铜部件14与该半导体装置的背面的外部电极端子5连接，因此起到与实施方式1的半导体装置50相同的效果。
此外，在实施方式1～实施方式6中，对将高频电路的一部分的无源元件形成于半导体芯片2的例子进行了说明，但也可以如图13所示，将形成有无源元件的陶瓷基板安装于外部电极端子5的通过开口部29而露出的表面。图13是搭载有半导体芯片和陶瓷基板的半导体装置的剖面的示意图。在图13中，示出了将图1的半导体芯片2变更为陶瓷基板32的例子。通过粘合部件33将陶瓷基板32安装于外部电极端子5的通过开口部29而露出的表面。
此外，实施方式1～实施方式6的半导体装置50也可以搭载输出比1W小的电力的半导体元件。即使搭载输出比1W小的电力的半导体元件并进行树脂密封，也能够维持高排热性。另外，本申请记载了各种例示性的实施方式和实施例，但记载于一个、或者多个实施方式中的各种特征、形态、以及功能并不局限于特定的实施方式的应用，能够单独地、或者通过各种组合应用于实施方式。因此，在本申请说明书中公开的技术范围内能够想到未例示的无数的变形例。例如，包括将至少一个结构元件变形的情况、追加的情况或者省略的情况，还包括抽出至少一个结构元件并与其他的实施方式的结构元件组合的情况。
附图标记说明
1…半导体芯片；2…半导体芯片；3…印刷电路基板；3a…印刷电路基板；3b…印刷电路基板(背面侧印刷电路基板)；4…电子部件；5…外部电极端子；6…外部电极端子；7…导通孔；10…盖；11…凹部；12…金属线；14…厚铜部件；16…树脂；17…金属(金属的层)；18…导电性树脂；19…连接部件；21…布线图案；22a…第一布线图案；22b…第二布线图案；24…铜层；28…环氧树脂；29…开口部；32…陶瓷基板；50…半导体装置。

Claims (7)

1.一种半导体装置，与要被安装的安装对象装置连接的多个外部电极端子形成于背面，并且搭载有处理高频信号的半导体芯片，其特征在于，
所述半导体装置具备：
厚铜部件，安装有所述半导体芯片；
印刷电路基板，配置于所述厚铜部件的表面，并且具备使所述厚铜部件的表面的一部分露出的开口部、布线图案、以及将所述布线图案与所述厚铜部件连接的导电性的导通孔；
背面侧印刷电路基板，是配置于所述厚铜部件的背面并且具备另一布线图案、和将所述另一布线图案与所述厚铜部件连接的导电性的另一导通孔的另一印刷电路基板，由以向与所述厚铜部件相反的一侧露出的方式形成的所述另一布线图案来构成多个所述外部电极端子；
导电性的连接部件，将所述布线图案与所述另一布线图案连接；
所述半导体芯片，安装于所述厚铜部件的通过所述开口部而露出的表面，并且通过金属线与所述布线图案连接；
电子部件，安装于所述印刷电路基板的作为与所述厚铜部件相反的一侧的表面并且与所述布线图案连接；以及
盖或者环氧树脂，将所述印刷电路基板的作为与所述厚铜部件相反的一侧的表面、所述半导体芯片、所述电子部件以及所述金属线密封，
所述背面侧印刷电路基板具备将形成于与所述厚铜部件相反的一侧的表面的一个所述外部电极端子与所述厚铜部件的背面连接的铜层，
所述铜层形成为：填埋以包含以所述厚铜部件为基准与安装有所述半导体芯片的区域对称的位置即半导体芯片对称区域的方式形成于所述背面侧印刷电路基板的开口部。
2.根据权利要求1所述的半导体装置，其特征在于，
所述连接部件具备形成于外周侧的绝缘性的树脂、形成于所述树脂的内侧的金属层、以及形成于所述金属层的内侧的导电性树脂。
3.根据权利要求1所述的半导体装置，其特征在于，
所述连接部件具备形成于外周侧的绝缘性的树脂、形成于所述树脂的内侧的金属层、以及形成于所述金属层的内侧的绝缘性的树脂。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，
所述印刷电路基板在所述开口部的侧面具有凹部。
5.根据权利要求1～3中任一项所述的半导体装置，其特征在于，
对于形成于所述印刷电路基板的作为与所述厚铜部件相反的一侧的表面的所述布线图案而言，以所述厚铜部件为基准的高度是以所述厚铜部件为基准的所述半导体芯片的高度的-10％～+10％的高度。
6.根据权利要求1～3中任一项所述的半导体装置，其特征在于，
所述印刷电路基板是多层印刷电路基板，
所述印刷电路基板的所述开口部以使形成于内部的所述布线图案的一部分露出的方式形成为阶梯状，
对于通过所述开口部而露出的所述布线图案而言，以所述厚铜部件为基准的高度是以所述厚铜部件为基准的所述半导体芯片的高度的-10％～+10％的高度。
7.根据权利要求1～3中任一项所述的半导体装置，其特征在于，
所述半导体芯片形成有有源元件，
所述半导体装置还具备形成有无源元件的另一半导体芯片或者陶瓷基板，
所述另一半导体芯片或者所述陶瓷基板安装于所述厚铜部件的通过所述开口部而露出的表面，并且通过金属线与所述布线图案及所述半导体芯片连接，
所述另一半导体芯片或者所述陶瓷基板被所述盖或者环氧树脂密封。
CN201880094847.7A 2018-07-12 2018-07-12 半导体装置 Active CN112335034B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/026324 WO2020012598A1 (ja) 2018-07-12 2018-07-12 半導体装置

Publications (2)

Publication Number Publication Date
CN112335034A CN112335034A (zh) 2021-02-05
CN112335034B true CN112335034B (zh) 2025-02-25

Family

ID=69142358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880094847.7A Active CN112335034B (zh) 2018-07-12 2018-07-12 半导体装置

Country Status (5)

Country Link
US (1) US11557554B2 (zh)
JP (1) JP7080322B2 (zh)
CN (1) CN112335034B (zh)
TW (1) TWI725426B (zh)
WO (1) WO2020012598A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7552619B2 (ja) * 2020-01-10 2024-09-18 住友電気工業株式会社 高周波増幅器
JP7520228B2 (ja) 2021-05-27 2024-07-22 三菱電機株式会社 半導体装置
US11862688B2 (en) * 2021-07-28 2024-01-02 Apple Inc. Integrated GaN power module
US12063763B2 (en) * 2021-09-14 2024-08-13 Hamilton Sundstrand Corporation Cooling in conductors for chips
CN119096364A (zh) 2022-04-28 2024-12-06 三菱电机株式会社 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376908B1 (en) * 1997-12-10 2002-04-23 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package and process for the production thereof
JP2006147822A (ja) * 2004-11-19 2006-06-08 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2010186880A (ja) * 2009-02-12 2010-08-26 Hitachi Metals Ltd 多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法
JP2015035495A (ja) * 2013-08-08 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315750A (ja) * 1999-04-30 2000-11-14 Mitsubishi Gas Chem Co Inc 熱放散性に優れたボールグリッドアレイ型プリント配線板の製造方法
JP2001250881A (ja) 2000-03-07 2001-09-14 Oki Business Co Ltd 電力増幅器の実装基板
JP2002076637A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd チップ部品内蔵基板及びその製造方法
US6744135B2 (en) 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP3849573B2 (ja) 2001-05-22 2006-11-22 株式会社日立製作所 電子装置
US6683512B2 (en) 2001-06-21 2004-01-27 Kyocera Corporation High frequency module having a laminate board with a plurality of dielectric layers
CN100461391C (zh) * 2002-02-04 2009-02-11 卡西欧计算机株式会社 半导体装置
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP4001786B2 (ja) * 2002-06-27 2007-10-31 日本特殊陶業株式会社 配線基板の製造方法
US7149496B2 (en) * 2003-03-27 2006-12-12 Kyocera Corporation High-frequency module and radio communication apparatus
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
JP4736451B2 (ja) 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
US7683266B2 (en) 2005-07-29 2010-03-23 Sanyo Electric Co., Ltd. Circuit board and circuit apparatus using the same
JP4155985B2 (ja) 2005-08-29 2008-09-24 三洋電機株式会社 回路基板およびそれを用いた回路装置
JP2007096083A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 混成集積回路装置
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
JP4997954B2 (ja) * 2006-12-15 2012-08-15 富士通株式会社 回路基板、その製造方法及び半導体装置
JP2011166029A (ja) * 2010-02-12 2011-08-25 Panasonic Corp 配線基板、それを用いた電子装置、及び配線基板の製造方法
JP5358515B2 (ja) * 2010-06-04 2013-12-04 日立オートモティブシステムズ株式会社 半導体装置及びそれを用いた電子制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376908B1 (en) * 1997-12-10 2002-04-23 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package and process for the production thereof
JP2006147822A (ja) * 2004-11-19 2006-06-08 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2010186880A (ja) * 2009-02-12 2010-08-26 Hitachi Metals Ltd 多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法
JP2015035495A (ja) * 2013-08-08 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN112335034A (zh) 2021-02-05
TWI725426B (zh) 2021-04-21
JP7080322B2 (ja) 2022-06-03
TW202006900A (zh) 2020-02-01
WO2020012598A1 (ja) 2020-01-16
JPWO2020012598A1 (ja) 2021-04-30
US11557554B2 (en) 2023-01-17
US20210242144A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
CN112335034B (zh) 半导体装置
US7268426B2 (en) High-frequency chip packages
TWI670804B (zh) 半導體裝置
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US5796165A (en) High-frequency integrated circuit device having a multilayer structure
CN110998834B (zh) 包括集成电磁干扰屏蔽件的电子封装件及其制造方法
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR100612425B1 (ko) 안테나가 내장된 무연 칩 캐리어의 구조 및 제조방법
US5866942A (en) Metal base package for a semiconductor device
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
JP2005500685A (ja) インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
KR20010110421A (ko) 집적 고주파 능력을 갖는 다중 칩 모듈
CN107123601B (zh) 一种高散热器件封装结构和板级制造方法
JP2004537849A (ja) リードレスマルチダイキャリアの構造およびその作製のための方法
JPH09283700A (ja) 高周波用電力増幅器
JP5577694B2 (ja) 部品内蔵モジュール
US20070170578A1 (en) Semiconductor device, electronic apparatus comprising the same, and method for fabrication of substrate for semiconductor device used therein
CN108461456A (zh) 电子封装构件及其制作方法
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2002164658A (ja) モジュール基板
JP2006049602A (ja) 半導体装置およびその製造方法
JP2005340713A (ja) マルチチップモジュール
US12230614B2 (en) Multi-typed integrated passive device (IPD) components and devices and processes implementing the same
JP2010045131A (ja) 配線基板の製造方法
JP2000353770A (ja) 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant