[go: up one dir, main page]

CN112201289A - 字线调制电路 - Google Patents

字线调制电路 Download PDF

Info

Publication number
CN112201289A
CN112201289A CN202011117126.9A CN202011117126A CN112201289A CN 112201289 A CN112201289 A CN 112201289A CN 202011117126 A CN202011117126 A CN 202011117126A CN 112201289 A CN112201289 A CN 112201289A
Authority
CN
China
Prior art keywords
word line
voltage
signal
power switch
inverted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011117126.9A
Other languages
English (en)
Inventor
张世钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Integrated Circuit Co Ltd
Original Assignee
Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Integrated Circuit Co Ltd filed Critical Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority to CN202011117126.9A priority Critical patent/CN112201289A/zh
Publication of CN112201289A publication Critical patent/CN112201289A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种字线调制电路。上述字线调制电路包括至少一反相器、一电源开关电路、至少一第一电容器以及至少一第二电容器。上述反相器耦接一字线和一反相字线，以接收一反相字线信号和产生一字线信号，以及经由上述字线耦接一第一电容器。上述电源开关电路耦接上述反相器，以及用以接收一电源开关控制信号。上述第二电容器耦接上述反相器和上述电源开关电路于一内部节点，以及用以接收一升压信号。

Description

字线调制电路
技术领域
本发明的实施例主要涉及一字线调制电路技术，特别涉及藉由一字线调制电路实现电荷分享(Charging Sharing，CS)-字线抑制驱动(Word-Line Under-Driving，WLUD)机制和电容性耦合(Capacitive Coupling，CC)-字线过驱动(Word-Line Over-Driving，WLOD)机制的字线调制电路技术。
背景技术
使用读写辅助技术是提升先进工艺下存储装置的良率重要的手段。以静态随机存取存储器(Static Random Access Memory，SRAM)为例，使用读取辅助技术可以提升访问干扰裕量(access disturb margin，ADM)，以降低读取遭破坏的机率，使用写入辅助技术可以提升写裕量(write margin，WM)，以降低写入失败的机率。
在各种辅助技术中，字线调制是一种常用的方法。字线调制可包括字线抑制驱动(Word-Line Under-Driving，WLUD)和字线过驱动(Word-Line Over-Driving，WLOD)，其原理是控制存储装置的比特单元(或称之为“位单元”)中通行门晶体管的驱动能力。
然而，传统使用上字线抑制驱动(WLUD)和使用字线过驱动(WLOD)需要在芯片上分别配置直流分压电路，或增加外部电源来实现。因此，将会增加存储装置的面积和功耗。
发明内容
有鉴于上述现有技术的问题，本发明的实施例提供了一种字线调制电路、电荷分享-字线抑制驱动机制的方法和电容性耦合-字线过驱动机制的方法。
根据本发明的一实施例提供了一种字线调制电路。上述字线调制电路包括至少一反相器、一电源开关电路、至少一第一电容器以及至少一第二电容器。上述反相器耦接一字线和一反相字线，以接收一反相字线信号和产生一字线信号，以及经由上述字线耦接一第一电容器。上述电源开关电路耦接上述反相器，以及用以接收一电源开关控制信号。上述第二电容器耦接上述反相器和上述电源开关电路于一内部节点，以及用以接收一升压信号。
根据本发明一实施例，上述反相器包含一第一P型-晶体管和一第一N型-晶体管，其中上述第一P型-晶体管的栅极耦接上述第一N型-晶体管的栅极，且上述第一P型-晶体管的栅极和上述第一N型-晶体管的栅极耦接上述反相字线，以接收上述反相字线信号。
根据本发明一实施例，上述第一P型-晶体管的漏极耦接上述第一N型-晶体管的漏极，且上述第一P型-晶体管的漏极和上述第一N型-晶体管的漏极耦接上述字线，以产生上述字线信号，其中上述字线耦接上述第一电容器的一端，且上述第一电容器的另一端耦接一地节点。
根据本发明一实施例，上述第一P型-晶体管的一第一源极耦接上述电源开关电路和上述第二电容器于上述内部节点，且上述第一N型-晶体管的一第二源极耦接地节点。
根据本发明一实施例，上述电源开关电路包括至少一第二P型-晶体管。
根据本发明一实施例，上述第二P型-晶体管的栅极接收上述电源开关控制信号、上述第二P型-晶体管的漏极耦接上述反相器和上述第二电容器于上述内部节点，以及上述第二P型-晶体管的源极耦接一电源节点。
根据本发明一实施例，上述第二电容器的一端耦接上述反相器和上述电源开关电路于一内部节点，以及上述第二电容器的另一端接收上述升压信号。
根据本发明的一实施例提供了一种电荷分享-字线抑制驱动机制的方法。上述电荷分享-字线抑制驱动机制的方法可应用于一字线调制电路的辅助读取操作。上述电荷分享-字线抑制驱动机制的方法的步骤包括：关闭上述字线调制电路的一反相器的一第一P型-晶体管，且导通上述字线调制电路的一电源开关电路的一第二P型-晶体管；将一内部节点的电压会预充电到一电源电压，其中上述反相器经由一字线耦接一第一电容器，且上述反相器和上述电源开关电路耦接一第二电容器于上述内部节点；增加一电源开关控制信号的电压，以关闭上述电源开关电路的上述第二P型-晶体管；降低一反相字线信号的一反相字线电压，以导通上述反相器的上述第一P型-晶体管P1；将上述内部节点的电荷转移到上述字线；以及当上述读取操作结束后，判断上述电源开关控制信号的电压下降的时间是否早于上述反相字线信号的上述反相字线电压上升的时间。当上述电源开关控制信号的电压下降的时间早于上述反相字线信号的上述反相字线电压上升的时间时，一字线信号的一字线电压暂时先上升到上述电源电压，等到上述反相字线信号的上述反相字线电压开始上升后，上述字线信号的上述字线电压才开始放电至0。当上述反相字线信号的上述反相字线电压上升的时间早于上述电源开关控制信号电压下降的时间时，上述反相字线信号的上述反相字线电压开始上升后，上述字线信号的上述字线电压开始放电至0。
根据本发明的一实施例提供了一种电容性耦合-字线过驱动机制的方法。上述电容性耦合-字线过驱动机制的方法应用于一字线调制电路的辅助写入操作。上述电容性耦合-字线过驱动机制的方法的步骤包括：关闭上述字线调制电路的一反相器的一第一P型-晶体管，且导通上述字线调制电路的一电源开关电路的一第二P型-晶体管；降低一反相字线信号的一反相字线电压，以导通上述反相器的上述第一P型-晶体管，以及预先将一字线上的一字线信号的一字线电压预充电到一电源电压；增加上述电源开关控制信号的电压，以关闭上述电源开关电路的上述第二P型-晶体管；增加一升压信号的电压上升，以将电荷注入一内部节点，其中上述反相器经由上述字线耦接一第一电容器，且上述反相器和上述电源开关电路耦接一第二电容器于上述内部节点；将上述内部节点上的电荷转移到上述字线；以及当上述写入操作结束后，判断上述电源开关控制信号的电压下降的时间是否早于上述反相字线信号的上述反相字线电压上升的时间。当上述电源开关控制信号的电压下降的时间早于上述反相字线信号的上述反相字线电压上升的时间时，上述字线信号的上述字线电压暂时先下降至上述电源电压，等到上述反相字线信号的上述反相字线电压开始上升后，上述字线信号的上述字线电压才开始放电至0。当上述反相字线信号的上述反相字线电压上升的时间早于上述电源开关控制信号电压下降的时间时，上述反相字线信号的上述反相字线电压开始上升后，上述字线信号的上述字线电压会开始放电至0
关于本发明其他附加的特征与优点，本领域技术人员在不脱离本发明的精神和范围内，当可根据本申请实施方法中所公开的字线调制电路、电荷分享-字线抑制驱动机制的方法和电容性耦合-字线过驱动机制的方法，做些许的更动与润饰而得到。
附图说明
图1是显示根据本发明的一实施例所述的一字线调制电路100的方块图。
图2A-2E是显示根据本发明一实施例所述的使用电荷分享-字线抑制驱动机制的波形图。
图3A-3E是显示根据本发明另一实施例所述的使用电荷分享-字线抑制驱动机制的波形图。
图4A-4E是显示根据本发明一实施例所述的使用电容性耦合-字线过驱动机制的波形图。
图5A-5E是显示根据本发明另一实施例所述的使用电容性耦合-字线过驱动机制的波形图。
图6A-6E是显示根据本发明一实施例所述的结合电荷分享-字线抑制驱动机制和电容性耦合-字线过驱动机制的波形图。
图7是根据本发明的一实施例所述的一电荷分享-字线抑制驱动机制的方法的流程图。
图8是根据本发明的一实施例所述的一电容性耦合-字线过驱动机制的方法的流程图。
【符号说明】
100：字线调制电路
110：反相器
120：电源开关电路
130：第一电容器
140：第二电容器
BST：升压信号
N1：第一N型-晶体管
P1：第一P型-晶体管
P2：第二P型-晶体管
PG：电源开关控制信号
VDDPG：内部节点
VDD：电源节点
VSS：地节点
WLB：反相字线信号
WL：字线信号
S710～S780、S810～S880：步骤
具体实施方式
本章节所叙述的是实施本发明的较佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视所附权利要求书界定范围为准。
图1是显示根据本发明的一实施例所述的一字线调制电路100的方块图。字线调制电路100可应用于一存储器装置，例如：一静态随机存取存储器(Static Random AccessMemory，SRAM)，但本发明不以此为限。如图1所示，字线调制电路100可包括一反相器110、一电源开关电路120、第一电容器130和一第二电容器140。注意地是，在图1中所示的方块图，仅为了方便说明本发明的实施例，但本发明并不以图1为限。字线调制电路100中也可包含其他元件。此外，特别说明地是，图1所示的字线调制电路100包含一个反相器、一个第一电容器和一个第二电容器、一个电源开关电路，但本发明不以此为限。根据本发明一实施例，字线调制电路100中也可包含多个反相器、多个第一电容器、多个电源开关电路以及多个第二电容器，其中每一反相器会对应一第一电容器和一第二电容器。此外，根据本发明一实施例，电源开关电路120可用以同时耦接多个反相器，以控制多个反相器。
如图1所示，反相器110可包括一第一P型-晶体管(例如：一P型-金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，PMOSFET)P1和一第一N型-晶体管(例如：一N型-金属氧化物半导体场效晶体管(NMOSFET))N1。第一P型-晶体管P1的栅极可耦接至第一N型-晶体管N1的栅极，且第一P型-晶体管P1的栅极和第一N型-晶体管N1的栅极可耦接一反相字线，以接收反相字线信号WLB。第一P型-晶体管P1的漏极可耦接至第一N型-晶体管N1的漏极，且第一P型-晶体管P1的漏极和第一N型-晶体管N1的漏极可耦接一字线，以产生字线信号WL。第一P型-晶体管P1的源极可耦接至电源开关电路120和第二电容器140于一内部节点VDDPG。第一N型-晶体管N1的源极可耦接至一地节点VSS。
此外，如图1所示，电源开关电路120可包括一第二P型-晶体管P2。第二P型-晶体管P2的栅极可接收一电源开关控制信号PG。第二P型-晶体管P2的源极可耦接至一电源节点VDD，以接收电源电压VDD。第二P型-晶体管P2的漏极可耦接反相器110(第一P型-晶体管P1的源极)和第二电容器140于内部节点VDDPG。根据本发明另一实施例，电源开关电路120也可包括多个第二P型-晶体管。
此外，如图1所示，第一电容器130的一端可耦接至字线，以及第一电容器130的另一端可耦接至地节点VSS。第二电容器140的一端可耦接反相器110(第一P型-晶体管P1的源极)和电源开关电路120(第二P型-晶体管P2的漏极)于内部节点VDDPG，以及第二电容器140的另一端可接收升压信号BST。
根据本发明一实施例，当存储器装置在进行读取操作时，字线调制电路100可用以进行一电荷分享(Charging Sharing，CS)-字线抑制驱动(Word-Line Under-Driving，WLUD)机制，以辅助存储器装置所进行的读取操作。底下将会详细介绍其工作原理。
在一初始状态时，电源开关电路120的第二P型-晶体管P2会导通，且反相器110的第一P型-晶体管P1会关闭。此外，内部节点VDDPG的电压会被预充电到电源电压VDD，且反相器110会将字线信号WL的字线电压维持为0。当电源开关控制信号PG的电压上升时，电源开关电路120的第二P型-晶体管P2会关闭。由于在电源开关控制信号PG的电压开始上升时，反相器110的第一P型-晶体管P1仍关闭的状态，所以内部节点VDDPG的电压会维持在电源电压VDD。当反相字线信号WLB的反相字线电压开始下降后，反相器110的第一P型-晶体管P1就会导通。由于电荷分享效应的关系，当反相器110的第一P型-晶体管就会导通后，内部节点VDDPG的电荷会转移到字线。此外，由于在反相器110的第一P型-晶体管P1导通时，反相器110的第一N型-晶体管N1会关闭，所以电荷会维持在字线和内部节点VDDPG上。此时，字线信号WL的电压会由底下公式来决定：
Figure BDA0002730663890000061
其中VWL表示字线信号WL的字线电压、CCS表示第二电容器140的电容值、CWL表示第一电容器130的电容值，以及VDD表示电源电压。当读取操作结束后，电源开关控制信号PG的电压会开始下降，且反相字线信号WLB的反相字线电压开始上升。当电源开关控制信号PG的电压下降的时间早于反相字线信号WLB的反相字线电压上升的时间时，字线信号WL的字线电压会暂时先上升到电源电压VDD，等到反相字线信号WLB的反相字线电压开始上升后，字线信号WL的字线电压才会开始放电至0。字线信号WL的字线电压暂时先上升到电源电压VDD的时间，会取决于电源开关控制信号PG和反相字线信号WLB之间的延迟时间。此外，在此情况(电源开关控制信号PG的电压下降的时间早于反相字线信号WLB的反相字线电压上升的时间)中，电荷分享-字线抑制驱动机制进行的时间，取决于反相字线信号WLB的反相字线电压下降的时间点到电源开关控制信号PG下降时间点的时间。当反相字线信号WLB的反相字线电压上升的时间早于电源开关控制信号PG的电压下降的时间时，反相字线信号WLB的反相字线电压开始上升后，字线信号WL的字线电压就会开始放电至0。此外，在此情况(反相字线信号WLB的反相字线电压上升的时间早于电源开关控制信号PG的电压下降的时间)中，电荷分享-字线抑制驱动机制进行的时间，取决于反相字线信号WLB的反相字线电压下降的时间点到反相字线信号WLB的反相字线电压上升的时间点的时间。此外，在此实施例中，升压信号BST的电压会维持一定值。底下将会以图2A-2E和第3A-3E来做说明。
图2A-2E是显示根据本发明一实施例所述的使用电荷分享-字线抑制驱动机制的波形图。图2A是对应电源开关控制信号PG的波形图。图2B是对应反相字线信号WLB的波形图。图2C是对应升压信号BST的波形图。图2D是对应内部节点VDDPG的电压的波形图。图2E是对应字线信号WL的波形图。此外，在图2A-2E中，电源电压VDD假设为1伏特(V)。如图2A-2E所示，当电源开关控制信号PG的电压上升到电源电压VDD后一段时间，反相字线信号WLB的反相字线电压就开始下降。内部节点VDDPG的电荷会开始转移到字线(即字线信号WL的字线电压会开始上升，上升的电压则由上述的公式来决定)。此外，从图2E可得知，在电荷分享-字线抑制驱动机制的作用下，字线信号WL的字线电压会小于电源电压VDD。当读取操作结束后，电源开关控制信号PG的电压会开始下降，且反相字线信号WLB的反相字线电压开始上升。在此实施例中，由于电源开关控制信号PG的电压下降的时间早于反相字线信号WLB的反相字线电压上升的时间，所以字线信号WL的字线电压会暂时先上升至电源电压VDD。等到反相字线信号WLB的反相字线电压才开始上升后，字线信号WL的字线电压才会开始放电至0。
图3A-3E是显示根据本发明另一实施例所述的使用电荷分享-字线抑制驱动机制的波形图。图3A是对应电源开关控制信号PG的波形图。图3B是对应反相字线信号WLB的波形图。图3C是对应升压信号BST的波形图。图3D是对应内部节点VDDPG的电压的波形图。图3E是对应字线信号WL的波形图。此外，在图3A-3E中，电源电压VDD假设为1伏特(V)。如图3A-3E所示，当电源开关控制信号PG的电压上升到电源电压VDD后一段时间，反相字线信号WLB的反相字线电压就开始下降。内部节点VDDPG的电荷会开始转移到字线(即字线信号WL的字线电压会开始上升，上升的电压则由上述的公式来决定)。此外，从图3E可得知，在电荷分享-字线抑制驱动机制的作用下，字线信号WL的字线电压会小于电源电压VDD。当读取操作结束后，电源开关控制信号PG的电压会开始下降，且反相字线信号WLB的反相字线电压开始上升。在此实施例中，由于反相字线信号WLB的反相字线电压上升的时间早于电源开关控制信号PG的电压下降的时间，所以反相字线信号WLB的反相字线电压开始上升后，字线信号WL的字线电压就会开始放电至0。也就是说，在字线信号WL的字线电压开始放电至0前，字线信号WL的字线电压都会受到电荷分享-字线抑制驱动机制的作用(即字线信号WL的字线电压会小于电源电压VDD)。
根据本发明一实施例，当存储器装置在进行写入操作时，字线调制电路100可用以进行一电容性耦合(Capacitive Coupling，CC)-字线过驱动(Word-Line Over-Driving，WLOD)机制，以辅助存储器装置所进行的写入操作。底下将会详细介绍其工作原理。
在一初始状态时，电源开关电路120的第二P型-晶体管P2会导通，且反相器110的第一P型-晶体管P1会关闭。此外，当反相字线信号WLB的反相字线电压开始下降时，反相器110的第一P型-晶体管P1就会导通，以预先将字线信号WL的字线电压预充电到电源电压VDD。在反相字线信号WLB的反相字线电压开始下降时，电源开关电路120的第二P型-晶体管P2仍导通的状态。当电源开关控制信号PG的电压开始上升后，电源开关电路120的第二P型-晶体管P2就会关闭。接着，升压信号BST的电压会上升。由于电容耦合效应，升压信号BST的电压上升时，会将电荷注入内部节点VDDPG。此外，由于电荷分享效应的关系，内部节点VDDPG上的电荷亦会同时转移到字线。此外，由于在反相器110的第一P型-晶体管P1导通时，反相器110的第一N型-晶体管N1会关闭，所以电荷会维持在字线和内部节点VDDPG上。此时，字线信号WL的电压会由底下公式来决定：
Figure BDA0002730663890000091
其中VWL表示字线信号WL的字线电压、CCS表示第二电容器140的电容值、CWL表示第一电容器130的电容值，以及VDD表示电源电压。当写入操作结束后，电源开关控制信号PG的电压会开始下降，且反相字线信号WLB的反相字线电压开始上升。当电源开关控制信号PG的电压下降的时间早于反相字线信号WLB的反相字线电压上升的时间时，字线信号WL的字线电压会暂时先下降到电源电压VDD，等到反相字线信号WLB的反相字线电压开始上升后，字线信号WL的字线电压才会开始放电至0。字线信号WL的字线电压暂时先下降到电源电压VDD的时间，会取决于电源开关控制信号PG和反相字线信号WLB间的延迟时间。此外，在此情况(电源开关控制信号PG的电压下降的时间早于反相字线信号WLB的反相字线电压上升的时间)中，电容性耦合-字线过驱动机制进行的时间，取决于升压信号BST上升的时间点到电源开关控制信号PG的电压下降的时间点的时间。当反相字线信号WLB的反相字线电压上升的时间早于电源开关控制信号PG的电压下降的时间时，反相字线信号WLB的反相字线电压开始上升后，字线信号WL的字线电压就会开始放电至0。此外，在此情况(反相字线信号WLB的反相字线电压上升的时间早于电源开关控制信号PG的电压下降的时间)中，电容性耦合-字线过驱动机制进行的时间，取决于升压信号BST上升的时间点到反相字线信号WLB的反相字线电压上升的时间点的时间。此外，当电源开关控制信号PG的电压开始下降后，内部节点VDDPG的电压会开始下降。底下将会以图4A-4E和图5A-5E来做说明。
图4A-4E是显示根据本发明一实施例所述的使用电容性耦合-字线抑制驱动机制的波形图。图4A是对应电源开关控制信号PG的波形图。图4B是对应反相字线信号WLB的波形图。图4C是对应升压信号BST的波形图。图4D是对应内部节点VDDPG的电压的波形图。图4E是对应字线信号WL的波形图。此外，在图4A-4E中，电源电压VDD假设为1伏特(V)。如图4A-4E所示，当反相字线信号WLB的反相字线电压开始下降后，字线信号WL的字线电压会开始上升至电源电压VDD，且内部节点VDDPG的电压会先下降，再回到电源电压VDD。当字线信号WL的字线电压上升到电源电压VDD后，电源开关控制信号PG的电压上升到电源电压VDD。接着，升压信号BST的电压会上升。由于电容耦合效应，升压信号BST的电压上升时，会将电荷注入内部节点VDDPG，因而使得内部节点VDDPG的电压会从电源电压VDD开始上升。此外，由于电荷分享效应的关系，内部节点VDDPG上的电荷亦会同时转移到字线，因而使得字线信号WL的字线电压会开始从电源电压VDD上升(字线信号WL的字线电压上升的电压则由上述的公式来决定)。从图4E可得知，在电容性耦合-字线过驱动机制的作用下，字线信号WL的字线电压会大于电源电压VDD。当写入操作结束后，电源开关控制信号PG的电压会开始下降，且反相字线信号WLB的反相字线电压开始上升。在此实施例中，由于反相字线信号WLB的反相字线电压上升的时间早于电源开关控制信号PG的电压下降的时间，所以反相字线信号WLB的反相字线电压开始上升后，字线信号WL的字线电压就会开始放电至0。也就是说，在字线信号WL的字线电压开始放电至0前，字线信号WL的字线电压都会受到电容性耦合-字线过驱动机制的作用(即字线信号WL的字线电压会大于电源电压VDD)。此外，在此实施例中，当升压信号BST的电压下降后，内部节点VDDPG的电压会先从电源电压VDD下降，再回到电源电压VDD。
图5A-5E是显示根据本发明另一实施例所述的使用电荷分享-字线抑制驱动机制的波形图。图5A是对应电源开关控制信号PG的波形图。图5B是对应反相字线信号WLB的波形图。图5C是对应升压信号BST的波形图。图5D是对应内部节点VDDPG的电压的波形图。图5E是对应字线信号WL的波形图。此外，在图5A-5E中，电源电压VDD假设为1伏特(V)。如图5A-5E所示，当反相字线信号WLB的反相字线电压开始下降后，字线信号WL的字线电压会开始上升至电源电压VDD，且内部节点VDDPG的电压会先下降，再回到电源电压VDD。当字线信号WL的字线电压上升到电源电压VDD后，电源开关控制信号PG的电压上升到电源电压VDD。接着，升压信号BST的电压会上升。由于电容耦合效应，升压信号BST的电压上升时，会将电荷注入内部节点VDDPG，因而使得内部节点VDDPG的电压会从电源电压VDD开始上升。此外，由于电荷分享效应的关系，内部节点VDDPG上的电荷亦会同时转移到字线，因而使得字线信号WL的字线电压会开始从电源电压VDD上升(字线信号WL的字线电压上升的电压则由上述的公式来决定)。从图5E可得知，在电容性耦合-字线过驱动机制的作用下，字线信号WL的字线电压会大于电源电压VDD。当写入操作结束后，电源开关控制信号PG的电压会开始下降，且反相字线信号WLB的反相字线电压开始上升。在此实施例中，由于电源开关控制信号PG的电压下降的时间早于反相字线信号WLB的反相字线电压上升的时间，所以字线信号WL的字线电压会暂时先下降至电源电压VDD。等到反相字线信号WLB的反相字线电压才开始上升后，字线信号WL的字线电压才会开始放电至0。此外，在此实施例中，当升压信号BST的电压下降后，内部节点VDDPG的电压会先从电源电压VDD下降，再回到电源电压VDD。
根据本发明一实施例，当存储器装置在进行读写操作(即在一字线信号WL脉冲内产生两次电源开关控制信号的脉冲)时，字线调制电路100可交替使用电荷分享-字线抑制驱动机制和电容性耦合-字线过驱动机制，以辅助存储器装置所进行的读写操作。底下将会详细介绍其工作原理。
首先，在一初始状态时，电源开关电路120的第二P型-晶体管P2会导通，且反相器110的第一P型-晶体管P1会关闭。此外，内部节点VDDPG的电压会被预充电到电源电压VDD，且反相器110会将字线信号WL的字线电压维持为0。当电源开关控制信号PG的电压上升时，电源开关电路120的第二P型-晶体管P2会关闭。当反相字线信号WLB的反相字线电压开始下降后，反相器110的第一P型-晶体管P1就会导通。由于电荷分享效应的关系，当反相器110的第一P型-晶体管就会导通后，内部节点VDDPG上的电荷会转移到字线，以实现电荷分享-字线抑制驱动机制。当电源开关控制信号PG的电压开始下降时，电源开关电路120的第二P型-晶体管P2会导通，以使得内部节点VDDPG的电压和字线信号WL的字线电压会恢复到电源电压VDD(即此时电荷分享-字线抑制驱动机制结束)。接着，电源开关控制信号PG的电压再次上升，且电源开关电路120的第二P型-晶体管P2会关闭。接着，升压信号BST的电压会上升。由于电容耦合效应，升压信号BST的电压上升时，会将电荷注入内部节点VDDPG，以使得内部节点VDDPG的电压会上升到高于电源电压VDD。此外，由于电荷分享效应的关系，内部节点VDDPG上的电荷亦会同时转移到字线，以使得字线信号WL的字线电压会上升到高于电源电压VDD，以实现电容性耦合-字线过驱动机制。在此实施例中，关于电荷分享-字线抑制驱动机制和电容性耦合-字线过驱动机制的操作，类似上述实施例所描述的操作，因此就不再赘述。底下将会以图6A-6E来说明此实施例。
图6A-6E是显示根据本发明另一实施例所述的结合分享-字线抑制驱动机制和电容性耦合-字线过驱动机制的波形图。图6A是对应电源开关控制信号PG的波形图。图6B是对应反相字线信号WLB的波形图。图6C是对应升压信号BST的波形图。图6D是对应内部节点VDDPG的电压的波形图。图6E是对应字线信号WL的波形图。此外，在图6A-6E中，电源电压VDD假设为1伏特(V)。如图6A-6E所示，在波形图的前半段的操作是对应进行电荷分享-字线抑制驱动机制的操作，在波形图的后半段则是对应电容性耦合-字线过驱动机制的操作。在此实施例中，关于电荷分享-字线抑制驱动机制和电容性耦合-字线过驱动机制的操作，类似上述图2A-2E、3A-3E、4A-4E和5A-5E的实施例所描述的操作，因此就不再赘述。
注意的是，图2A-2E、3A-3E、4A-4E、5A-5E和6A-6E所示的波形图，仅用以说明本发明的实施例，但本发明不以此为限。此外，本发明的实施例所述的电源开关控制信号PG和升压信号BST可藉由一外部控制装置(图未显示)来提供。
图7是根据本发明的一实施例所述的一电荷分享-字线抑制驱动机制的方法的流程图。在此实施例所述的电荷分享-字线抑制驱动机制的方法可应用于字线调制电路100辅助一读取操作的情况。如图7所示，在步骤S710，导通字线调制电路100的电源开关电路120的第二P型-晶体管P2，且关闭字线调制电路100的反相器110的第一P型-晶体管P1。
在步骤S720，将内部节点VDDPG的电压会预充电到电源电压VDD。反相器110经由一字线耦接一第一电容器130，且反相器110和电源开关电路120耦接一第二电容器140于内部节点VDDPG。
在步骤S730，电源开关控制信号PG的电压上升，以关闭电源开关电路120的第二P型-晶体管P2。
在步骤S740，反相字线信号WLB的反相字线电压下降，以导通反相器110的第一P型-晶体管P1。
在步骤S750，内部节点VDDPG的电荷会转移到字线。
在步骤S760，当读取操作结束后，判断电源开关控制信号PG的电压下降的时间是否早于反相字线信号WLB的反相字线电压上升的时间。
当电源开关控制信号PG的电压下降的时间早于反相字线信号WLB的反相字线电压上升的时间时，进行步骤S770。在步骤S770，字线信号WL的字线电压会暂时先上升到电源电压VDD，等到反相字线信号WLB的反相字线电压开始上升后，字线信号WL的字线电压才会开始放电至0。
当反相字线信号WLB的反相字线电压上升的时间早于电源开关控制信号PG的电压下降的时间时，进行步骤S780。在步骤S780，反相字线信号WLB的反相字线电压开始上升后，字线信号WL的字线电压就会开始放电至0。
图8是根据本发明的一实施例所述的一电容性耦合-字线过驱动机制的方法的流程图。在此实施例所述的电容性耦合-字线过驱动机制的方法可应用于字线调制电路100辅助一写入操作的情况。如图8所示，在步骤S810，导通字线调制电路100的电源开关电路120的第二P型-晶体管P2，且关闭字线调制电路100的反相器110的第一P型-晶体管P1。
在步骤S820，反相字线信号WLB的反相字线电压下降，以导通反相器110的第一P型-晶体管P1，以及预先将一字线上的字线信号WL的字线电压预充电到电源电压VDD。
在步骤S830，电源开关控制信号PG的电压上升，以关闭电源开关电路120的第二P型-晶体管P2。
在步骤S840，升压信号BST的电压上升，以将电荷注入内部节点VDDPG。反相器110经由字线耦接一第一电容器130，且反相器110和电源开关电路120耦接一第二电容器140于内部节点VDDPG。
在步骤S850，内部节点VDDPG上的电荷转移到字线。
在步骤S860，当写入操作结束后，判断电源开关控制信号PG的电压下降的时间是否早于反相字线信号WLB的反相字线电压上升的时间。
当电源开关控制信号PG的电压下降的时间早于反相字线信号WLB的反相字线电压上升的时间时，进行步骤S870。在步骤S870，字线信号WL的字线电压会暂时先下降至电源电压VDD，等到反相字线信号WLB的反相字线电压开始上升后，字线信号WL的字线电压才会开始放电至0。
当反相字线信号WLB的反相字线电压上升的时间早于电源开关控制信号PG的电压下降的时间时，进行步骤S880。在步骤S880，反相字线信号WLB的反相字线电压开始上升后，字线信号WL的字线电压就会开始放电至0。
根据本发明的实施例提出的字线调制电路100，可以仅用一字线调制电路100的架构就能实现电荷分享-字线抑制驱动机制和电容性耦合-字线过驱动机制。因此，相较于已知的字线调制电路，本发明的实施例提出的字线调制电路100将能减少字线调制电路所占用的面积。此外，由于本发明的实施例提出的字线调制电路100没有静态电流产生，将可让存储器装置的功耗更低。
本说明书中以及权利要求书中的序号，例如“第一”、“第二”等等，仅为了方便说明，彼此之间并没有顺序上的先后关系。
本发明的说明书所公开的方法和算法的步骤，可直接通过执行一处理器直接应用在硬件以及软件模块或两者的结合上。一软件模块(包括执行指令和相关数据)和其它数据可存储在数据存储器中，像是随机存取存储器(RAM)、快闪存储器(flash memory)、只读存储器(ROM)、可抹除可编程只读存储器(EPROM)、电子可抹除可编程只读存储器(EEPROM)、暂存器、硬盘、移动硬盘、光盘只读存储器(CD-ROM)、DVD或在此领域已知技术中任何其它计算机可读的存储介质格式。一存储介质可耦接至一机器装置，举例来说，像是计算机/处理器(为了说明的方便，在本说明书以处理器来表示)，上述处理器可通过来读取信息(像是程序代码)，以及写入信息至存储介质。一存储介质可整合一处理器。一特殊应用集成电路(ASIC)包括处理器和存储介质。一用户设备则包括一特殊应用集成电路。换句话说，处理器和存储介质以不直接连接用户设备的方式，包含于用户设备中。此外，在一些实施例中，任何适合计算机程序的产品包括可读取的存储介质，其中可读取的存储介质包括和一或多个所公开实施例相关的程序代码。在一些实施例中，计算机程序的产品可包括封装材料。
以上段落使用多种层面描述。显然的，本文的教示可以多种方式实现，而在范例中公开的任何特定架构或功能仅为一代表性的状况。根据本文的教示，本领域技术人员应理解在本文公开的各层面可独立实作或两种以上的层面可以合并实作。
虽然本公开已以实施例公开如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的精神和范围内，当可作些许的更动与润饰，因此发明的保护范围当视所附权利要求书界定范围为准。

Claims (13)

1.一种字线调制电路，包括：
第一电容器；
至少一反相器，耦接字线和反相字线，以接收反相字线信号和产生字线信号，以及经由上述字线耦接上述第一电容器；
电源开关电路，耦接上述反相器，以及用以接收电源开关控制信号；以及
至少一第二电容器，耦接上述反相器和上述电源开关电路于内部节点，以及用以接收升压信号。
2.如权利要求1所述的字线调制电路，其中上述反相器包含第一P型-晶体管和第一N型-晶体管，其中上述第一P型-晶体管的栅极耦接上述第一N型-晶体管的栅极，且上述第一P型-晶体管的栅极和上述第一N型-晶体管的栅极耦接上述反相字线，以接收上述反相字线信号。
3.如权利要求2所述的字线调制电路，其中上述第一P型-晶体管的漏极耦接上述第一N型-晶体管的漏极，且上述第一P型-晶体管的漏极和上述第一N型-晶体管的漏极耦接上述字线，以产生上述字线信号，其中上述字线耦接上述第一电容器的一端，且上述第一电容器的另一端耦接地节点。
4.如权利要求3所述的字线调制电路，其中上述第一P型-晶体管的源极耦接上述电源开关电路和上述第二电容器于上述内部节点，且上述第一N型-晶体管的源极耦接上述地节点。
5.如权利要求1所述的字线调制电路，其中上述电源开关电路包括至少一第二P型-晶体管。
6.如权利要求5所述的字线调制电路，其中上述第二P型-晶体管的栅极接收上述电源开关控制信号、上述第二P型-晶体管的漏极耦接上述反相器和上述第二电容器于上述内部节点，以及上述第二P型-晶体管的源极耦接电源节点。
7.如权利要求1所述的字线调制电路，其中上述第二电容器的一端耦接上述反相器和上述电源开关电路于内部节点，以及上述第二电容器的另一端接收上述升压信号。
8.如权利要求1所述的字线调制电路，其中在读取操作时，当上述反相字线信号的反相字线电压下降时，在上述内部节点上的电荷会转移到上述字线上。
9.如权利要求1所述的字线调制电路，其中在写入操作时，当上述反相字线信号的反相字线电压下降时，上述反相器将上述字线的字线电压充电到电源电压，且上述升压信号的电压上升，以向上述内部节点注入电荷，且在上述内部节点上的电荷会转移到上述字线上。
10.一种电荷分享-字线抑制驱动机制的方法，应用于字线调制电路的辅助读取操作，包括：
关闭上述字线调制电路的反相器的第一P型-晶体管，且导通上述字线调制电路的电源开关电路的第二P型-晶体管；
将内部节点的电压会预充电到电源电压，其中上述反相器经由字线耦接第一电容器，且上述反相器和上述电源开关电路耦接第二电容器于上述内部节点；
增加电源开关控制信号的电压，以关闭上述电源开关电路的上述第二P型-晶体管；
降低反相字线信号的反相字线电压，以导通上述反相器的上述第一P型-晶体管P1；
将上述内部节点的电荷转移到上述字线；以及
当上述读取操作结束后，判断上述电源开关控制信号的电压下降的时间是否早于上述反相字线信号的上述反相字线电压上升的时间。
11.如权利要求10所述的电荷分享-字线抑制驱动机制的方法，还包括：
当上述电源开关控制信号的电压下降的时间早于上述反相字线信号的上述反相字线电压上升的时间时，字线信号的字线电压暂时先上升到上述电源电压，等到上述反相字线信号的上述反相字线电压开始上升后，上述字线信号的上述字线电压才开始放电至0；以及
当上述反相字线信号的上述反相字线电压上升的时间早于上述电源开关控制信号电压下降的时间时，上述反相字线信号的上述反相字线电压开始上升后，上述字线信号的上述字线电压开始放电至0。
12.一种电容性耦合-字线过驱动机制的方法，应用于字线调制电路的辅助写入操作，包括：
关闭上述字线调制电路的反相器的第一P型-晶体管，且导通上述字线调制电路的电源开关电路的第二P型-晶体管；
降低反相字线信号的反相字线电压，以导通上述反相器的上述第一P型-晶体管，以及预先将字线上的字线信号的字线电压预充电到电源电压；
增加上述电源开关控制信号的电压，以关闭上述电源开关电路的上述第二P型-晶体管；
增加升压信号的电压上升，以将电荷注入内部节点，其中上述反相器经由上述字线耦接第一电容器，且上述反相器和上述电源开关电路耦接第二电容器于上述内部节点；
将上述内部节点上的电荷转移到上述字线；以及
当上述写入操作结束后，判断上述电源开关控制信号的电压下降的时间是否早于上述反相字线信号的上述反相字线电压上升的时间。
13.如权利要求12所述的电容性耦合-字线过驱动机制的方法，还包括：
当上述电源开关控制信号的电压下降的时间早于上述反相字线信号的上述反相字线电压上升的时间时，上述字线信号的上述字线电压暂时先下降至上述电源电压，等到上述反相字线信号的上述反相字线电压开始上升后，上述字线信号的上述字线电压才开始放电至0；以及
当上述反相字线信号的上述反相字线电压上升的时间早于上述电源开关控制信号电压下降的时间时，上述反相字线信号的上述反相字线电压开始上升后，上述字线信号的上述字线电压会开始放电至0。
CN202011117126.9A 2020-10-19 2020-10-19 字线调制电路 Pending CN112201289A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011117126.9A CN112201289A (zh) 2020-10-19 2020-10-19 字线调制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011117126.9A CN112201289A (zh) 2020-10-19 2020-10-19 字线调制电路

Publications (1)

Publication Number Publication Date
CN112201289A true CN112201289A (zh) 2021-01-08

Family

ID=74009912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011117126.9A Pending CN112201289A (zh) 2020-10-19 2020-10-19 字线调制电路

Country Status (1)

Country Link
CN (1) CN112201289A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020067201A1 (en) * 2000-12-04 2002-06-06 Butler Douglas Blaine Driver timing and circuit technique for a low noise charge pump circuit
US20080198520A1 (en) * 2007-02-15 2008-08-21 Yun Suk Electrostatic discharge protection circuit with lowered driving voltage
CN101697269A (zh) * 2009-10-30 2010-04-21 友达光电股份有限公司 像素电路以及像素驱动方法
CN101800074A (zh) * 2009-02-10 2010-08-11 台湾积体电路制造股份有限公司 存储器电路及其系统以及存取该存储器电路的方法
CN103035286A (zh) * 2011-10-05 2013-04-10 台湾积体电路制造股份有限公司 字线抑制电路和方法
US20140071750A1 (en) * 2012-09-07 2014-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Adaptive word-line boost driver
US20140119093A1 (en) * 2012-10-26 2014-05-01 Lsi Corporation Single-Ended Sense Amplifier for Solid-State Memories
CN104575580A (zh) * 2011-07-06 2015-04-29 联发科技股份有限公司 字线控制电路
CN104952482A (zh) * 2014-03-25 2015-09-30 瑞萨电子株式会社 半导体存储器件
CN107424644A (zh) * 2017-08-02 2017-12-01 上海兆芯集成电路有限公司 读取电路和读取方法
US9940996B1 (en) * 2017-03-01 2018-04-10 Nxp Usa, Inc. Memory circuit having increased write margin and method therefor
CN108010553A (zh) * 2016-11-01 2018-05-08 台湾积体电路制造股份有限公司 字线使能脉冲产生电路
CN111128282A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 写入辅助电路和将位线电压负升压的方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020067201A1 (en) * 2000-12-04 2002-06-06 Butler Douglas Blaine Driver timing and circuit technique for a low noise charge pump circuit
US20080198520A1 (en) * 2007-02-15 2008-08-21 Yun Suk Electrostatic discharge protection circuit with lowered driving voltage
CN101800074A (zh) * 2009-02-10 2010-08-11 台湾积体电路制造股份有限公司 存储器电路及其系统以及存取该存储器电路的方法
CN101697269A (zh) * 2009-10-30 2010-04-21 友达光电股份有限公司 像素电路以及像素驱动方法
CN104575580A (zh) * 2011-07-06 2015-04-29 联发科技股份有限公司 字线控制电路
CN103035286A (zh) * 2011-10-05 2013-04-10 台湾积体电路制造股份有限公司 字线抑制电路和方法
US20140071750A1 (en) * 2012-09-07 2014-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Adaptive word-line boost driver
US20140119093A1 (en) * 2012-10-26 2014-05-01 Lsi Corporation Single-Ended Sense Amplifier for Solid-State Memories
CN104952482A (zh) * 2014-03-25 2015-09-30 瑞萨电子株式会社 半导体存储器件
CN108010553A (zh) * 2016-11-01 2018-05-08 台湾积体电路制造股份有限公司 字线使能脉冲产生电路
US9940996B1 (en) * 2017-03-01 2018-04-10 Nxp Usa, Inc. Memory circuit having increased write margin and method therefor
CN107424644A (zh) * 2017-08-02 2017-12-01 上海兆芯集成电路有限公司 读取电路和读取方法
CN111128282A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 写入辅助电路和将位线电压负升压的方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
BANP.WONG等: "《纳米CMOS电路和物理设计》", 28 February 2011, 机械工业出版社, pages: 215 - 216 *
J. KULKARNI等: "Capacitive-coupling wordline boosting with self-induced VCC collapse for write VMIN reduction in 22-nm 8T SRAM", IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, 13 April 2012 (2012-04-13), pages 234 - 236 *
浦浩: "宽电压SRAM时序控制电路的研究与实现", 中国优秀硕士学位论文全文数据库信息科技辑, 15 March 2017 (2017-03-15), pages 137 - 264 *
翟丽等: "《车辆电磁兼容基础》", 31 May 2012, 机械工业出版社, pages: 94 - 95 *
黎明等: "《计算机硬件技术基础》", 30 June 2006, 中国铁道出版社, pages: 108 - 109 *

Similar Documents

Publication Publication Date Title
US7633809B2 (en) Semiconductor device
JP5076462B2 (ja) 半導体メモリデバイス
JP3802952B2 (ja) 半導体メモリ装置のデータセンシング回路
JP6308831B2 (ja) 半導体記憶装置
JP4421009B2 (ja) 強誘電体メモリ
US8638630B2 (en) Semiconductor device having hierarchical bit line structure
US10482938B2 (en) Word-line timing control in a semiconductor memory device and a memory system including the same
US20090073744A1 (en) Semiconductor storage device
CN112908382B (zh) 具有软着陆的子字线驱动器
US8830784B2 (en) Negative word line driver for semiconductor memories
US7251189B2 (en) Semiconductor storage device
US20010012214A1 (en) Semiconductor memory device
JPH10289574A (ja) 電圧発生回路を有した半導体装置
CN112201289A (zh) 字线调制电路
JP2013004136A (ja) 半導体装置
US20210295893A1 (en) Sustainable dram having principle power supply voltage unified with logic circuit
US7936615B2 (en) Methods for supplying power supply voltages in semiconductor memory devices and semiconductor memory devices using the same
JPH0935476A (ja) 可変プレート電圧発生回路を具備する半導体メモリ装置
US6952116B2 (en) Non-cascading charge pump circuit and method
JP6522186B2 (ja) 半導体記憶装置
US12131769B2 (en) Sub-word line driver having common gate boosted voltage
KR100765439B1 (ko) 이중 승압 셀 바이어스 기법을 이용한 스태틱 램
JP2653643B2 (ja) 半導体記憶装置
CN101261876A (zh) 半导体存储器件
Saatlo CMOS Design of a High-Speed 1T1C DRAM

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Applicant after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Applicant before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.