CN112135385A - 一种流水式动态显示灯控制电路 - Google Patents

Abstract

本发明公开了一种流水式动态显示灯控制电路，包括：控制信号生成单元，用于生成时钟信号组；驱动控制单元，包括结构相同、且级联的多级驱动控制子单元，每一级驱动控制子单元对应控制一级LED灯组的点亮。本发明通过优化电路结构，利用外部输入的时钟信号以及与所述时钟信号有时序关系的控制信号、或电路内部产生的下拉控制信号，控制各级驱动控制子单元顺序工作，从而控制相应的LED灯组顺序点亮，实现流光效果，无需采用多路D触发器，有效节省了成本，优化了产品的性价比，具有推广价值。

Description

一种流水式动态显示灯控制电路

技术领域

本发明涉及控制技术领域，尤其涉及一种低功耗、低成本的流水式动态显示灯控制电路。

背景技术

随着国家经济的发展，汽车出现在越来越多的人家中。随着汽车行业的飞速发展，人们对汽车的要求也越来越高。在汽车照明系统中，汽车显示灯可以分为两种类型，指示灯和装饰灯。指示灯可以指示汽车的行驶状态，比如转向灯；装饰灯则起到提高车辆美观度的作用，可以安装在汽车的许多部位，比如门把手。

随着LED照明技术的发展，LED也开始广泛使用在汽车照明系统中，人们开始追求更加炫目的显示效果，流水式动态显示灯开始逐步应用于指示灯及装饰灯上。目前汽车头尾灯上已经有类似于跑马灯效果的序列式流光转向灯功能。为了与头尾灯上的流光转向灯显示效果统一，外后视镜上的转向灯也需要做成流光转向灯。

请参考图1，现有流水式动态显示灯控制电路的架构示意图。所述控制电路包括：时钟发生振荡单元11、数据移位单元12、驱动单元13和LED光源组14。所述时钟发生振荡单元11采用555周期脉冲发生芯片，用于生成时钟信号以及数据信号。所述数据移位单元12采用8位集成D触发器芯片(如74HC273或74HC595），用于根据时钟信号的周期，生成驱动控制信号。所述驱动单元13采用三极管，用于根据所述驱动控制信号驱动所述LED光源组14中的相应LED灯动态点亮。即，根据时钟信号的周期依次控制每一个D触发器，每一D触发器控制一三极管以驱动一LED灯，从而实现LED灯逐个依次点亮的流水显示效果。

在目前绝大部分汽车车身上，供电电压的标准一般为9V-16V。而一颗LED的导通电压降一般为1.9V-2.7V，取中间值2.3V，则4颗LED的导通压降将为2.3*4=9.2V，大于车身供电电压的下限9V。因此在9V-16V供电的车身系统中，最多可以串联3颗LED，也就是一个D触发器的输出最多只能驱动3颗LED。对于有比较多的LED灯的流水式动态显示灯，比如有9-24颗LED灯，则需要使用多个8路D触发器芯片，所需成本较高。且8路D触发器芯片本身占有一定的空间，其八个输出口需要单独引线到每个LED灯对应的三极管上，当电路板空间比较小时，无法为芯片及八个输出口引线提供所需占的空间，给电路布局设计带来困难。

因此，如何采用相对简单的电路结构实现流光转向灯控制，优化控制效果、降低控制成本，成为流光转向灯发展亟待解决的技术问题。

发明内容

本发明的目的在于，针对现有技术中存在的技术问题，提供一种流水式动态显示灯控制电路，可以采用相对简单的电路结构实现动态显示灯的动态控制，优化控制效果、降低控制成本。

为实现上述目的，本发明提供了一种流水式动态显示灯控制电路，包括：控制信号生成单元，用于生成时钟信号组，所述时钟信号组包括时钟信号以及与所述时钟信号有时序关系的控制信号；驱动控制单元，包括结构相同、且级联的多级驱动控制子单元，每一级驱动控制子单元对应控制一级LED灯组的点亮；其中，第1级驱动控制子单元用于根据第一电源电压以及所述时钟信号组驱动对应的第1级LED灯组中的相应LED子灯组动态点亮，以及根据第二电源电压以及所述第1级LED灯组中的最后一组LED子灯组的点亮结果、维持所述第1级LED灯组中的所有LED子灯组的点亮状态、并提供下拉控制信号至下一级驱动控制子单元以使对应的下一级LED灯组中的相应LED子灯组支持动态点亮；第n级驱动控制子单元用于根据所述第一电源电压、所述时钟信号组以及前一级驱动控制子单元提供的下拉控制信号、驱动对应的第n级LED灯组中的相应LED子灯组动态点亮，以及根据所述第二电源电压以及所述第n级LED灯组中的最后一组LED子灯组的点亮结果、维持所述第n级LED灯组中的所有LED子灯组的点亮状态、并提供下拉控制信号至下一级驱动控制子单元。

本发明的优点在于：本发明通过优化电路结构，无需采用多路D触发器，通过采用简单的组件及电路架构即可以实现动态显示灯的动态点亮的功能，有效节省了成本，优化了产品的性价比，具有推广价值。所述动态显示灯可以替代传统静态显示灯，应用于指示或装饰方面。例如，所述动态显示灯可以替代现有汽车的静态指示灯，用以指示汽车的行驶状态，实现流光转向效果；所述动态显示灯也可以替代现有汽车的静态装饰灯，安装在汽车的门把手等部位，实现流光装饰效果，提高汽车美观度。

附图说明

图1，现有流水式动态显示灯控制电路的架构示意图；

图2，本发明流水式动态显示灯控制电路的架构示意图；

图3，本发明控制信号生成单元一实施例的电路图；

图4，本发明流水式动态显示灯控制电路第一实施例的电路图；

图5，本发明流水式动态显示灯控制电路第二实施例的电路图；

图6，本发明流水式动态显示灯控制电路第三实施例的电路图；

图7，本发明流水式动态显示灯控制电路第四实施例的电路图；

图8，本发明流水式动态显示灯控制电路第五实施例的电路图；

图9，本发明LED灯组一实施例的示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。此外，本发明在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。

请参考图2，本发明流水式动态显示灯控制电路的架构示意图。所述电路包括：控制信号生成单元21以及驱动控制单元22。

所述控制信号生成单元21，用于生成时钟信号组，所述时钟信号组包括时钟信号以及与所述时钟信号有时序关系的控制信号。由于控制信号与时钟信号有着严格的时序关系，因此可以从时钟信号派生出这些控制信号，控制信号与时钟信号共同形成一个时钟信号组。可以用555芯片加上阻容元器件来形成时钟信号组，也可以用电压比较器加上阻容元器件来形成。具体地，可以先产生时钟信号，然后再派生出其它的控制信号。

所述驱动控制单元22，包括结构相同、且级联的多级驱动控制子单元（221、222、…、22n），每一级驱动控制子单元对应控制一级LED灯组（231、232、…、23n）的点亮。

具体地，第1级驱动控制子单元221用于根据第一电源电压V1以及所述时钟信号组驱动对应的第1级LED灯组231中的相应LED子灯组动态点亮；以及根据第二电源电压V2以及所述第1级LED灯组231中的最后一组LED子灯组的点亮结果，来维持所述第1级LED灯组231中的所有LED子灯组的点亮状态、并提供下拉控制信号至下一级驱动控制子单元222以使对应的下一级LED灯组232中的相应LED子灯组支持动态点亮。其中，所述第一电源电压V1大于所述第二电源电压V2，例如，所述第一电源电压V1为12V，所述第二电源电压V2为5V。

具体地，第2级驱动控制子单元222用于根据所述第一电源电压V1、所述时钟信号组以及前一级驱动控制子单元221提供的下拉控制信号，来驱动对应的第2级LED灯组232中的相应LED子灯组动态点亮；以及根据所述第二电源电压V2以及所述第2级LED灯组232中的最后一组LED子灯组的点亮结果，来维持所述第2级LED灯组中的所有LED子灯组的点亮状态、并提供下拉控制信号至下一级驱动控制子单元。

具体地，第n级驱动控制子单元22n（n大于1）用于根据所述第一电源电压V1、所述时钟信号组以及前一级驱动控制子单元提供的下拉控制信号，来驱动对应的第n级LED灯组23n中的相应LED子灯组动态点亮；以及根据所述第二电源电压V2以及所述第n级LED灯组23n中的最后一组LED子灯组的点亮结果，来维持所述第n级LED灯组中的所有LED子灯组的点亮状态、并提供下拉控制信号至下一级驱动控制子单元。需要说明的是，对于最后一级驱动控制子单元，其在最后一级LED灯组中的最后一组LED子灯组点亮后，维持最后一级LED灯组中的所有LED子灯组的点亮状态；由于没有下一级驱动控制子单元，因此无需提供下拉控制信号至下一级驱动控制子单元。

本发明所提出的流水式动态显示灯控制电路，通过优化电路结构，采用结构相同、且级联的多级驱动控制子单元，每一级驱动控制子单元对应控制一级LED灯组的点亮，利用外部输入的时钟信号以及与所述时钟信号有时序关系的控制信号、或电路内部产生的下拉控制信号，控制各级驱动控制子单元顺序工作，从而控制相应的LED灯组顺序点亮，实现流光效果；本发明无需采用多路D触发器，通过采用简单的组件及电路架构即可以实现动态显示灯的动态点亮的功能，有效节省了成本，优化了产品的性价比，具有推广价值。所述动态显示灯可以替代传统静态显示灯，应用于指示或装饰方面。例如，所述动态显示灯可以替代现有汽车的静态指示灯，用以指示汽车的行驶状态，实现流光转向效果；所述动态显示灯也可以替代现有汽车的静态装饰灯，安装在汽车的门把手等部位，实现流光装饰效果，提高汽车美观度。

请参考图3，本发明控制信号生成单元一实施例的电路图。在本实施例中，所述控制信号生成单元21包括：第一电压比较器CMP1以及控制晶体管Q0。所述第一电压比较器CMP1的正向输入端用于接收参考电压Vref，其负向输入端与充电电容C1相接，其输出端输出所述时钟信号CLK。所述控制晶体管Q0的控制端耦接至所述第一电压比较器CMP1的输出端，其第一端用于接收所述参考电压Vref、并输出与所述时钟信号CLK时序相反的第二控制信号CE2、其第二端接地。需要说明的是，对于采用D触发器的控制电路，所述第二控制信号CE2也可以为控制D触发器的使能信号。通过所述控制晶体管Q0的反向，使得所述第二控制信号CE2与所述时钟信号CLK的时序相反。其中，所述时钟信号CLK可以为高、低电平脉冲宽度相同的信号，也可以为高、低电平不对称的信号。

进一步的实施例中，所述控制信号生成单元21还包括：串联的第一电阻R1与第一二极管D1、串联的第二电阻R2与第二二极管D2。串联的第一电阻R1与第一二极管D1，电连接于所述第一电压比较器CMP1的负向输入端与其输出端之间；串联的第二电阻R2与第二二极管D2，电连接于所述第一电压比较器CMP1的负向输入端与其输出端之间。其中，所述第一二极管D1与所述第二二极管D2的连接方向相反，通过配置所述第一电阻R1与所述第二电阻R2的阻值，使得所述第一电压比较器CMP1输出高、低电平不对称的时钟信号。具体地，充电电容C1经第二电阻R2与第二二极管D2充电，经第一二极管D1与第一电阻R1放电；通过配置所述第二电阻R2的阻值为所述第一电阻R1的阻值的两倍，可以使得所述时钟信号CK满足高电平脉冲宽度为其低电平脉冲宽度的两倍。

进一步的实施例中，所述控制信号生成单元21还包括：第二电压比较器CMP2。所述第一电压比较器CMP1的正向输入端通过第三电阻R3耦接至所述参考电压Vref的输出端，其输出端通过第四电阻R4电连接至其正向输入端；所述第二电压比较器CMP2的正向输入端与所述充电电容C1相接，其负向输入端通过第五电阻R5电连接至所述第一电压比较器CMP1的正向输入端、同时通过第六电阻R6接地，其输出端输出第一控制信号CE1。通过配置所述第三电阻R3、所述第四电阻R4、所述第五电阻R5、所述第六电阻R6的阻值，使得所述第一控制信号CE1的脉冲宽度小于所述时钟信号CLK的脉冲宽度。具体地，可以使得所述时钟信号CLK的高电平脉冲宽度为所述第一控制信号CE1的低电平脉冲宽度的两倍。

以下对图3所示实施例的工作原理作进一步说明。在上电后（开关S1闭合），由于充电电容C1还未充电，第一电压比较器CMP1正向输入端电压高于其负向输入端电压，第一电压比较器CMP1输出高电平；同样第二电压比较器CMP2负向输入端高于其正向输入端，第二电压比较器CMP2输出低电平。随后充电电容C1经第二电阻R2与第二二极管D2充电，当充电电容C1上的电压（也就是第二电压比较器CMP2正向输入端的电压）高于第二电压比较器CMP2的负向输入端电平时，第二电压比较器CMP2翻转、输出高电平。但这时充电电容C1上的电压还未高过第一电压比较器CMP1正向输入端的电压，充电电容C1继续充电直到电压高过第一电压比较器CMP1正向输入端的电压，第一电压比较器CMP1翻转、输出低电平，第一电压比较器CMP1正向输入端电压变为参考电压Vref经过第三电阻R3与第四电阻R4后、在第四电阻R4上的电压降U1。这时充电电容C1经第一二极管D1与第一电阻R1放电，而第二电压比较器CMP2负向输入端的电压为零，第二电压比较器CMP2输出保持高电平。当充电电容C1放电电平低于第一电压比较器CMP1正向输入端电压时，第一电压比较器CMP1翻转、输出高电平。这时第二电压比较器CMP2负向输入端电压突然变化为参考电压Vref经过并联的第三电阻R3与第四电阻R4、以及串联的第五电阻R5、第六电阻R6后、在第六电阻R6上的电压降U2；第二电压比较器CMP2负向输入端电压高于其正向输入端（即充电电容C1上放电后的电压），第二电压比较器CMP2翻转、输出低电平。至此完成一个周期，第一电压比较器CMP1输出的高电平又开始经第二电阻R2与第二二极管D2给充电电容C1充电，开始下一个周期。

所述控制信号生成单元21采用两个不同方向的二极管D1、D2控制对充电电容C1进行充电和放电的电流方向。充放电时间由充电电容C1的容值和第二电阻R2与第一电阻R1的阻值决定。由于对充电电容C1进行充电时第一电压比较器CMP1输出的时钟信号CLK为高电平，对充电电容C1进行放电时第一电压比较器CMP1输出的时钟信号CLK为低电平；为满足时钟信号CLK的高电平的时间为其低电平的时间的两倍，所以第二电阻R2的阻值为第一电阻R1的阻值的两倍。充放电的时间还取决于第一电压比较器CMP1正向输入端的电压，因为负向输入端是连接在充电电容C1上面的，当充电电容C1上的电压充电或放电到高于或低于第一电压比较器CMP1正向输入端的电压时，第一电压比较器CMP1的输出将发生翻转。当第一电压比较器CMP1输出零时，其正向输入端的电压为参考电压Vref经过第三电阻R3与第四电阻R4后、在第四电阻R4上的电压降U1，即U1=Vref*R4/(R4+R3)。当第一电压比较器CMP1输出高电平时，其正向输入端的电压约等于参考电压Vref经过并联的第三电阻R3与第四电阻R4、以及串联的第五电阻R5、第六电阻R6后、在串联的第五电阻R5、第六电阻R6上的分压U1’，即U1’=Vref*(R5+R6)/(R4//R3+R5+R6)。当第一电压比较器CMP1输出高电平时，第二电压比较器CMP2负向输入端的电压为U2=Vref*R6/(R4//R3+R5+R6)；第二电压比较器CMP2负向输入端的电压低于第一电压比较器CMP1正向输入端上的电压，因此第二电压比较器CMP2输出会先于第一电压比较器CMP1的输出反转，产生一个比第一电压比较器CMP1输出的时钟信号CLK脉冲窄的第一控制信号CE1。通过合理地设置与调整电阻R3、R4、R5和R6的阻值，可以产生需要脉冲宽度的时钟信号CLK以及脉冲宽度为时钟信号CLK脉冲宽度一半的第一控制信号CE1。第二控制信号CE2可以由时钟信号CLK经过反向得到。本实施例采用电压比较器外加阻容等元器件来实现生成时钟信号组，有效节省了电路成本。

请参考图4，本发明流水式动态显示灯控制电路第一实施例的电路图。在本实施例中，所述驱动控制子单元包括第一上拉晶体管（如图示第1级驱动控制子单元221的第一上拉晶体管Q10、第2级驱动控制子单元222的第一上拉晶体管Q20）、第一开关管（如图示第1级驱动控制子单元221的第一开关管M10、第2级驱动控制子单元222的第一开关管M20）以及下拉晶体管（如图示第1级驱动控制子单元221的下拉晶体管Q19、第2级驱动控制子单元222的下拉晶体管Q29）。每一级LED灯组包括依次连接的第一LED子灯组（如图示第1级LED灯组的第一LED子灯组LED1、第2级LED灯组的第一LED子灯组LED4）、第二LED子灯组（如图示第1级LED灯组的第二LED子灯组LED2、第2级LED灯组的第二LED子灯组LED5）及第三LED子灯组（如图示第1级LED灯组的第三LED子灯组LED3、第2级LED灯组的第三LED子灯组LED6）。

所述第一上拉晶体管（Q10、Q20）的控制端耦接至第一电源电压V1的输出端，其第一端电连接至当前LED灯组中的第一个LED子灯组（LED1、LED4），其第二端耦接至所述第一电源电压V1的输出端。所述第一开关管（M10、M20）的控制端耦接至时钟信号CLK的输出端、并通过一反馈电阻（R4、R18）电连接至当前LED灯组中的第一个LED子灯组（LED1、LED4），其第一端耦接至所述第一电源电压V1的输出端，其第二端接地（针对第1级驱动控制子单元）或用于接收前一级驱动控制子单元提供的下拉控制信号（针对第1级之后的驱动控制子单元）。所述下拉晶体管（Q19、Q29）的控制端耦接至当前LED灯组中的最后一组LED子灯组的输入端（LED3、LED6），其第一端耦接至第二电源电压V2的输出端、同时电连接下一级驱动控制子单元的第一开关管的第二端以提供下拉控制信号（对于最后1级驱动控制子单元，相应的下拉晶体管的控制端仅耦接至第二电源电压V2的输出端），其第二端接地。其中，所述第一上拉晶体管（Q10、Q20）与所述下拉晶体管（Q19、Q29）工作时各电极电流方向不同。具体地，所述第一上拉晶体管（Q10、Q20）响应所述第一电源电压V1而导通、并维持导通；所述第一开关管（M10、M20）响应所述时钟信号而导通、并维持导通（针对第1级驱动控制子单元），或响应前一级驱动控制子单元提供的下拉控制信号以及所述时钟信号而导通、并维持导通（针对第1级之后的驱动控制子单元）；所述下拉晶体管（Q19、Q29）响应所述当前LED灯组中的最后一组LED子灯组（LED3、LED6）的点亮而导通、并维持导通。其中，所述第一电源电压V1大于所述第二电源电压V2，例如，所述第一电源电压V1为12V，所述第二电源电压V2为5V。

在本实施例中，所述第一上拉晶体管（Q10、Q20）的第一端电连接至所述第一LED子灯组（LED1、LED4）的正极，所述第三LED子灯组（LED3、LED6）的负极接地，所述驱动控制子单元还包括第一晶体管（如图示第1级驱动控制子单元221的第一晶体管Q11、第2级驱动控制子单元222的第一晶体管Q21）、以及第二晶体管（如图示第1级驱动控制子单元221的第二晶体管Q12、第2级驱动控制子单元222的第二晶体管Q22）。

所述第一晶体管（Q11、Q21）的控制端耦接至所述第二电源电压V2的输出端以及所述下拉晶体管（Q19、Q29）的第一端，其第一端电连接至所述第一LED子灯组（LED1、LED4）的负极，其第二端用于接收第一控制信号CE1。其中，所述时钟信号CLK的高电平脉冲宽度为其低电平脉冲宽度的两倍，所述第一控制信号CE1由所述时钟信号CLK派生、且其低电平的保持时间为所述时钟信号CLK高电平持续时间的一半。

所述第二晶体管（Q12、Q22）的控制端耦接至所述第二电源电压V2的输出端以及所述下拉晶体管（Q19、Q29）的第一端，其第一端电连接至所述第二LED子灯组（LED2、LED5）的负极，其第二端用于接收第二控制信号CE2。其中，所述第二控制信号CE2由所述时钟信号CLK派生、且与所述时钟信号CLK时序相反。

在本实施例中，所述下拉晶体管（Q19、Q29）的控制端耦接至所述第三LED子灯组（LED3、LED6）的正极、同时耦接至地端。在本实施例中，每一级LED灯组依次顺序工作，且每一级LED灯组中的所述第一LED子灯组（、LED4）、第二LED子灯组（LED2、LED5）及第三LED子灯组（LED3、LED6）依次顺序点亮。

具体地，在本实施例中，所述第一上拉晶体管（Q10、Q20）、下拉晶体管（Q19、Q29）、第一晶体管（Q11、Q21）、第二晶体管（Q12、Q22）均采用三极管。其中，三极管的基极作为相应晶体管的控制端、三极管的集电极作为相应晶体管的第一端、三极管的发射极作为相应晶体管的第二端。在本实施例中，所述第一开关管（M10、M20）采用NMOS管，NMOS管的栅极作为所述第一开关管的控制端、NMOS管的漏极作为所述第一开关管的第一端、NMOS管的源极作为所述第一开关管的第二端。其中，所述第一上拉晶体管（Q10、Q20）与所述下拉晶体管（Q19、Q29）工作时各电极电流方向不同；所述第一晶体管、所述第二晶体管以及所述下拉晶体管工作时各电极电流方向均相同。例如，所述第一上拉晶体管（Q10、Q20）采用PNP型三极管；所述下拉晶体管（Q19、Q29）、第一晶体管（Q11、Q21）、第二晶体管（Q12、Q22）均采用NPN型三极管。需要说明的，所述第一上拉晶体管（Q10、Q20）、下拉晶体管（Q19、Q29）、第一晶体管（Q11、Q21）、第二晶体管（Q12、Q22）的其中一个或多个也可以采用相应的MOS管；所述第一开关管（M10、M20）也可以采用相应的三极管。

以下对图4所示实施例的工作原理作进一步说明。电路分为相同的两部分（如图所示第1级、第2级），第2级的工作取决于M20是否导通，而M20是否导通取决于第1级中Q19是否导通。即第1级先工作，第2级再工作，第1级与第2级顺序工作，而每级中的三个LED子灯组也是顺序点亮的。具体地，T1-T2阶段，CLK为高电平，CE1、CE2为低电平，第1级中的Q10，M10，Q11和Q12导通，LED1点亮；T2-T3阶段，CE1变为高电平，Q11截止，但CE2还是低电平，所以Q12保持导通，LED1与LED2点亮；T3-T4阶段，CLK变为低电平，CE2变为高电平，但由于有反馈电阻R4，因此M10维持导通，Q10也就保持导通，Q12截止，LED1、LED2、LED3导通。由于LED3点亮后产生压降，作用在R7和R25上，使Q19也导通，从而使第2级中的M20具备了导通条件；由于这时CLK为低电平，M20还不能导通，等到CLK再次变高开始下一个周期后，M20导通，第2级开始与第1级同样的顺序点亮LED4、LED5、LED6的过程。Q19的导通同时也使Q11和Q12不会再次导通，使得LED2和LED3点亮后不会再熄灭，从而保证LED的点亮过程是一个单向的顺序点亮的过程。图中是六个LED子灯组顺序点亮，如需要再增加LED子灯组，可以在第2级之后再增加相同的级联电路。本实施例在三个脉冲信号CLK，CE1与CE2的控制下即可实现所有LED子灯组的顺序点亮的流水效果，无需多路D触发器，简化了电路设计、节省了电路成本。

本实施例通过利用外部输入的时钟控制信号（时钟信号及其派生的控制信号），或利用电路内部的电压电平变换，来使晶体管的基极(B)与发射极(E)或MOS管的栅极(G)与源极(S)之间的电压发生变化来控制晶体管或MOS管的导通。本实施例在第1级之后，将通常为固定接在电路的参考地上的晶体管的发射极(E)或MOS管的源极(S)设计成浮动的，相应的电平是会随着外部输入的时钟控制信号或内部电路的电压变化而变化；当晶体管的发射极(E)或MOS管的源极(S)设上是高电平时，即使晶体管的基极(B)或MOS管的栅极(G)为高电平也不会导通。基于这一改进，可以在同一级电路里使用时钟控制信号控制晶体管的发射极(E)或源极(S)的电压，从而控制晶体管的导通；而这些发射极(E)或源极(S)的电压可变的晶体管的基极(B)或栅极(G)，则会在同一级驱动控制子单元的所有晶体管都导通后，由最后一个晶体管锁定为低电平，从而锁定该级里的晶体管的状态为不再导通，从而保证同一级里所有的LED子灯组被点亮后一直保持点亮状态。而各级之间的顺序点亮也是依靠控制相应晶体管的发射极或MOS管的源极的电压实现的。在前一级的最后一个晶体管未导通时，后面一级的晶体管的发射极或MOS管的漏极为高电平，这时时钟信号的变化无法使后面一级的晶体管或MOS管导通。而当前一级的最后一个晶体管导通后，会将后面一级的第一个晶体管或MOS管的发射极或源极拉低，从而使后面一级的第一个晶体管或MOS管具备了导通的条件。这时再加上时钟信号来使后面一级的晶体管顺序导通，从而电路中的LED子灯组顺序点亮产生流水的效果。

请参考图5，本发明流水式动态显示灯控制电路第二实施例的电路图，图中示出了第1级的全部电路以及第2级的部分电路，其中，第1级与第2级结构相同，第2级的未描述细节可参考第1级所示。与图4所示实施例的不同之处在于，在本实施例中，每一级LED灯组包括依次连接的第一LED子灯组LED1、第二LED子灯组LED2、第三LED子灯组LED3，以及依次连接的第四LED子灯组LED4、第五LED子灯组LED5、第六LED子灯组LED6；所述驱动控制子单元除了包括与图4所示相同的第一上拉晶体管（Q10、Q20）、第一开关管（M10、M20）以及下拉晶体管（图中仅示意出Q19）之外，还包括第一晶体管（图中仅示意出Q11）、第二上拉晶体管（图中仅示意出Q18）、第二NMOS管（图中仅示意出M12）以及第二晶体管（图中仅示意出Q12）。

在本实施例中，所述第一晶体管Q11的控制端耦接至所述第二电源电压V2的输出端以及所述下拉晶体管Q19的第一端，其第一端电连接至所述第二LED子灯组LED2的负极，其第二端用于接收第一控制信号CE1。其中，所述时钟信号CLK的高电平脉冲宽度为其低电平脉冲宽度的两倍，所述第一控制信号CE1由所述时钟信号CLK派生、且其低电平的保持时间为所述时钟信号CLK高电平持续时间的一半。

所述第二上拉晶体管Q18的控制端耦接至所述第一电源电压V1的输出端，其第一端电连接至第四LED子灯组LED4的正极，其第二端耦接至所述第一电源电压V1的输出端（与所述第一上拉晶体管Q11的接线方式相似）。

所述第二NMOS管M12的栅极耦接至所述第二LED子灯组LED2的负极、同时耦接至地端，其漏极耦接至所述第一电源电压V1的输出端，其源极接地。

所述第二晶体管Q12的控制端耦接至所述第二电源电压V2的输出端以及所述下拉晶体管Q19的第一端，其第一端电连接至所述第四LED子灯组LED4的负极，其第二端用于接收第二控制信号CE2。其中，所述第二控制信号CE2由所述时钟信号CLK派生、且与所述时钟信号CLK时序相反。

在本实施例中，所述下拉晶体管Q19的控制端耦接至所述第五LED子灯组LED5的正极、同时耦接至地端。在本实施例中，每一级LED灯组依次顺序工作，且每一级LED灯组中的第一LED子灯组LED1与第二LED子灯组LED2同时点亮、所述第三LED子灯组LED3与第四LED子灯组LED4同时点亮、所述第五LED子灯组LED5与第六LED子灯组LED6同时点亮，三组LED子灯组依次顺序点亮。即，在本实施例中，同一级的LED灯组中，两个LED子灯组为一组同时点亮。

具体地，在本实施例中，所述第一上拉晶体管Q10、下拉晶体管Q19、第一晶体管Q11、第二上拉晶体管Q18、第二晶体管Q12均采用三极管。其中，三极管的基极作为相应晶体管的控制端、三极管的集电极作为相应晶体管的第一端、三极管的发射极作为相应晶体管的第二端。在本实施例中，所述第一开关管（M10、M20）采用NMOS管，NMOS管的栅极作为所述第一开关管的控制端、NMOS管的漏极作为所述第一开关管的第一端、NMOS管的源极作为所述第一开关管的第二端。其中，所述第一上拉晶体管Q10、第二上拉晶体管Q18采用PNP型三极管；所述下拉晶体管Q19、第一晶体管Q11、第二晶体管Q12均采用NPN型三极管。

以下对图5所示实施例的工作原理作进一步说明。电路分为相同的两部分（如图所示第1级、第2级），第2级的工作取决于M20是否导通，而M20是否导通取决于第1级中Q19是否导通。即第1级先工作，第2级再工作，第1级与第2级顺序工作，而每级中六个LED子灯组两个为一组、一组组顺序点亮。具体地，T1-T2阶段，CLK为高电平，CE1、CE2为低电平，第1级中的Q10，M10，Q11导通，LED1、LED2点亮；T2-T3阶段，CE1变为高电平，Q11截止，LED3点亮，LED3点亮后M12导通，由于CE2还保持为低电平，Q12导通，LED4也点亮；T3-T4阶段，CLK变为低电平，CE2变为高电平，但由于有反馈电阻R4，因此M10维持导通，Q10也就保持导通，Q12截止，LED5和LED6点亮。由于LED5和LED6点亮后产生压降，使Q19也导通，从而使第2级中的M20具备了导通条件；由于这时CLK为低电平，M20还不能导通，等到CLK再次变高开始下一个周期后，M20导通，第2级开始与第1级同样的顺序点亮过程。Q19的导通同时也使Q11和Q12不会再次导通，使得LED3~LED6点亮后不会再熄灭，从而保证LED的点亮过程是一个单向的顺序点亮的过程。

请参考图6，本发明流水式动态显示灯控制电路第三实施例的电路图。与图4所示实施例的不同之处在于，在本实施例中，所述驱动控制子单元仅包括与图4所示相同的第一上拉晶体管（Q10、Q20）、第一开关管（M10、M20）以及下拉晶体管（Q19、Q29）。本实施例是针对三个LED子灯组为一组同时点亮的情况，即图中LED1、LED2、LED3为一组，LED4、LED5、LED6为一组，一组组顺序点亮。这种情况下时钟控制信号和每组LED灯组的驱动控制电路会变得简单许多。

在本实施例中，当前级驱动控制子单元的所述第一开关管M10的控制端耦接至所述时钟信号CLK1的输出端；下一级驱动控制子单元的所述第一开关管M20的控制端耦接至第一控制信号CLK2。其中，所述时钟信号CLK1的高、低电平脉冲宽度相同，所述第一控制信CLK2号由所述时钟信号CLK1派生、且与所述时钟信号CLK1时序相反。

在本实施例中，当前级驱动控制子单元的所述下拉晶体管Q19的控制端耦接至所述第三LED子灯组LED3的正极或所述第二LED子灯组LED2的正极、同时耦接至地端。在本实施例中，所述第一LED子灯组LED1、第二LED子灯组LED2、所述第三LED子灯组LED2同时点亮。即，在本实施例中，同一级的LED灯组中，3个LED子灯组为一组同时点亮。

具体地，在本实施例中，所述第一上拉晶体管（Q10、Q20）、下拉晶体管（Q19、Q29）均采用三极管。其中，三极管的基极作为相应晶体管的控制端、三极管的集电极作为相应晶体管的第一端、三极管的发射极作为相应晶体管的第二端。在本实施例中，所述第一开关管（M10、M20）采用NMOS管，NMOS管的栅极作为所述第一开关管的控制端、NMOS管的漏极作为所述第一开关管的第一端、NMOS管的源极作为所述第一开关管的第二端。其中，所述第一上拉晶体管（Q10、Q20）采用PNP型三极管；所述下拉晶体管（Q19、Q29）采用NPN型三极管。

以下对图6所示实施例的工作原理作进一步说明。电路分为相同的两部分（如图所示第1级、第2级），第2级的工作取决于M20是否导通，而M20是否导通取决于第1级中Q19是否导通。即第1级先工作，第2级再工作，第1级与第2级顺序工作，而每级中3个LED子灯组同时点亮。具体地，CLK1为高电平时，第1级中的Q10，M10导通，并通过反馈电阻R4的反馈使M10保持锁定导通的状态，LED1、LED2、LED3点亮；同时由于LED2、LED3点亮后产生压降，使Q19也导通，将第2级中的M20的源极拉为低电平，从而使第2级中的M20具备了导通条件；由于这时CLK2为低电平，M20还不能导通，但因为M20的源极被Q19拉低，为在CLK2为高平时导通做好了准备。同时第2级中的Q29也不会导通，因此虽然后面级联的第3级中M30的栅极是连在CLK1上的，但由于第2级中的Q29不导通，所以第3级中M30也不会导通。同理如果第3级后面还有级联的其它级也不会导通。接下去CLK1变为低电平，而CLK2变为高电平；由于第1级中的M10依靠反馈电阻R4获得反馈电压可以保持导通、从而保持LED1~LED3的点亮；而第2级会重复第1级的点亮过程，并为第3级在CLK1重新变为高电平后的导通做好准备。如此在CLK1、CLK2的控制下，顺序地导通每一个级联的驱动控制子电路。

由于每一级中LED子灯组之间都是串联连接的，且LED灯点亮时有正向导通压降。如果仅在每一级驱动控制子单元的的第一上拉晶体管的第二端使用一个限流电阻，会造成点亮时流过每一LED子灯组的电流不同，会使每一LED子灯组的亮度不同。优选地，可以在每一级的上拉晶体管处配置一恒流控制晶体管构成恒流源模块，从而使每一级中依次导通的每一LED子灯组的电流都相等；也可以通过在每一LED子灯组的输出端配置不同阻值的限流电阻，从而使每一LED子灯组被依次点亮时的电流近似相等。

请参考图7，本发明流水式动态显示灯控制电路第四实施例的电路图。在本实施例中，每一所述驱动控制子单元（例如图示驱动控制子单元221）中增设一恒流控制晶体管Q17；所述恒流控制晶体管Q17的控制端电连接至所述第一上拉晶体管Q10的第二端，其第一端电连接至所述第一上拉晶体管Q10的控制端，其第二端电连接至所述第一电源电压V1的输出端；其中，所述第一上拉晶体管Q10与所述恒流控制晶体管Q17工作时各电极电流方向相同。

具体地，所述恒流控制晶体管Q17也采用三极管，三极管的基极作为相应晶体管的控制端、三极管的集电极作为相应晶体管的第一端、三极管的发射极作为相应晶体管的第二端。例如，所述第一上拉晶体管Q10、所述恒流控制晶体管Q17均采用NPN型三极管；所述恒流控制晶体管Q17的基极电连接所述第一上拉晶体管Q10的发射极，其集电极电连接所述第一上拉晶体管Q10的基极，其发射极电连接至所述第一电源电压V1的输出端。

通过增设所述恒流控制晶体管Q17，可以与相应的所述第一上拉晶体管Q10构成恒流源模块，使得电路中驱动控制子单元控制的LED子灯组依次点亮时，流过每一LED子灯组的电流相等（I1=I2=I3）；即，所有LED子灯组依次点亮后的亮度一致。

请参考图图8，本发明流水式动态显示灯控制电路第五实施例的电路图。在本实施例中，每一所述驱动控制子单元（例如图示驱动控制子单元221）中，在每一LED子灯组的输出端配置不同阻值的限流电阻R101、R102、R103，以实现恒流。具体地，第一晶体管Q11的第一端通过相应的第一限流电阻R101电连接至第一LED子灯组LED1的负极；第二晶体管Q12、的第一端通过相应的第二限流电阻R102电连接至第二LED子灯组LED2的负极；第三LED子灯组LED3的负极通过相应的第三限流电阻R103电连接至地端。其中，通过配置所述第一限流电阻R101、第二限流电阻R102、第三限流电阻R103的阻值，使第一LED子灯组LED1、第二LED子灯组LED2及第三LED子灯组LED3依次顺序点亮时，流过每一LED子灯组的电流相等（I1=I2=I3）；即，所有LED子灯组依次点亮后的亮度一致。

请参考图9，本发明LED灯组一实施例的示意图。在本实施例中，每一级LED灯组包括多个串联的LED子灯组，每一LED子灯组包括多个相互并联的LED灯。即，电路中每个LED子灯组可以看成由一个或几个LED灯并联组成的一个LED子灯组，每个LED子灯组之间再互相串联，串联的LED子灯组个数由车身提供的工作电压范围和LED的正向导通压降决定。如车身提供的工作电压范围为9V-16V ，LED子灯组（单个LED灯或多个相互并联的LED灯）的正向导通压降为2.3V，则可以串联三个的LED子灯组。图中的晶体管用来作为开关顺序点亮各个LED子灯组的晶体管。本发明上述电路示例的图中，一个LED子灯组只示意性的绘示了一个LED灯，但每个LED子灯组可以看成由一个或几个LED灯并联组成，每个LED子灯组都会被同时点亮。这样设计可以使控制电路的成本不变，而增加可点亮LED灯的个数，节省电路的成本。

以上所述仅是本发明的优选实施例，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种流水式动态显示灯控制电路，其特征在于，包括： 控制信号生成单元，用于生成时钟信号组，所述时钟信号组包括时钟信号以及与所述时钟信号有时序关系的控制信号；驱动控制单元，包括结构相同、且级联的多级驱动控制子单元，每一级驱动控制子单元对应控制一级LED灯组的点亮； 其中，第1级驱动控制子单元用于根据第一电源电压以及所述时钟信号组驱动对应的第1级LED灯组中的相应LED子灯组动态点亮，以及根据第二电源电压以及所述第1级LED灯组中的最后一组LED子灯组的点亮结果、维持所述第1级LED灯组中的所有LED子灯组的点亮状态、并提供下拉控制信号至下一级驱动控制子单元以使对应的下一级LED灯组中的相应LED子灯组支持动态点亮；第n级驱动控制子单元用于根据所述第一电源电压、所述时钟信号组以及前一级驱动控制子单元提供的下拉控制信号、驱动对应的第n级LED灯组中的相应LED子灯组动态点亮，以及根据所述第二电源电压以及所述第n级LED灯组中的最后一组LED子灯组的点亮结果、维持所述第n级LED灯组中的所有LED子灯组的点亮状态、并提供下拉控制信号至下一级驱动控制子单元。

2.根据权利要求1所述的电路，其特征在于，所述控制信号生成单元包括： 第一电压比较器，其正向输入端用于接收参考电压，其负向输入端与充电电容相接，其输出端输出所述时钟信号； 控制晶体管，其控制端耦接至所述第一电压比较器的输出端，其第一端用于接收所述第一电源电压、并输出与所述时钟信号时序相反的第二控制信号、其第二端接地。

3.根据权利要求2所述的电路，其特征在于，所述控制信号生成单元还包括： 串联的第一电阻与第一二极管，电连接于所述第一电压比较器的负向输入端与其输出端之间； 串联的第二电阻与第二二极管，电连接于所述第一电压比较器的负向输入端与其输出端之间，其中，所述第一二极管与所述第二二极管的连接方向相反，通过配置所述第一电阻与所述第二电阻的阻值，使得所述第一电压比较器输出高、低电平不对称的时钟信号； 所述第一电压比较器的正向输入端通过第三电阻耦接至所述参考电压的输出端，其输出端通过第四电阻电连接至其正向输入端； 第二电压比较器，其正向输入端与所述充电电容相接，其负向输入端通过第五电阻电连接至所述第一电压比较器的正向输入端、同时通过第六电阻接地，其输出端输出第一控制信号，通过配置所述第三电阻、所述第四电阻、所述第五电阻、所述第六电阻的阻值，使得所述第一控制信号的脉冲宽度小于所述时钟信号的脉冲宽度。

4.根据权利要求3所述的电路，其特征在于，所述时钟信号的高电平脉冲宽度为其低电平脉冲宽度的两倍，所述时钟信号的高电平脉冲宽度为所述第一控制信号的低电平脉冲宽度的两倍。

5.根据权利要求1所述的电路，其特征在于，所述驱动控制子单元包括第一上拉晶体管、第一开关管以及下拉晶体管； 所述第一上拉晶体管的控制端耦接至所述第一电源电压的输出端，其第一端电连接至当前LED灯组中的第一个LED子灯组，其第二端耦接至所述第一电源电压的输出端； 所述第一开关管的控制端耦接至所述时钟信号的输出端、并通过一反馈电阻电连接至当前LED灯组中的第一个LED子灯组，其第一端耦接至所述第一电源电压的输出端，其第二端接地或用于接收前一级驱动控制子单元提供的下拉控制信号； 所述下拉晶体管的控制端耦接至当前LED灯组中的最后一组LED子灯组的输入端，其第一端耦接至所述第二电源电压的输出端、同时电连接下一级驱动控制子单元的第一开关管的第二端以提供下拉控制信号，其第二端接地； 其中，所述第一上拉晶体管与所述下拉晶体管工作时各电极电流方向不同；所述第一上拉晶体管响应所述第一电源电压而导通、并维持导通；所述第一开关管响应所述时钟信号而导通、并维持导通，或响应前一级驱动控制子单元提供的下拉控制信号以及所述时钟信号而导通、并维持导通；所述下拉晶体管响应所述当前LED灯组中的最后一组LED子灯组的点亮而导通、并维持导通。

6.根据权利要求5所述的电路，其特征在于，所述第一上拉晶体管以及下拉晶体管均采用三极管，其中，三极管的基极作为相应晶体管的控制端、三极管的集电极作为相应晶体管的第一端、三极管的发射极作为相应晶体管的第二端；所述第一开关管采用NMOS管，NMOS管的栅极作为所述第一开关管的控制端、NMOS管的漏极作为所述第一开关管的第一端、NMOS管的源极作为所述第一开关管的第二端。

7.根据权利要求5所述的电路，其特征在于，所述驱动控制子单元进一步包括一恒流控制晶体管；所述恒流控制晶体管的控制端电连接至所述第一上拉晶体管的第二端，其第一端电连接至所述第一上拉晶体管的控制端，其第二端电连接至所述第一电源电压的输出端；其中，所述第一上拉晶体管与所述恒流控制晶体管工作时各电极电流方向相同。

8.根据权利要求5所述的电路，其特征在于，每一级LED灯组包括依次连接的第一LED子灯组、第二LED子灯组及第三LED子灯组，所述第一上拉晶体管的第一端电连接至所述第一LED子灯组的正极，所述第三LED子灯组的负极耦接至地端，所述驱动控制子单元还包括第一晶体管以及第二晶体管； 所述第一晶体管的控制端耦接至所述第二电源电压的输出端以及所述下拉晶体管的第一端，其第一端耦接至所述第一LED子灯组的负极，其第二端用于接收第一控制信号，其中，所述时钟信号的高电平脉冲宽度为其低电平脉冲宽度的两倍，所述第一控制信号由所述时钟信号派生、且其低电平的保持时间为所述时钟信号高电平持续时间的一半；所述第二晶体管的控制端耦接至所述第二电源电压的输出端以及所述下拉晶体管的第一端，其第一端耦接至所述第二LED子灯组的负极，其第二端用于接收第二控制信号，其中，所述第二控制信号由所述时钟信号派生、且与所述时钟信号时序相反；所述下拉晶体管的控制端耦接至所述第三LED子灯组的正极、同时耦接至地端； 其中，所述第一晶体管、所述第二晶体管以及所述下拉晶体管工作时各电极电流方向均相同；所述第一LED子灯组、第二LED子灯组及第三LED子灯组依次顺序点亮。

9.根据权利要求8所述的电路，其特征在于，所述第一晶体管的第一端通过第一限流电阻电连接至所述第一LED子灯组的负极，所述第二晶体管的第一端通过第二限流电阻电连接至所述第二LED子灯组的负极；所述第三LED子灯组的负极通过第三限流电阻电连接至地端； 其中，通过配置所述第一限流电阻、第二限流电阻、第三限流电阻的阻值，使所述第一LED子灯组、第二LED子灯组及第三LED子灯组依次顺序点亮后的亮度基本一致。

10.根据权利要求5所述的电路，其特征在于，每一级LED灯组包括依次连接的第一LED子灯组、第二LED子灯组、第三LED子灯组，以及依次连接的第四LED子灯组、第五LED子灯组、第六LED子灯组，所述第一上拉晶体管的第一端电连接至所述第一LED子灯组的正极，所述第三LED子灯组、第六LED子灯组的负极接地，所述驱动控制子单元还包括第一晶体管、第二上拉晶体管、第二NMOS管以及第二晶体管； 所述第一晶体管的控制端耦接至所述第二电源电压的输出端以及所述下拉晶体管的第一端，其第一端电连接至所述第二LED子灯组的负极，其第二端用于接收第一控制信号，其中，所述时钟信号的高电平脉冲宽度为其低电平脉冲宽度的两倍，所述第一控制信号由所述时钟信号派生、且其低电平的保持时间为所述时钟信号高电平持续时间的一半； 所述第二上拉晶体管的控制端耦接至所述第一电源电压的输出端，其第一端电连接至第四LED子灯组的正极，其第二端耦接至所述第一电源电压的输出端； 所述第二NMOS管的栅极耦接至所述第二LED子灯组的负极、同时耦接至地端，其漏极耦接至所述第一电源电压的输出端，其源极接地； 所述第二晶体管的控制端耦接至所述第二电源电压的输出端以及所述下拉晶体管的第一端，其第一端电连接至所述第四LED子灯组的负极，其第二端用于接收第二控制信号，其中，所述第二控制信号由所述时钟信号派生、且与所述时钟信号时序相反；所述下拉晶体管的控制端耦接至所述第五LED子灯组的正极、同时耦接至地端； 其中，所述第一晶体管、所述第二晶体管以及所述下拉晶体管工作时各电极电流方向均相同；所述第一LED子灯组与第二LED子灯组同时点亮、所述第三LED子灯组与第四LED子灯组同时点亮、所述第五LED子灯组与第六LED子灯组同时点亮，三组LED子灯组依次顺序点亮。

11.根据权利要求5所述的电路，其特征在于，每一级LED灯组包括依次连接的第一LED子灯组、第二LED子灯组、第三LED子灯组，所述第一上拉晶体管的第一端电连接至所述第一LED子灯组的正极，所述第三LED子灯组的负极接地； 当前级驱动控制子单元的所述第一开关管的控制端耦接至所述时钟信号的输出端、下一级驱动控制子单元的所述第一开关管的控制端耦接至第一控制信号，其中，所述时钟信号的高、低电平脉冲宽度相同，所述第一控制信号由所述时钟信号派生、且与所述时钟信号时序相反； 当前级驱动控制子单元的所述下拉晶体管的控制端耦接至所述第三LED子灯组的正极或所述第二LED子灯组的正极、同时耦接至地端； 其中，所述第一LED子灯组、第二LED子灯组、所述第三LED子灯组同时点亮。

12.根据权利要求1所述的电路，其特征在于，所述流水式动态显示灯包括多级LED灯组，每一级LED灯组包括多个串联的LED子灯组，每一LED子灯组包括一LED灯或多个相互并联的LED灯。

Images