[go: up one dir, main page]

CN112071867A - 主动开关阵列基板、薄膜晶体管阵列基板的制造方法 - Google Patents

主动开关阵列基板、薄膜晶体管阵列基板的制造方法 Download PDF

Info

Publication number
CN112071867A
CN112071867A CN202010980787.8A CN202010980787A CN112071867A CN 112071867 A CN112071867 A CN 112071867A CN 202010980787 A CN202010980787 A CN 202010980787A CN 112071867 A CN112071867 A CN 112071867A
Authority
CN
China
Prior art keywords
layer
metal layer
patterned photoresist
photoresist
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010980787.8A
Other languages
English (en)
Inventor
卓恩宗
陈曦
许哲豪
叶利丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202010980787.8A priority Critical patent/CN112071867A/zh
Publication of CN112071867A publication Critical patent/CN112071867A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种主动开关阵列基板的制造方法，在第一次湿法刻蚀金属层或者第二次湿法刻蚀金属层后，首先对光阻进行干法刻蚀，减小光阻体积，进而使得被光阻遮住的因受临界尺寸损失影响横截面积小于其上的光阻横截面积的金属层与光阻的边缘宽度差减小，进而减小“尾巴”现象，提高主动开关阵列基板上的器件性能稳定性。

Description

主动开关阵列基板、薄膜晶体管阵列基板的制造方法
技术领域
本申请涉及显示技术领域，尤其涉及一种主动开关阵列基板、薄膜晶体管阵列基板的制造方法。
背景技术
液晶显示器等显示器件上的每一像素单元都是由集成在其后的主动开关元件例如薄膜晶体管(TFT，Thin Film Transistor)来驱动。TFT阵列基板通常包括基板、排布于基板上的薄膜晶体管、钝化层以及像素电极。随着显示技术发展，TFT阵列基板制程已由最初的7光罩(7Mask)过程逐渐发展至现在主流的4光罩(4Mask)过程，大大降低了显示器件的生产成本。4Mask制程中，关键工艺在于第二道光罩工艺，要进行两次湿法刻蚀以及两次干法刻蚀，进而形成薄膜晶体管的源极、漏极以及源极与漏极之间的导电沟道。两次湿法刻蚀以及两次干法刻蚀后的TFT阵列基板主要结构通常包括，基板100’、形成于基板上的栅极200’、覆盖栅极200’的栅绝缘层300’、形成于栅绝缘层300’上且与所述栅极300’相对的有源层400’，形成于有源层400’两端上的间断的掺杂层500’以及形成于掺杂层500’上的源极610’以及漏极620’，参考图1。但是相关技术在第一次湿法刻蚀金属层600’(金属层600’刻蚀最终后形成源极610’以及漏极620’等线路结构)后，先进行掺杂层400’以及有源层500’的干法刻蚀再进行光阻(PR)灰化，如图2至图4所示。参考图2，第一次湿法刻蚀金属层600’产生临界尺寸损失(CD LOSS，Critical Dimension Loss)，再经过其上的光阻做掩膜刻蚀金属层600’下的掺杂层400’以及有源层500’(参考图3)，就会使得第一次湿法刻蚀后金属层600’(金属层之后形成源极以及漏极等线路结构)边缘外也有较多掺杂层400’以及有源层500’，即在金属层600’边缘外存在较宽掺杂层400’以及有源层500’形成的尾巴(Tail)，而形成有较宽Tail的显示器件的TFT阵列基板很可能会因吸光，而在源极与漏极之间产生漏电流，造成基于TFT阵列基板的显示器件性能不稳定。
发明内容
本申请的目的是为了解决上述显示器件性能不稳定的技术问题，提供一种主动开关阵列基板的制造方法。
为实现上述目的，本申请采用以下技术方案：
一种主动开关阵列基板的制造方法，包括：
提供基板，并通过第一道光罩在基板上形成栅极；
沉积栅绝缘层覆盖所述栅极以及基板，并在所述栅绝缘层上方依次形成有源层以及金属层；
在所述金属层上涂布光阻，并通过第二道光罩图案化所述光阻，获得第一图案化光阻；
以所述第一图案化光阻为掩膜，对所述金属层进行第一次湿法刻蚀以去除所述第一图案化光阻外侧所露出的金属层，其中所述第一次湿法刻蚀所述金属层的持续时间为60-90秒；
第一次干法刻蚀所述第一图案化光阻，以获得第二图案化光阻并露出所述金属层上待形成源极以及漏极区域之间的区域，同时去除所述金属层外侧所露出的有源层、所述栅绝缘层；
以所述第二图案化光阻为掩膜，对所述金属层进行第二次湿法刻蚀以去除待形成源极以及漏极之间的区域，第二次湿法刻蚀形成所述源极和漏极并露出所述有源层；
以所述第二图案化光阻为掩膜，进行第二次干法刻蚀所述有源层以形成导电沟道；
去除所述第二图案化光阻、并完成第二绝缘层和电极层的制备。
此外，本申请另一实施例提供的一种主动开关阵列基板的制造方法，其包括：
提供基板，并通过第一道光罩在基板上形成栅极；
沉积栅绝缘层覆盖所述栅极以及基板，并在所述栅绝缘层上方依次形成有源层以及金属层；
在所述金属层上涂布光阻，并通过第二道光罩图案化所述光阻，获得第一图案化光阻；
以所述第一图案化光阻为掩膜，对所述金属层进行第一次湿法刻蚀以去除所述第一图案化光阻外侧所露出的金属层，其中所述第一次湿法刻蚀所述金属层的持续时间为60-90秒；
以所述第一图案化光阻为掩膜进行第一次干法刻蚀，以露出所述金属层上待形成源极以及漏极区域之间的区域；同时去除所述金属层外侧所露出的有源层、所述栅绝缘层；
以所述第二图案化光阻为掩膜，对所述金属层进行第二次湿法刻蚀以去除待形成源极以及漏极之间的区域，第二次湿法刻蚀形成所述源极和漏极并露出所述有源层；其中所述第二次湿法刻蚀所述金属层的持续时间为60-85秒；
干法刻蚀所述第二图案化光阻，使得所述所述第二图案化光阻体积缩小；
以所述体积缩小第二图案化光阻为掩膜，进行第二次干法刻蚀所述有源层以形成导电沟道；
去除所述第二图案化光阻、并完成第二绝缘层和电极层的制备。
本申请还提供一种薄膜晶体管阵列基板的制造方法，其包括：
提供基板，并通过第一道光罩工艺在基板上形成栅极；
沉积栅绝缘层覆盖所述栅极以及基板，并在所述栅绝缘层上方依次形成有源层、掺杂层以及金属层；
在所述金属层上涂布光阻，并通过第二道光罩图案化所述光阻，获得第一图案化光阻；
以所述第一图案化光阻为掩膜，对所述金属层进行第一次湿法刻蚀以去除所述第一图案化光阻外侧所露出的金属层，其中所述第一次湿法刻蚀所述金属层的持续时间为60～90秒；
第一次干法刻蚀所述第一图案化光阻，以获得第二图案化光阻；同时露出所述金属层上待形成源极以及漏极之间的区域；第一次干法刻蚀同时去除所述金属层外侧所露出的有源层、所述掺杂层、所述栅绝缘层；
以所述第二图案化光阻为掩膜，对所述金属层进行第二次湿法刻蚀，以去除待形成源极以及漏极之间的区域，第二次湿法刻蚀形成所述源极和漏极、露出所述有源层；其中所述第二次湿法刻蚀所述金属层的持续时间为60～85秒；
以所述第二图案化光阻为掩膜，进行第二次干法刻蚀所述有源层以形成导电沟道；
去除所述第二图案化光阻、并完成第二绝缘层和电极层的制备
由上可知，本申请所提供的主动开关阵列基板的制造方法，在第一次湿法刻蚀金属层或者第二次湿法刻蚀金属层后，首先对光阻进行干法刻蚀，减小光阻体积，进而使得被光阻遮住的因受CD LOSS影响横截面积小于其上的光阻横截面积的金属层与光阻的边缘宽度差减小，进而减小Tail现象，提高基于主动开关阵列基板的器件性能稳定性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为相关技术两次湿法刻蚀以及两次干法刻蚀后的TFT基板主要结构示意图；
图2为相关技术第一次湿法刻蚀金属层后结构示意图；
图3为相关技术刻蚀金属层下的掺杂层以及有源层后结构示意图；
图4为相关技术进行光阻(PR)灰化后结构示意图；
图5-图14为本申请实施例TFT基板制造过程中结构示意图；
图15-图19为本申请另一实施例TFT基板制造过程中结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下结合附图，详细说明本申请较佳实施例提供的技术方案。
本实施例提供一种主动开关阵列基板例如TFT阵列基板的制造方法，包括如下步骤：
步骤S1、提供基板100，并通过第一道光罩在基板100上形成图案化的栅极200以及与栅极200电性连接的栅极线(未图示)，如图5所示。
具体地，基板100一般选择透明基板，可为玻璃基板或者塑料基板。首先在基板100上通过磁控溅射等方式沉积铝(Al)、钼(Mo)、铜(Cu)、铬(Cr)、钨(W)、铝(Al)等中的一种或多种栅极金属材料。然后通过在栅极金属材料上涂布光阻材料，并且通过光刻工艺图案化光阻材料。以图案化的光阻材料为掩膜，湿法刻蚀栅极金属材料，形成栅极200以及与栅极200电性连接的栅极线(或称扫描线)等。然后去除光阻材料。
步骤S2、沉积栅绝缘层300覆盖栅极200、栅极线以及基板100，并在栅绝缘层300上方依次形成有源层400、掺杂层500以及金属层600，如图6所示。
具体地，在形成有栅极200的基板100上沉积栅绝缘层300，以覆盖栅极200、栅极线以及基板100。栅绝缘层300材料可为氧化硅(SiOx)、氮化硅(SiNx)、或氮氧化硅(SiOxNy)等绝缘材料中的一种或几种的组合。栅绝缘层300上方依次形成有源层400、掺杂层500以及金属层600。有源层400与掺杂层500同属半导体材料，一般选择非晶硅或者多晶硅等，当然也可选择其他半导体材料。有源层400与掺杂层500可以通过两次沉积分别形成，也可以在沉积一层半导体层(如非晶硅)后，再通过掺杂工艺在半导体层上部掺杂杂质(如磷(P)离子或砷(As)离子等)形成掺杂层500，未掺杂部分则为有源层400。有源层400用于形成薄膜晶体管的导电沟道。掺杂层500由于掺杂浓度较大，其实际为一层欧姆接触层，可以较好地实现后面的金属层600与有源层400的欧姆接触，当然本申请其他实施例也可根据实际情况选择是否形成掺杂层500。金属层600材料可选择钼(Mo)、钛(Ti)、铝(Al)及铜(Cu)等中的一种或多种的组合。
步骤S3、在金属层600上涂布光阻(PR，图中未示出)，通过第二道光罩图案化光阻，获得第一图案化光阻PR1。通过第二道光罩光刻过程，光阻(PR)被去除待形成源极以及漏极区域的外侧所对应的部分，同时被减薄待形成源极以及漏极之间区域的部分，形成所述第一图案化光阻PR1如图7所示。
具体地，在金属层600上涂布光阻(PR)，通过一个灰阶光罩(Gray Tone Mask，GTM)或半色调光罩(Half Tone Mask，HTM)对光阻进行图案化。完全去除待形成源极以及漏极区域的外侧的光阻；减薄待形成源极以及漏极区域之间的光阻。灰阶光罩(Gray Tone Mask，GTM)或半色调光罩(Half Tone Mask，HTM)包括完全透光区域、半透光区域以及不透光区域。完全透光区域例如对应待形成源极以及漏极区域的外侧的光阻，该部分光阻可被去除。半透光区域例如对应待形成源极以及漏极区域之间的光阻，该部分光阻可以被减薄。不透光区域例如对应剩余光阻，该部分光阻被全部保留下来。对光阻不同部分进行不同程度的曝光减薄处理，便于后面逐步形成源极、漏极以及源极与漏极之间的导电沟道，详细过程如下文阐述。
步骤S4、以所述第一图案化光阻PR1为掩膜，对所述金属层600进行第一次湿法刻蚀，去除待形成源极以及漏极区域的外侧的金属层600，如图8所示。
具体地，以第一图案化光阻PR1为掩膜，湿法刻蚀金属层600，去除待形成源极以及漏极区域的外侧的金属层。此时由于第一次湿法刻蚀过程中，金属层600边缘产生临界尺寸损失(CD LOSS，Critical Dimension Loss)，即金属层600横截面积相对图案化的光阻横截面积要小。第一次湿法刻蚀过程中，金属层600边缘产生CD LOSS的同时还会产生锥度(Taper)角，即金属层600边缘相对金属层600下面的层具有倾斜，金属层600横截面积在纵向上不同高度处不同，本实施例本步骤第一次湿法刻蚀持续时间控制在60s～90s以获得较小的CD LOSS，减少金属层600的横截面积损失，同时获得较好的Taper角度，使得后续工艺沉积覆盖性更好。
步骤S5、第一次干法刻蚀第一图案化光阻PR1，获得第二图案化光阻PR2、并露出待形成源极以及漏极之间的金属层600，同时去除所述金属层外侧所露出的有源层400、掺杂层500、所述栅绝缘层300，结合图9、图10所示。
具体地，第一次干法刻蚀第一图案化光阻PR1，一方面露出待形成源极以及漏极区域之间的金属层600，以便在后续工艺图形化金属层600。另一方面，第一次干法刻蚀图案化的光阻的过程中，光阻整体体积减小，形成第二图案化光阻PR2。因此本步骤之后，金属层600横截面积与第一次干法刻蚀后光阻横截面积之差相对金属层600横截面积与第一次干法刻蚀前光阻(即前述图案化的光阻)横截面积之差减小。
进一步地，第一次干法刻蚀过程同时以第二图案化光阻PR2为掩膜，刻蚀掺杂层500以及有源层400，去除待形成源极以及漏极外侧所述露出的掺杂层500以及有源层400，如图10所示。此时第二图案化光阻PR2体积缩小，形成第二图案化光阻PR2’。
具体地，由于金属层600横截面积与第一次干法刻蚀后光阻横截面积之差相对金属层600横截面积与第一次干法刻蚀前光阻(即第一图案化光阻PR1)横截面积之差减小，所以以第一次干法刻蚀后光阻为掩膜(即第二图案化光阻PR2)，干法刻蚀掺杂层500以及有源层400后，形成在金属层600边缘外侧的掺杂层500以及有源层400(Tail1)减少(可参考图3对比相关技术)，进而有效提高器件性能稳定性，甚至工艺条件控制适当时Tail1宽度为0，更加有效提高器件性能稳定性。当然本申请其他实施例未形成有掺杂层500时，本步骤只需以第一次干法刻蚀后光阻为掩膜，干法刻蚀有源层400，去除待形成源极以及漏极区域外侧的有源层400即可。
以上述步骤为基础进行后续步骤形成TFT阵列基板，也即以步骤S5之后得到的结构(或者说通过步骤S1至S5形成的结构)为基础进行后续流程形成主动开关阵列基板。
具体地，步骤S6例如包括如下步骤：
S61、以第二图案化光阻PR2’为掩膜，对所述金属层600进行第二次湿法刻蚀以去除待形成源极以及漏极之间的区域，第二次湿法刻蚀形成所述源极610和漏极620以及与源极610电性连接的数据线(未图示)，并露出所述掺杂层500，如图11所示。
此时与步骤S4同理，由于第二次湿法刻蚀过程中，源极610、漏极620边缘也会产生临界尺寸损失(CD LOSS，Critical Dimension Loss)，即源极610、漏极620的横截面积相对第一次干法刻蚀后光阻横截面积要进一步减小。与源极610、漏极620同时形成的有与源极610电性连接的数据线等金属结构，其形成过程与源极610、漏极620同理。其中数据线与栅极线(与栅极同时形成)均有多条，各条数据线大致平行设置，各条栅极线大致平行设置，多条数据线与栅极线交叉设置，定义出应用TFT阵列基板的显示器件(如液晶显示器件)的像素区域。且在显示器件中，驱动TFT的漏极620与后面形成的像素电极电性连接，实现对像素区域的驱动。本实施例本步骤湿法刻蚀持续时间控制在60s-85s以获得较小的CD LOSS，减少源极610、漏极620的横截面积损失，避免源极610、漏极620以及与源极610、漏极620同层形成其他金属结构(如数据线等)线宽过小而导致断线，进而影响TFT阵列基板各金属结构之间的电性连接。同时获得较好的Taper角度，使得后续工艺沉积覆盖性更好，使得器件性能更稳定。
S62、以所述第二图案化光阻PR2’为掩膜，对所述掺杂层500进行第二次干法刻蚀。干法刻蚀掺杂层500，露出源极610以及漏极620区域之间的有源层400，形成导电沟道，即在有源层500中形成导电沟道。
本实施例S62具体可包括：
S621、以第二图案化光阻PR2’为掩膜，第二次干法刻蚀，使得第二次干法刻蚀后第二图案化光阻PR2’比第二图案化光阻PR2体积减小，如图12所示。
具体地，第二次干法刻蚀后第二图案化光阻PR2’体积减小，使得即源极610、漏极620的横截面积与第二次干法刻蚀后光阻横截面积之差相对于使得即源极610、漏极620的横截面积与第二图案化光阻PR2横截面积之差减小。
S622、以第二图案化光阻PR2’为掩膜，第二次干法刻蚀掺杂层500，露出源极610以及漏极620区域之间的有源层400，形成导电沟道，如图13所示。
具体地，源极610以及漏极620区域之间的有源层400即为导电沟道。由于第二次干法刻蚀后光阻横截面积与源极610、漏极620的横截面积之差减小，因此以第二图案化光阻PR2’为掩膜，干法刻蚀掺杂层500后，形成在源极610以及漏极620边缘外侧的掺杂层500(Tail2)减少，进一步改善器件性能稳定性。非导电沟道侧的Tail2由于受到S4以及S71两步湿法刻蚀CD LOSS影响，因此其宽度大于导电沟道侧的Tail2宽度。当工艺条件控制适当时导电沟道侧的Tail2宽度为0，更加有效提高器件性能稳定性。且本申请其他实施例还可在干法刻蚀掺杂层500后干法刻蚀部分厚度的有源层400，以形成厚度更小更易受栅电压控制的有源层。
当然本实施例为可选的实施方式，本实施例形成源极610以及漏极620横向剖面图参考图14。其他实施例也可以像相关技术一样不对第一次干法刻蚀后光阻进行第二次干法刻蚀，而是直接干法刻蚀掺杂层500，露出源极610以及漏极620区域之间的有源层400，形成导电沟道。
本申请另一实施例与上述实施例技术思想一致，区别在于，步骤S4第一次湿法刻蚀后采用与相关技术相同的先进行有源层400以及掺杂层500的干法刻蚀再进行图案化的光阻的干法刻蚀灰化，但是在第二次湿法刻蚀后相对于相关技术增加一步干法刻蚀光阻过程。
具体过程可包括：
S1、提供基板100，并通过第一道光罩在基板100上形成图案化的栅极200以及与栅极200电性连接的栅极线，如图5所示。
S2、沉积栅绝缘层300覆盖栅极200、栅极线以及基板100，并在栅绝缘层300上方依次形成有源层400、掺杂层500以及金属层600，如图6所示。
S3、在金属层600上涂布光阻，通过第二道光罩图案化光阻获得第一图案化光阻PR1，完全去除待形成源极以及漏极区域的外侧的光阻；减薄待形成源极以及漏极区域之间的光阻，如图7所示。
S4、以第一图案化光阻为掩膜，第一次湿法刻蚀金属层600，去除待形成源极以及漏极区域的外侧的金属层600，其中所述第一次湿法刻蚀所述金属层的持续时间为60-90秒；如图8所示。
S5、以第一图案化光阻PR1为掩膜，第一次干法刻蚀掺杂层400以及有源层500，去除待形成源极以及漏极区域外侧的掺杂层400以及有源层500，如图15所示。
S6、以第一图案化光阻PR1为掩膜进行第一次干法刻蚀，露出待形成源极以及漏极区域之间的金属层600，获得第二图案化光阻PR2，如图16所示。
S7、以第二图案化光阻PR2为掩膜，湿法刻蚀金属层600，形成源极610、漏极620以及与源极610电性连接的数据线，如图17所示。
S8、干法刻蚀第二图案化光阻PR2，使得第二图案化光阻PR2体积减小，形成第二图案化光阻PR2’，如图18所示。
S9、以第二图案化光阻PR2’为掩膜，干法刻蚀掺杂层500，露出源极610以及漏极620区域之间的有源层400，形成导电沟道，如图19所示。
本实施例由于在第二次湿法刻蚀后相对于相关技术增加一步干法刻蚀光阻过程，减小了光阻体积。由于第二次干法刻蚀后光阻横截面积与源极610、漏极620的横截面积之差减小，因此以第二次干法刻蚀后光阻为掩膜，干法刻蚀掺杂层500后，形成在源极610以及漏极620边缘外侧的掺杂层500(Tail2)减少，也可相对于相关技术一定程度上改善器件性能稳定性。
以上实施例详细阐述了显示器件所用主动开关阵列基板例如TFT阵列基板的制造方法中的前两道光罩(Mask)工艺过程，在上述步骤之后，可通过与相关主流技术相同的再两道光罩工艺过程(即总共4Mask过程)形成接触孔和像素电极等，或者也可根据相关主流技术改进的进一步减少成本的再一道光罩(Mask)过程(即总共3Mask过程)形成像素电极等，进而形成TFT阵列基板，本申请对此不作限制。
综上所述，本申请所提供的主动TFT阵列基板等主动开关阵列基板的制造方法，在第一次湿法刻蚀金属层或者第二次湿法刻蚀金属层后，首先对光阻进行干法刻蚀，减小光阻体积，进而使得被光阻遮住的因受CD LOSS影响横截面积小于其上的光阻横截面积的金属层与光阻的边缘宽度差减小，进而减小Tail现象，提高基于TFT阵列基板等主动开关阵列基板的器件性能稳定性。
以上所述的具体实例，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施例而已，并不用于限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种主动开关阵列基板的制造方法，其特征在于，包括：
提供基板，并通过第一道光罩在基板上形成栅极；
沉积栅绝缘层覆盖所述栅极以及基板，并在所述栅绝缘层上方依次形成有源层以及金属层；
在所述金属层上涂布光阻，并通过第二道光罩图案化所述光阻，获得第一图案化光阻；
以所述第一图案化光阻为掩膜，对所述金属层进行第一次湿法刻蚀以去除所述第一图案化光阻外侧所露出的金属层，其中所述第一次湿法刻蚀所述金属层的持续时间为60-90秒；
第一次干法刻蚀所述第一图案化光阻，以获得第二图案化光阻并露出所述金属层上待形成源极以及漏极区域之间的区域，同时去除所述金属层外侧所露出的有源层、所述栅绝缘层；
以所述第二图案化光阻为掩膜，对所述金属层进行第二次湿法刻蚀以去除待形成源极以及漏极之间的区域，第二次湿法刻蚀形成所述源极和漏极并露出所述有源层；
以所述第二图案化光阻为掩膜，进行第二次干法刻蚀所述有源层以形成导电沟道；
去除所述第二图案化光阻、并完成第二绝缘层和电极层的制备。
2.根据权利要求1所述的主动开关阵列基板的制造方法，其特征在于，所述第二次湿法刻蚀所述金属层的持续时间为60-85秒。
3.根据权利要求1或2所述的主动开关阵列基板的制造方法，其特征在于，所述有源层与金属层之间还形成有掺杂层，所述第二次干法刻蚀过程还包括：以所述第二图案化光阻为掩膜，刻蚀所述掺杂层以露出所述有源层。
4.根据权利要求1或3所述的主动开关阵列基板的制造方法，其特征在于，所述第二次干法刻蚀过程中，所述有源层部分刻蚀，形成导电沟道。
5.根据权利要求1或3所述的主动开关阵列基板的制造方法，其特征在于，所述第二绝缘层沉积覆盖所述源极、漏极、所述有源层和所述导电沟道以及所述基板。
6.根据权利要求5所述的主动开关阵列基板的制造方法，其特征在于，还包括：在所述第二绝缘层对应于所述源极或漏极上方刻蚀出过孔以露出所述源极或漏极。
7.根据权利要求6所述的主动开关阵列基板的制造方法，其特征在于，还包括：在所述第二绝缘层上沉积电极层并使所述电极层通过所述过孔与所述源极或漏极连接。
8.根据权利要求1所述的主动开关阵列基板的制造方法，其特征在于，所述主动开关阵列基板为薄膜晶体管阵列基板。
9.一种主动开关阵列基板的制造方法，其特征在于，包括：
提供基板，并通过第一道光罩在基板上形成栅极；
沉积栅绝缘层覆盖所述栅极以及基板，并在所述栅绝缘层上方依次形成有源层以及金属层；
在所述金属层上涂布光阻，并通过第二道光罩图案化所述光阻，获得第一图案化光阻；
以所述第一图案化光阻为掩膜，对所述金属层进行第一次湿法刻蚀以去除所述第一图案化光阻外侧所露出的金属层，其中所述第一次湿法刻蚀所述金属层的持续时间为60-90秒；
以所述第一图案化光阻为掩膜进行第一次干法刻蚀，以露出所述金属层上待形成源极以及漏极区域之间的区域；同时去除所述金属层外侧所露出的有源层、所述栅绝缘层；
以所述第二图案化光阻为掩膜，对所述金属层进行第二次湿法刻蚀以去除待形成源极以及漏极之间的区域，第二次湿法刻蚀形成所述源极和漏极并露出所述有源层；其中所述第二次湿法刻蚀所述金属层的持续时间为60-85秒；
干法刻蚀所述第二图案化光阻，使得所述所述第二图案化光阻体积缩小；
以所述体积缩小第二图案化光阻为掩膜，进行第二次干法刻蚀所述有源层以形成导电沟道；
去除所述第二图案化光阻、并完成第二绝缘层和电极层的制备。
10.一种薄膜晶体管阵列基板的制造方法，其特征在于，包括：
提供基板，并通过第一道光罩工艺在基板上形成栅极；
沉积栅绝缘层覆盖所述栅极以及基板，并在所述栅绝缘层上方依次形成有源层、掺杂层以及金属层；
在所述金属层上涂布光阻，并通过第二道光罩图案化所述光阻，获得第一图案化光阻；
以所述第一图案化光阻为掩膜，对所述金属层进行第一次湿法刻蚀以去除所述第一图案化光阻外侧所露出的金属层，其中所述第一次湿法刻蚀所述金属层的持续时间为60～90秒；
第一次干法刻蚀所述第一图案化光阻，以获得第二图案化光阻；同时露出所述金属层上待形成源极以及漏极之间的区域；第一次干法刻蚀同时去除所述金属层外侧所露出的有源层、所述掺杂层、所述栅绝缘层；
以所述第二图案化光阻为掩膜，对所述金属层进行第二次湿法刻蚀，以去除待形成源极以及漏极之间的区域，第二次湿法刻蚀形成所述源极和漏极、露出所述有源层；其中所述第二次湿法刻蚀所述金属层的持续时间为60～85秒；
以所述第二图案化光阻为掩膜，进行第二次干法刻蚀所述有源层以形成导电沟道；
去除所述第二图案化光阻、并完成第二绝缘层和电极层的制备。
CN202010980787.8A 2020-09-17 2020-09-17 主动开关阵列基板、薄膜晶体管阵列基板的制造方法 Pending CN112071867A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010980787.8A CN112071867A (zh) 2020-09-17 2020-09-17 主动开关阵列基板、薄膜晶体管阵列基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010980787.8A CN112071867A (zh) 2020-09-17 2020-09-17 主动开关阵列基板、薄膜晶体管阵列基板的制造方法

Publications (1)

Publication Number Publication Date
CN112071867A true CN112071867A (zh) 2020-12-11

Family

ID=73682038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010980787.8A Pending CN112071867A (zh) 2020-09-17 2020-09-17 主动开关阵列基板、薄膜晶体管阵列基板的制造方法

Country Status (1)

Country Link
CN (1) CN112071867A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013096A (zh) * 2021-03-01 2021-06-22 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板
CN113161291A (zh) * 2021-04-08 2021-07-23 北海惠科光电技术有限公司 阵列基板制作方法及阵列基板
WO2023035324A1 (zh) * 2021-09-09 2023-03-16 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
WO2023097496A1 (zh) * 2021-11-30 2023-06-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807421A (zh) * 2018-06-12 2018-11-13 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
CN109411485A (zh) * 2018-10-24 2019-03-01 惠科股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN109524419A (zh) * 2018-10-11 2019-03-26 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
CN109616416A (zh) * 2018-12-17 2019-04-12 惠科股份有限公司 主动开关及其制作方法、显示装置
CN111128876A (zh) * 2019-12-23 2020-05-08 Tcl华星光电技术有限公司 一种阵列基板的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807421A (zh) * 2018-06-12 2018-11-13 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
CN109524419A (zh) * 2018-10-11 2019-03-26 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
CN109411485A (zh) * 2018-10-24 2019-03-01 惠科股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN109616416A (zh) * 2018-12-17 2019-04-12 惠科股份有限公司 主动开关及其制作方法、显示装置
CN111128876A (zh) * 2019-12-23 2020-05-08 Tcl华星光电技术有限公司 一种阵列基板的制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013096A (zh) * 2021-03-01 2021-06-22 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板
CN113161291A (zh) * 2021-04-08 2021-07-23 北海惠科光电技术有限公司 阵列基板制作方法及阵列基板
CN113161291B (zh) * 2021-04-08 2022-11-15 北海惠科光电技术有限公司 阵列基板制作方法及阵列基板
WO2023035324A1 (zh) * 2021-09-09 2023-03-16 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
WO2023097496A1 (zh) * 2021-11-30 2023-06-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
CN112071867A (zh) 主动开关阵列基板、薄膜晶体管阵列基板的制造方法
TWI232556B (en) Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor
JP5512180B2 (ja) フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法
CN100524781C (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
CN107403758B (zh) 阵列基板及其制备方法、显示装置
CN103227147B (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN101770121B (zh) Tft-lcd阵列基板及其制造方法
CN109065551B (zh) Tft阵列基板的制造方法及tft阵列基板
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
WO2015055054A1 (zh) 阵列基板及其制作方法和显示装置
CN111081737A (zh) 一种阵列基板制备方法及阵列基板
WO2018170973A1 (zh) 用于4m制程制备tft的光罩及4m制程tft阵列制备方法
CN107359205B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
WO2013044796A1 (zh) 阵列基板及其制作方法
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
CN100432812C (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN105990332A (zh) 薄膜晶体管基板及其显示面板
US20050148123A1 (en) Method for fabricating self-aligned thin-film transistor
JP3484168B2 (ja) 薄膜トランジスタを形成する方法
US7125756B2 (en) Method for fabricating liquid crystal display device
US9553170B2 (en) Manufacturing method of thin film transistor and thin film transistor
US6316295B1 (en) Thin film transistor and its fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201211