CN111883433B - 一种半导体晶片封装及其形成方法 - Google Patents
一种半导体晶片封装及其形成方法 Download PDFInfo
- Publication number
- CN111883433B CN111883433B CN202010636833.2A CN202010636833A CN111883433B CN 111883433 B CN111883433 B CN 111883433B CN 202010636833 A CN202010636833 A CN 202010636833A CN 111883433 B CN111883433 B CN 111883433B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor wafer
- annular
- dielectric layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及一种半导体晶片封装及其形成方法，该方法包括以下步骤：在所述封装基板上制备多个环形凸起，在半导体晶片的四周边缘形成一环形凹槽，将所述半导体晶片安装在所述封装基板上，接着蚀刻所述半导体晶片的侧面以形成倾斜侧面，接着在所述半导体晶片上依次第一电介质层、第一电磁屏蔽层、第二电介质层、第二电磁屏蔽层、第三电介质层以及第三电磁屏蔽层；接着在所述封装基板上形成第一树脂封装层以及塑封层；接着在所述塑封层中形成开孔，在形成所述开孔的过程中去除了每个所述环形凸起的一部分，且所述开孔的侧壁不暴露所述半导体晶片，接着在所述开孔中沉积导电材料以形成导电凸块。
Description
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种半导体晶片封装及其形成方法。
背景技术
半导体晶片对于许多现代应用而言是重要的。随着电子技术的进展，半导体晶片的尺寸越来越小，而功能越来越大且整合的电路量越来越多。由于半导体元件的规模微小化，改变半导体晶片的结构用于制造半导体元件。在此半导体封装的生产中，实施了许多制造步骤。然而，微型化规模的半导体晶片的制造变得越来越复杂。制造半导体元件的复杂度增加可能造成缺陷，例如芯片无法对准、电互连不良、产生裂纹、或是组件脱层。因此，半导体元件的结构与制造的修饰有许多挑战。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种半导体晶片封装及其形成方法。
为实现上述目的，本发明采用的技术方案是：
一种半导体晶片封装的形成方法，包括以下步骤：
1)提供一封装基板，在所述封装基板上制备多个环形凸起。
2)提供多个半导体晶片，每个所述半导体晶片均包括上表面以及与所述上表面相对应的下表面，接着在每个所述半导体晶片的所述下表面的四周边缘均形成一环形凹槽。
3)接着将多个所述半导体晶片安装在所述封装基板上，使得多个所述环形凸起中的每个环形凸起嵌入到相应的每个所述半导体晶片的所述环形凹槽中，所述环形凸起与所述环形凹槽一一对应。
4)接着蚀刻每个所述半导体晶片的侧面以形成倾斜侧面，每个所述倾斜侧面的上边沿接触相应的每个所述半导体晶片的所述上表面，每个所述倾斜侧面的下边沿接触相应的每个所述环形凸起的上表面。
5)接着在每个所述半导体晶片的上表面和倾斜侧面上形成多个随机排列的凹坑。
6)接着在每个所述半导体晶片上沉积电介质材料以形成第一电介质层，所述第一电介质层覆盖每个所述半导体晶片的上表面和倾斜侧面，且所述第一电介质层填满所述凹坑。
7)接着在所述第一电介质层上依次沉积第一电磁屏蔽层、第二电介质层、第二电磁屏蔽层、第三电介质层以及第三电磁屏蔽层。
8)接着在所述封装基板上喷涂树脂材料以形成第一树脂封装层，所述第一树脂封装层覆盖所述封装基板的上表面、所述环形凸起的外侧面以及所述第三电磁屏蔽层。
9)接着在所述第一树脂封装层上形成塑封层。
10)接着在所述塑封层中形成开孔，在形成所述开孔的过程中去除了每个所述环形凸起的一部分，且所述开孔的侧壁不暴露所述半导体晶片，接着在所述开孔中沉积导电材料以形成导电凸块。
作为优选，在所述步骤1)中，所述环形凸起的材料为氧化硅、氮化硅、氮氧化硅、氧化铝、聚酰亚胺、旋涂玻璃、绿油、光刻胶中的一种，所述环形凸起通过等离子体增强化学气相沉积、热氧化、磁控溅射、原子层沉积或旋涂的方式形成。
作为优选，在所述步骤2)中，在所述半导体晶片的所述下表面上设置掩膜，进而通过湿法刻蚀或干法刻蚀形成所述环形凹槽。
作为优选，在所述步骤4)中，通过机械研磨、湿法刻蚀或干法刻蚀形成所述倾斜侧面，所述所述半导体晶片的所述倾斜侧面与所述半导体晶片的下表面之间的夹角为30-60度。
作为优选，在所述步骤6)和7)中，所述第一电介质层的厚度为100-300纳米，所述第二电介质层的厚度为50-150纳米，所述第三电介质层的厚度为30-60纳米。
作为优选，在所述步骤8)中，所述第一树脂封装层的材料为环氧树脂或丙烯酸树脂，在所述步骤9)中，所述塑封层的材料为环氧树脂或丙烯酸树脂。
本发明提出一种半导体晶片封装，其采用上述方法形成的。
本发明与现有技术相比具有下列优点：
本发明的半导体晶片封装的形成过程中，通过在封装基板上制备多个环形凸起，并在半导体晶片的下表面的四周边缘形成一环形凹槽，使得每个环形凸起嵌入到所述半导体晶片的所述环形凹槽中，可以确保半导体晶片的精确安装。在后续的工序中，通过形成倾斜侧面，以便于第一电介质层的沉积，且三层电磁屏蔽层的设置有效提高了半导体晶片封装的抗电磁干扰性能。且通过将倾斜侧面的下边沿接触所述环形凸起的上表面，进而在形成所述开孔的过程中去除了每个所述环形凸起的一部分，一方面使得开孔的侧壁不暴露所述半导体晶片，另一方面又减少了整个半导体晶片封装的体积，实现了小型化的要求。
附图说明
图1-图7为本发明的半导体晶片封装形成过程中各步骤的结构示意图。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
一种半导体晶片封装的形成方法，包括以下步骤：
1)提供一封装基板，在所述封装基板上制备多个环形凸起。
2)提供多个半导体晶片，每个所述半导体晶片均包括上表面以及与所述上表面相对应的下表面，接着在每个所述半导体晶片的所述下表面的四周边缘均形成一环形凹槽。
3)接着将多个所述半导体晶片安装在所述封装基板上，使得多个所述环形凸起中的每个环形凸起嵌入到相应的每个所述半导体晶片的所述环形凹槽中，所述环形凸起与所述环形凹槽一一对应。
4)接着蚀刻每个所述半导体晶片的侧面以形成倾斜侧面，每个所述倾斜侧面的上边沿接触相应的每个所述半导体晶片的所述上表面，每个所述倾斜侧面的下边沿接触相应的每个所述环形凸起的上表面。
5)接着在每个所述半导体晶片的上表面和倾斜侧面上形成多个随机排列的凹坑。
6)接着在每个所述半导体晶片上沉积电介质材料以形成第一电介质层，所述第一电介质层覆盖每个所述半导体晶片的上表面和倾斜侧面，且所述第一电介质层填满所述凹坑。
7)接着在所述第一电介质层上依次沉积第一电磁屏蔽层、第二电介质层、第二电磁屏蔽层、第三电介质层以及第三电磁屏蔽层。
8)接着在所述封装基板上喷涂树脂材料以形成第一树脂封装层，所述第一树脂封装层覆盖所述封装基板的上表面、所述环形凸起的外侧面以及所述第三电磁屏蔽层。
9)接着在所述第一树脂封装层上形成塑封层。
10)接着在所述塑封层中形成开孔，在形成所述开孔的过程中去除了每个所述环形凸起的一部分，且所述开孔的侧壁不暴露所述半导体晶片，接着在所述开孔中沉积导电材料以形成导电凸块。
进一步的，在所述步骤1)中，所述环形凸起的材料为氧化硅、氮化硅、氮氧化硅、氧化铝、聚酰亚胺、旋涂玻璃、绿油、光刻胶中的一种，所述环形凸起通过等离子体增强化学气相沉积、热氧化、磁控溅射、原子层沉积或旋涂的方式形成。
进一步的，在所述步骤2)中，在所述半导体晶片的所述下表面上设置掩膜，进而通过湿法刻蚀或干法刻蚀形成所述环形凹槽。
进一步的，在所述步骤4)中，通过机械研磨、湿法刻蚀或干法刻蚀形成所述倾斜侧面，所述所述半导体晶片的所述倾斜侧面与所述半导体晶片的下表面之间的夹角为30-60度。
进一步的，在所述步骤6)和7)中，所述第一电介质层的厚度为100-300纳米，所述第二电介质层的厚度为50-150纳米，所述第三电介质层的厚度为30-60纳米。
进一步的，在所述步骤8)中，所述第一树脂封装层的材料为环氧树脂或丙烯酸树脂，在所述步骤9)中，所述塑封层的材料为环氧树脂或丙烯酸树脂。
本发明提出一种半导体晶片封装，其采用上述方法形成的。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
下面结合图1至图7描述根据本公开的示例性实施例的半导体晶片封装的制备方法。
如图1所示，在步骤1)中，提供一封装基板1，在所述封装基板1上制备多个环形凸起11。
其中，在所述步骤1)中，所述环形凸起的材料为氧化硅、氮化硅、氮氧化硅、氧化铝、聚酰亚胺、旋涂玻璃、绿油、光刻胶中的一种，所述环形凸起通过等离子体增强化学气相沉积、热氧化、磁控溅射、原子层沉积或旋涂的方式形成。具体的，可以通过在所述封装基板1上旋涂光刻胶，进而通过曝光显影工艺以形成所述环形凸起11，还可以利用掩膜并通过PECVD法沉积氧化硅或氮化硅以形成所述环形凸起11。
如图2所示，在步骤2)中，提供多个半导体晶片2，每个所述半导体晶片2包括上表面以及与所述上表面相对应得下表面，接着在每个所述半导体晶片2的所述下表面的四周边缘形成一环形凹槽21。
其中，在所述步骤2)中，在所述半导体晶片2的所述下表面上设置掩膜，进而通过湿法刻蚀或干法刻蚀形成所述环形凹槽21。在具体的实施中，在所述半导体晶片2的下表面上形成光刻胶掩膜，进而通过湿法刻蚀或干法刻蚀形成所述环形凹槽21。
如图3所示，在步骤3)中，接着将多个所述半导体晶片2安装在所述封装基板1上，使得多个所述环形凸起11中的每个环形凸起11嵌入到相应的每个所述半导体晶片2的所述环形凹槽21中，所述环形凸起11与所述环形凹槽21一一对应。
在具体的实施例中，所述封装基板1为玻璃基板、陶瓷基板、树脂基板、硅基板、不锈钢基板、蓝宝石基板、线路基板中的一种，进而在所述环形凸起上设置粘结材料，进而使得环形凸起11与所述环形凹槽12粘结在一起。
如图4所示，在步骤4)中，接着蚀刻每个所述半导体晶片2的侧面以形成倾斜侧面，每个所述倾斜侧面的上边沿接触相应的每个所述半导体晶片2的所述上表面，每个所述倾斜侧面的下边沿接触相应的每个所述环形凸起11的上表面。在步骤5)中，在每个所述半导体晶片的上表面和倾斜侧面上形成多个随机排列的凹坑(未图示)。
其中，在所述步骤4)中，通过机械研磨、湿法刻蚀或干法刻蚀形成所述倾斜侧面，所述半导体晶片2的所述倾斜侧面与所述半导体晶片2的下表面之间的夹角为30-60度。更为优选的，所述半导体晶片的所述倾斜侧面与所述半导体晶片的下表面之间的夹角为45度。
如图5所示，在步骤6)中，接着在每个所述半导体晶片上沉积电介质材料以形成第一电介质层，所述电介质层覆盖每个所述半导体晶片的上表面和倾斜侧面，且所述第一电介质层填满所述凹坑。在步骤7)中，接着在所述第一电介质层上依次沉积第一电磁屏蔽层、第二电介质层、第二电磁屏蔽层、第三电介质层以及第三电磁屏蔽层。
所述第一电介质层、第一电磁屏蔽层、第二电介质层、第二电磁屏蔽层、第三电介质层以及第三电磁屏蔽层组成复合层叠结构3。
其中，在所述步骤6)和7)中，所述第一电介质层的厚度为100-300纳米，所述第二电介质层的厚度为50-150纳米，所述第三电介质层的厚度为30-60纳米。
在具体的实施例中，所述第一电介质层、第二电介质层、第三电介质层的材质可以为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化锆中的一种或多种，所述第一电介质层、第二电介质层、第三电介质层可以通过PECVD、ALD或热氧化法制备形成，所述第一电磁屏蔽层、第二电磁屏蔽层以及第三电磁屏蔽层的材料为金、银、铜、铝、钯、镍、铁、钴中的一种或多种，所述第一电磁屏蔽层、第二电磁屏蔽层以及第三电磁屏蔽层的制备方法为热蒸镀、磁控溅射、电子束蒸发、物理气相沉积、电镀或化学镀。更优选的，所述第一电介质层的厚度为200纳米，所述第二电介质层的厚度为100纳米，所述第三电介质层的厚度为50纳米。
如图6所示，在步骤8)中，接着在所述封装基板上喷涂树脂材料以形成第一树脂封装层4，所述第一树脂封装层4覆盖所述封装基板1的上表面、所述环形凸起11的外侧面以及所述第三电磁屏蔽层。9)接着在所述第一树脂封装层4上形成塑封层5。其中，在所述步骤8)中，所述第一树脂封装层的材料为环氧树脂或丙烯酸树脂，在所述步骤9)中，所述塑封层的材料为环氧树脂或丙烯酸树脂。
如图7所示，在步骤10)中，接着在所述塑封层5中形成开孔51，在形成所述开孔的过程中去除了每个所述环形凸起11的一部分，且所述开孔的侧壁不暴露所述半导体晶片2，接着在所述开孔51中沉积导电材料以形成导电凸块6，进而还可以切割以形成单个的封装结构。
通过激光烧蚀工艺形成所述开孔51。通过沉积ITO、银、铜、铝、镍、钯、钛中的一种或多种，以形成所述导电凸块6。且使得导电凸块6与所述半导体晶片2的所述倾斜侧面的下边沿之间的间距小于10微米，更优选的，可以为1微米。
本发明提出一种半导体晶片封装，其采用上述方法形成的。
本发明的半导体晶片封装的形成过程中，通过在封装基板上制备多个环形凸起，并在半导体晶片的下表面的四周边缘形成一环形凹槽，使得每个环形凸起嵌入到所述半导体晶片的所述环形凹槽中，可以确保半导体晶片的精确安装。在后续的工序中，通过形成倾斜侧面，以便于第一电介质层的沉积，且三层电磁屏蔽层的设置有效提高了半导体晶片封装的抗电磁干扰性能。且通过将倾斜侧面的下边沿接触所述环形凸起的上表面，进而在形成所述开孔的过程中去除了每个所述环形凸起的一部分，一方面使得开孔的侧壁不暴露所述半导体晶片，另一方面又减少了整个半导体晶片封装的体积，实现了小型化的要求。以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (7)
1.一种半导体晶片封装的形成方法，其特征在于：包括以下步骤：
1)提供一封装基板，在所述封装基板上制备多个环形凸起；
2)提供多个半导体晶片，每个所述半导体晶片均包括上表面以及与所述上表面相对应的下表面，接着在每个所述半导体晶片的所述下表面的四周边缘均形成一环形凹槽；
3)接着将多个所述半导体晶片安装在所述封装基板上，使得多个所述环形凸起中的每个环形凸起嵌入到相应的每个所述半导体晶片的所述环形凹槽中，所述环形凸起与所述环形凹槽一一对应；
4)接着蚀刻每个所述半导体晶片的侧面以形成倾斜侧面，每个所述倾斜侧面的上边沿接触相应的每个所述半导体晶片的所述上表面，每个所述倾斜侧面的下边沿接触相应的每个所述环形凸起的上表面；
5)接着在每个所述半导体晶片的上表面和倾斜侧面上形成多个随机排列的凹坑；
6)接着在每个所述半导体晶片上沉积电介质材料以形成第一电介质层，所述第一电介质层覆盖每个所述半导体晶片的上表面和倾斜侧面，且所述第一电介质层填满所述凹坑；
7)接着在所述第一电介质层上依次沉积第一电磁屏蔽层、第二电介质层、第二电磁屏蔽层、第三电介质层以及第三电磁屏蔽层；
8)接着在所述封装基板上喷涂树脂材料以形成第一树脂封装层，所述第一树脂封装层覆盖所述封装基板的上表面、所述环形凸起的外侧面以及所述第三电磁屏蔽层；
9)接着在所述第一树脂封装层上形成塑封层；
10)接着在所述塑封层中形成开孔，在形成所述开孔的过程中去除了每个所述环形凸起的一部分，且所述开孔的侧壁不暴露所述半导体晶片，接着在所述开孔中沉积导电材料以形成导电凸块。
2.根据权利要求1所述的半导体晶片封装的形成方法，其特征在于：在所述步骤1)中，所述环形凸起的材料为氧化硅、氮化硅、氮氧化硅、氧化铝、聚酰亚胺、旋涂玻璃、绿油、光刻胶中的一种，所述环形凸起通过等离子体增强化学气相沉积、热氧化、磁控溅射、原子层沉积或旋涂的方式形成。
3.根据权利要求1所述的半导体晶片封装的形成方法，其特征在于：在所述步骤2)中，在所述半导体晶片的所述下表面上设置掩膜，进而通过湿法刻蚀或干法刻蚀形成所述环形凹槽。
4.根据权利要求1所述的半导体晶片封装的形成方法，其特征在于：在所述步骤4)中，通过机械研磨、湿法刻蚀或干法刻蚀形成所述倾斜侧面，所述半导体晶片的所述倾斜侧面与所述半导体晶片的下表面之间的夹角为30-60度。
5.根据权利要求1所述的半导体晶片封装的形成方法，其特征在于：在所述步骤6)和7)中，所述第一电介质层的厚度为100-300纳米，所述第二电介质层的厚度为50-150纳米，所述第三电介质层的厚度为30-60纳米。
6.根据权利要求1所述的半导体晶片封装的形成方法，其特征在于：在所述步骤8)中，所述第一树脂封装层的材料为环氧树脂或丙烯酸树脂，在所述步骤9)中，所述塑封层的材料为环氧树脂或丙烯酸树脂。
7.一种半导体晶片封装，其特征在于，采用权利要求1-6任一项所述的方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010636833.2A CN111883433B (zh) | 2020-07-03 | 2020-07-03 | 一种半导体晶片封装及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010636833.2A CN111883433B (zh) | 2020-07-03 | 2020-07-03 | 一种半导体晶片封装及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111883433A CN111883433A (zh) | 2020-11-03 |
| CN111883433B true CN111883433B (zh) | 2022-03-22 |
Family
ID=73151508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010636833.2A Active CN111883433B (zh) | 2020-07-03 | 2020-07-03 | 一种半导体晶片封装及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111883433B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115148897B (zh) * | 2021-03-30 | 2025-02-11 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN114792634B (zh) * | 2022-06-27 | 2022-08-26 | 威海市泓淋电力技术股份有限公司 | 一种柔性封装结构及其制造方法 |
| CN118136525B (zh) * | 2024-05-08 | 2024-07-23 | 日月新半导体(威海)有限公司 | 一种半导体封装结构及其制备方法 |
| CN118156152B (zh) * | 2024-05-09 | 2024-07-19 | 日月新半导体(威海)有限公司 | 一种半导体装置及其形成方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2749231Y (zh) * | 2004-06-01 | 2005-12-28 | 成都市依迈电子化工实业有限公司 | 复合导电密封衬垫 |
| US9299664B2 (en) * | 2010-01-18 | 2016-03-29 | Semiconductor Components Industries, Llc | Method of forming an EM protected semiconductor die |
| CN102683311B (zh) * | 2011-03-10 | 2014-12-10 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
| DE102011102266B4 (de) * | 2011-05-23 | 2013-04-11 | Epcos Ag | Anordnung mit einem MEMS-Bauelement mit einer PFPE Schicht und Verfahren zur Herstellung |
| CN103904048B (zh) * | 2012-12-27 | 2017-03-01 | 欣兴电子股份有限公司 | 内置式芯片封装结构 |
| KR101741648B1 (ko) * | 2016-01-22 | 2017-05-31 | 하나 마이크론(주) | 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법 |
| KR102513086B1 (ko) * | 2018-10-01 | 2023-03-23 | 삼성전자주식회사 | 반도체 패키지 |
| CN210467825U (zh) * | 2019-10-31 | 2020-05-05 | 互创(东莞)电子科技有限公司 | 一种具有抗干扰结构的贴片式二极管 |
-
2020
- 2020-07-03 CN CN202010636833.2A patent/CN111883433B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111883433A (zh) | 2020-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111883433B (zh) | 一种半导体晶片封装及其形成方法 | |
| US7968992B2 (en) | Multi-chip package structure and method of fabricating the same | |
| TWI694557B (zh) | 半導體基板、半導體封裝件及其製造方法 | |
| CN113257778B (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
| TW201405735A (zh) | 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法 | |
| CN107403785B (zh) | 电子封装件及其制法 | |
| TW201740461A (zh) | 具有改良的拓撲之扇出型晶圓層級封裝 | |
| TW202008520A (zh) | 封裝半導體元件及其製備方法 | |
| CN114566487A (zh) | 封装结构及其制造方法 | |
| US20120153459A1 (en) | Method for chip scale package and package structure thereof | |
| CN111508899A (zh) | 一种半导体封装的制备方法 | |
| US20250022790A1 (en) | Semiconductor devices and methods of manufacturing electronic devices | |
| JP6039886B2 (ja) | 半導体装置の製造方法 | |
| TWI576870B (zh) | 電感結構及其製作方法 | |
| TWI510155B (zh) | 半導體封裝結構及其製造方法 | |
| TWI588954B (zh) | 晶片封裝體及其製造方法 | |
| CN117747587A (zh) | 封装载板及其制作方法、半导体器件及半导体组件 | |
| CN111799185B (zh) | 一种管芯封装结构及其制备方法 | |
| TWI765307B (zh) | 電子封裝結構及其製作方法 | |
| CN112582333B (zh) | 一种重新布线层及其制备方法 | |
| CN211088206U (zh) | 重新布线层 | |
| CN202977412U (zh) | 半导体芯片封装结构 | |
| KR101683825B1 (ko) | 반도체 패키지용 회로 기판의 제조 방법 | |
| US11705421B2 (en) | Apparatus including solder-core connectors and methods of manufacturing the same | |
| TWI866990B (zh) | 半導體裝置及製造半導體裝置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221202 Address after: 215600 Xu Caifen, No. 3, Tongji Road, Jingang town, Zhangjiagang City, Suzhou City, Jiangsu Province Patentee after: ZHANGJIAGANG SHANMU NEW MATERIAL TECHNOLOGY DEVELOPMENT Co.,Ltd. Address before: 215600 Xu Caifen, No. 3, Tongji Road, Jingang town, Zhangjiagang City, Suzhou City, Jiangsu Province Patentee before: Xu Caifen |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240116 Address after: 523000, Room 101, No.1 Fujin West Road, Huangcaolang, Dalang Town, Dongguan City, Guangdong Province 453000 Patentee after: DONGGUAN BEST ALLOYS CO.,LTD. Address before: 215600 Xu Caifen, No. 3, Tongji Road, Jingang town, Zhangjiagang City, Suzhou City, Jiangsu Province Patentee before: ZHANGJIAGANG SHANMU NEW MATERIAL TECHNOLOGY DEVELOPMENT Co.,Ltd. |