[go: up one dir, main page]

CN111755362A - 基片处理装置及基片处理方法 - Google Patents

基片处理装置及基片处理方法 Download PDF

Info

Publication number
CN111755362A
CN111755362A CN202010221812.4A CN202010221812A CN111755362A CN 111755362 A CN111755362 A CN 111755362A CN 202010221812 A CN202010221812 A CN 202010221812A CN 111755362 A CN111755362 A CN 111755362A
Authority
CN
China
Prior art keywords
mixing
liquid
substrate
mixing ratio
phosphoric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010221812.4A
Other languages
English (en)
Inventor
吉田博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111755362A publication Critical patent/CN111755362A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F31/00—Mixers with shaking, oscillating, or vibrating mechanisms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供一种基片处理装置及基片处理方法。一种基片处理装置，其具有：混合部，其按预定的混合比混合作为处理液的原料的第一磷酸与添加剂来调配混合液；修正所述处理液的原料的混合比的混合比修正部；用所述处理液处理基片的处理部，所述混合部用于贮存所述混合液的混合罐；对所述混合罐供给所述第一磷酸的第一磷酸供给部；和对所述混合罐供给所述添加剂的添加剂供给部，所述混合比修正部具有：将所述混合液从所述混合部输送至所述处理部的送液线路；和在所述送液线路的中途供给第二磷酸的第二磷酸供给部。由此，能够适当变更磷酸与添加剂的混合比。

Description

基片处理装置及基片处理方法
技术领域
本公开涉及一种基片处理装置及基片处理方法。
背景技术
专利文献1所记载的基片处理装置包括处理部、循环线路、加热部和第一投放部。处理部用包含磷酸和氧化硅析出抑制剂的蚀刻液，从基片上去除硅氮化膜。循环线路使蚀刻液相对于处理部循环。加热部加热蚀刻液。第一投放部设置在循环线路上，向蚀刻液中投放氧化硅析出抑制剂。
现有技术文献
专利文献
专利文献1：日本特开2017-118092号公报。
发明内容
发明所要解决的问题
本发明的一方式提供一种能够适当变更磷酸与添加剂的混合比的技术。
用于解决问题的技术方案
本发明的一方式的基片处理装置，其具有：混合部，其按预定的混合比混合作为处理液的原料的第一磷酸与添加剂来调配混合液；修正所述处理液的原料的混合比的混合比修正部；用所述处理液处理基片的处理部，所述混合部用于贮存所述混合液的混合罐；对所述混合罐供给所述第一磷酸的第一磷酸供给部；和对所述混合罐供给所述添加剂的添加剂供给部，所述混合比修正部具有：将所述混合液从所述混合部输送至所述处理部的送液线路；和在所述送液线路的中途供给第二磷酸的第二磷酸供给部，
发明效果
根据本发明的一方式，能够适当地变更磷酸与添加剂的混合比。
附图说明
图1是表示一实施方式的基片处理装置的图。
图2是表示一实施方式的处理液的原料的混合比的图。
图3A是表示一实施方式的基片的处理前的状态的剖视图。
图3B是表示图3A所示的基片的处理后的状态的剖视图。
图4是表示一实施方式的处理部的图。
图5是表示一实施方式的基片处理装置的动作的图。
图6是表示一实施方式的混合液的调配的流程图。
图7是表示一实施方式的第一混合比(M:N)与供给次数N的关系的图。
图8是表示一实施方式的向处理部供给混合液的流程图。
图9是表示一实施方式的处理液的原料的混合比与第二混合比(Q2:Q1)的关系的图。
图10是表示一实施方式的每一批次的基片的片数与Q1和Q2之和(Q1+Q2)的关系的图。
图11是表示变形例的基片处理装置的图。
符号说明
1 基片处理装置
2 基片
22 硅氧化膜
23 硅氮化膜
24 层叠膜
25 开口部
27 图案
3 处理液
5 混合部
51 混合罐
52 第一磷酸供给部
53 第一添加剂供给部
54 循环线路
6 混合比修正部
61 送液线路
61a 上游线路
61b 下游线路(单独配管)
62 第二磷酸供给部
65 缓冲罐
66 循环线路
7 处理部
9 控制部
具体实施方式
下面，参照附图对本发明的实施方式进行说明。此外，在各图中，存在对相同的或相对应的结构标注相同的附图标记并省略说明的情况。
图1是表示一实施方式的基片处理装置的图。图2是表示一实施方式的处理液的原料的混合比的图。图3A是表示一实施方式的基片的处理前的状态的剖视图。图3B是表示图3A所示的基片的处理后的状态的剖视图。
基片处理装置1用处理液3来处理基片2。例如，如图3A所示，基片2包括硅晶片21、硅氧化膜22和硅氮化膜23。硅氧化膜22和硅氮化膜23交替且反复地层叠，形成层叠膜24。在层叠膜24与硅晶片21之间形成有未图示的导电膜等。层叠膜24包括在厚度方向上贯通层叠膜24的开口部25。
处理液3包含磷酸，进入层叠膜24的开口部25，如图3B所示，有选择地蚀刻并去除硅氧化膜22和硅氮化膜23中的硅氮化膜23。蚀刻的选择比由处理液3中的硅浓度等来确定。硅浓度越高，选择比越高。另一方面，如果硅浓度超过饱和浓度，则氧化硅会析出。因此，处理液3包含氧化硅析出抑制剂。氧化硅析出抑制剂是用于抑制氧化硅的析出的添加剂，是一般的添加剂。
处理液3进入层叠膜24的开口部25，在其面内方向上蚀刻硅氮化膜23。面内方向是指与厚度方向正交的方向。随着硅氮化膜23的蚀刻进行，硅在层叠膜24的内部溶析。溶析的硅主要根据硅浓度的梯度而扩散，通过层叠膜24的开口部25，扩散至层叠膜24的外部。距层叠膜24的表面26的深度越深，并且距开口部25的距离越远，则扩散的距离越长，所以硅浓度越高。
硅浓度如上所述因位置而异，其最高值由基片2的要用处理液3处理的图案27来确定。所处理的图案27是要被去除的图案，也就是溶析的硅所扩散的通路的图案。图案27是三维的图案。
基片2的图案27包括层叠膜24的层叠数和开口部25的间隔S。由于层叠膜24的层叠数越多，并且开口部25的间隔S越宽，则扩散的距离越长，所以硅浓度的最高值越高。
另外，基片2的图案27包括各个硅氮化膜23的膜厚T及开口部25的宽度W。由于各个硅氮化膜23的膜厚T越小，并且开口部25的宽度W越窄，则硅扩散的通路的宽度越窄，所以硅浓度的最高值越高。
如上所述，硅浓度的最高值由基片2的图案27确定。因此，基片处理装置1基于基片2的图案27来变更处理液3中所包含的氧化硅析出抑制剂的浓度。例如，硅浓度的最高值越高，则氧化硅析出抑制剂的浓度越高。其结果是，能够抑制氧化硅的析出。
如图1所示，基片处理装置1例如具有混合部5、混合比修正部6和处理部7。混合部5按预定的第一混合比(M:N)将作为处理液3的原料的第一磷酸与氧化硅析出抑制剂混合，调配混合液。混合比修正部6修正处理液3的原料的混合比。具体而言，混合比修正部6按预定的第二混合比(Q1:Q2)将混合液与第二磷酸混合来调配处理液3。混合比修正部6作为处理液3制造包含混合液和第二磷酸这两者的处理液，或只包含混合液的处理液。处理部7用处理液3处理基片2。
混合部5具有混合罐51、第一磷酸供给部52和第一添加剂供给部53。混合罐51贮存混合液。第一磷酸供给部52对混合罐51供给第一磷酸。第一磷酸例如以水溶液的形式供给。第一添加剂供给部53对混合罐51供给氧化硅析出抑制剂。氧化硅析出抑制剂例如以水溶液的形式供给。
第一添加剂供给部53例如具有计量罐53a、第一泵53b和第二泵53c。计量罐53a贮存氧化硅析出抑制剂。第一泵53b用于对计量罐53a供给氧化硅析出抑制剂。第二泵53c用于从计量罐53a取出预定的量V的氧化硅析出抑制剂，送至混合罐51。通过变更其供给次数N，能够变更第一混合比(M:N)。对于混合罐51的第一磷酸的供给量V×M是固定的，对于混合罐51的氧化硅析出抑制剂的供给量V×N是可变的。此外，氧化硅析出抑制剂的加压输送可以是N2加压输送。
混合部5可以具有循环线路54，循环线路54使从混合罐51取出的混合液返回至混合罐51。另外，混合部5在循环线路54的中途可以具有循环泵55和循环过滤器56。循环泵55用于加压输送混合液。循环过滤器56用于捕集混合液中所包含的颗粒。
混合部5在循环线路54的中途可以具有方向切换阀57。方向切换阀57将混合液的流动方向切换为返回至混合罐51的第一方向或送至混合比修正部6的第二方向。向第一方向去的流动和向第二方向去的流动这两者能够通过循环泵55来形成，能够减少泵的数量。
混合部5可以具有排液部58，排液部58将混合液从混合罐51中排出到基片处理装置1的外部。当要变更第一混合比(M:N)时，在将旧的第一混合比(M:N)的混合液从混合罐51中排出之后，在混合罐51中调配新的第一混合比(M:N)的混合液。
混合部5可以具有残留液测量部59，残留液测量部59测量残留在混合罐51中的混合液的液量。如果测量残留液的液量，则能够在混合罐51变空之前，在适当的时刻将混合液补给到混合罐51。
混合部5可以具有多个混合罐51。详细情况在后文说明，通过使多个混合罐51的功能交替，能够防止多个混合罐51同时变空，能够防止因混合液的不足而导致基片2处理的中断。并且，通过容量小的混合罐51，能够连续实施基片2的处理。
混合比修正部6具有送液线路61和第二磷酸供给部62。送液线路61将混合液从混合部5送至处理部7。第二磷酸供给部62在送液线路61的中途供给第二磷酸。第二磷酸例如以水溶液的形式供给。第二磷酸水溶液的磷酸浓度和第一磷酸水溶液的磷酸浓度可以相同，也可以不同。通过供给第二磷酸，氧化硅析出抑制剂被稀释，能够制造氧化硅析出抑制剂的比率低的处理液3。
混合比修正部6具有第一流量计63和第二流量计64。第一流量计63在混合液与第二磷酸合流之前测量混合液的流量Q1。该流量Q1是氧化硅析出抑制剂的流量q1与第一磷酸的流量q2之和(参照图2)。第一磷酸与氧化硅析出抑制剂的流量比(q2:q1)与第一混合比(M:N)相同。第二流量计64在混合液与第二磷酸合流之前测量第二磷酸的流量Q2。
混合比修正部6在送液线路61的中途可以具有缓冲罐65。缓冲罐65暂时贮存混合液和第二磷酸。通过贮存，能够减少混合液与第二磷酸的混合不均，能够稳定磷酸与氧化硅析出抑制剂的混合比(q2+Q2:q1)。
混合比修正部6可以具有使从缓冲罐65取出的处理液3返回至缓冲罐65的循环线路66。混合比修正部6在循环线路66的中途可以具有循环泵67、调温器68和循环过滤器69。循环泵67用于加压输送处理液3。调温器68用于调节处理液3的温度。例如，调温器68包括加热处理液3的加热器。处理液3的温度设定为例如处理液3的沸点。此外，调温器68还可以包括冷却处理液3的冷却器。循环过滤器69用于捕集处理液3中所包含的颗粒。
送液线路61具有上游线路61a和下游线路61b。上游线路61a将多个混合罐51与缓冲罐65连接，多个下游线路61b将缓冲罐65与多个处理部7连接。多个下游线路61b对多个处理部7单独地输送混合液，因此能够对每个处理部7变更处理液3的流量。图1所示的下游线路61b相当于权利要求书中记载的单独配管。多个下游线路61b单独地例如从循环线路66延伸至处理部7。
此外，混合比修正部6如图1所示具有缓冲罐65，但是也可以如图11所示不具有缓冲罐65。图11所示的第二磷酸供给部62在上游线路61a与下游线路61b的连接点供给第二磷酸。第二磷酸与第一磷酸及氧化硅析出抑制剂一起沿着下游线路61b流动。下游线路61b从中途分支，延伸至多个处理部7。
图4是表示一实施方式的处理部的图。图4中，X轴方向、Y轴方向、Z轴方向是相互垂直的方向。X轴方向及Y轴方向是水平方向，Z轴方向是铅垂方向。
处理部7是例如用处理液3同时处理多片基片2的批次方式，具有处理槽71。处理槽71贮存处理液3，多片基片2在处理槽71的内部被浸渍在处理液3中，由处理液3处理。
处理槽71例如是二重槽，具有贮存处理液3的内槽71a和回收从内槽71a溢出的处理液3的外槽71b。多片基片2在内槽71a的内部被浸渍在处理液3中，由处理液3处理。
处理部7具有循环线路72，循环线路72将从外槽71b取出的处理液3送至内槽71a。另外，处理部7在循环线路72的中途具有循环泵73、调温器74和循环过滤器75。循环泵73用于加压输送处理液3。调温器74用于调节处理液3的温度。例如，调温器74包括用于加热处理液3的加热器。处理液3的温度设定为例如处理液3的沸点。此外，调温器74还可以包括冷却处理液3的冷却器。循环过滤器75用于捕集处理液3中所包含的颗粒。
处理部7在内槽71a的内部具有水平管76，水平管76将从循环线路72送出的处理液3供给到内槽71a的内部。水平管76在X轴方向上延伸，在Y轴方向上隔开间隔地设置有多根。多根水平管76在其长边方向上隔开间隔地具有多个排出口，多个排出口分别朝向正上方排出处理液3。由此，能够在内槽71a的内部形成帘状的上升流。
处理部7具有基片保持部77，基片保持部77一边在X轴方向上隔开间隔地保持多片基片2，一边在待机位置与处理位置之间升降。待机位置是对未图示的输送装置交接多片基片2的位置，设置在处理位置的上方。处理位置是将多片基片2浸渍在处理液3中的位置。基片保持部77在待机位置从输送装置接收处理前的基片2，接着，下降到处理位置，经过规定时间后再次上升到待机位置，在待机位置将处理后的基片2转移到输送装置。然后，反复相同的动作。
在基片2的处理中，由于进行了硅氮化膜23的蚀刻，所以硅逐渐从基片2上溶析。因此，为了将硅浓度维持在容许范围内，在基片2的处理中，进行新的处理液3和旧的处理液3的交换，也就是新的处理液3的供给和旧的处理液3的排出。
处理部7具有液供给部78，液供给部78将新的处理液3从混合比修正部6导入处理部7。液供给部78具有例如开闭阀和流量控制器，当开闭阀打开时，新的处理液3被供给到处理部7。其供给量由流量控制器控制。
另外，处理部7具有排液部79，排液部79将旧的处理液3从处理部7排出。排液部79具有例如开闭阀和流量控制器，当开闭阀打开时，旧的处理液3从处理部7排出。其排出量由流量控制器控制。
在基片2的处理中，被供给到处理部7的新的处理液3的流量Q3(L/min)与从处理部7排出的旧的处理液3的流量Q3(L/min)可以相等。由于将新的处理液3与旧的处理液3以等量交换，因此能够将处理槽71的液量维持为一定。
新的处理液3的硅浓度比目标浓度(体积％)低，例如为零。另一方面，旧的处理液3的硅浓度例如为目标浓度。新的处理液3与旧的处理液3的硅浓度之差和流量Q3的乘积为从处理部7排出的硅的流量。其流量等于在处理部7中从基片2上溶析的硅的流量。其结果是，能够将处理液3的硅浓度维持在容许范围内。
处理部7具有第二添加剂供给部80，第二添加剂供给部80对处理槽71供给硅浓度调节剂。硅浓度调节剂是调节处理液3的硅浓度的添加剂。硅浓度调节剂是硅化合物等的一般的调节剂。硅浓度调节剂以水溶液的形式供给。
第二添加剂供给部80，在例如将新的处理液3供给到空的处理槽71之后，用新的处理液3处理基片2之前，对处理槽71供给硅浓度调节剂。这是因为新的处理液3的硅浓度如上所述低于目标浓度。通过对处理槽71供给硅浓度调节剂，能够将处理液3的硅浓度提高到目标浓度，能够提高选择比。
控制部9例如是计算机，如图1所示具有CPU(Central Processing Unit，中央处理单元)91和存储器等存储介质92。存储介质92中存储有用于控制在基片处理装置1中执行的各种处理的程序。控制部9通过使CPU91执行存储介质92中存储的程序，来控制基片处理装置1的动作。另外，控制部9具有输入接口93和输出接口94。控制部9利用输入接口93接收来自外部的信号，利用输出接口94向外部发送信号。
上述程序存储在例如计算机可读存储介质中，从其存储介质安装到控制部9的存储介质92。作为计算机可读存储介质，可以举出例如硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)、存储卡等。此外，程序也可以是通过网络从服务器下载，并安装到控制部9的存储介质92。
图5是表示一实施方式的基片处理装置的动作的图。如图5所示，多个处理部7实施基片2的处理的同时，实施硅浓度的维持。硅浓度的维持包括新的处理液3与旧的处理液3的交换，也就是新的处理液3的供给和旧的处理液3的排出。
混合部5为了将新的处理液3供给到多个处理部7，从一个混合罐51取出调配完的混合液，向处理部7输送。另外，第二磷酸供给部62为了将新的处理液3供给到处理部7，在送液线路61的中途供给第二磷酸。第二磷酸、第一磷酸和氧化硅析出抑制剂在送液线路61的中途被混合，作为处理液3被输送至处理部7。
混合部5在从一个混合罐51中取出调配完的混合液并向处理部7输送的期间，在另一个混合罐51中调配混合液。由于多个混合罐51的功能交替，因此能够防止多个混合罐51同时变空，能够防止因混合液的不足而导致基片2处理的中断。并且，通过容量小的混合罐51，能够连续实施基片2的处理。
另外，混合部5在多个混合罐51中按预定的顺序切换要向处理部7送出调配完的混合液的混合罐。由于使多个混合罐51的功能交替，因此能够防止多个混合罐51同时变空，能够防止因混合液的不足而导致基片2处理的中断。并且，通过容量小的混合罐51，能够连续实施基片2的处理。
图6是表示一实施方式的混合液的调配的流程图。控制部9接收到混合液的调配指令时，实施图6所示的处理。混合液的调配指令是在混合罐51内残留的混合液的液量低于阈值时生成的。混合液的调配指令也是在变更第一混合比(M:N)时生成的。控制部9首先基于基片2的图案27等来确定第一混合比(M:N)(S101)。
处理液3的原料的混合比，例如磷酸与氧化硅析出抑制剂的混合比的最佳值对于每一个图案27不同。因此，对于每个图案27，处理液3的原料的混合比预先由实验等确定，预先存储在存储介质92中。下面，对于处理液3的原料的混合比，将磷酸的比率M固定表示。
处理液3的原料的混合比也可以依赖于图案27以外的处理条件。处理条件包括：(1)基片处理装置1的用户能够变更的条件，也就是用户输入到控制部9的条件；(2)基片处理装置1的用户不能变更的条件，也就是由基片处理装置1的结构确定的条件。(1)用户能够输入到控制部9的条件例如是除了基片2的图案27之外的基片2的处理时间及每批基片2的片数等；(2)由基片处理装置1的结构确定的条件例如是处理槽71的容量、处理槽71的数量、混合罐51的容量、混合罐51的数量及送液线路61的最大流量等。送液线路61的最大流量例如是由配管的长度、口径等来确定的。
磷酸与氧化硅抑制剂的混合比，如上所述也可以依赖于除了基片2的图案27以外的基片2的处理条件。因此，对于每个基片2的处理条件，处理液3的原料的混合比预先由实验等确定，并预先存储在存储介质92中。这种情况下。控制部9基于基片2的处理条件来确定第一混合比(M:N)(S101)。
具体而言，控制部9从预先存储的多个混合比中将氧化硅析出抑制剂的比率最高的混合比确定为第一混合比(M:N)。这是因为氧化硅析出抑制剂的比率如后所述能够通过供给第二磷酸来降低。将上述比率最高的混合比确定为第一混合比(M:N)，因此不需要频繁地变更第一混合比(M:N)，能够减少混合液的废弃量。
但是，为了制造新一代半导体器件，而更新基片2的图案27，例如使层叠膜24的层叠数增加时，如上所述，硅浓度的最高值变高，因此氧化硅析出抑制剂的最佳比率变高。该情况下，最佳混合比由实验等重新确定，重新存储到存储介质92。磷酸与氧化硅析出抑制剂的混合比也是用户能够输入到控制部9中的条件。
控制部9如上所述基于基片2的图案27确定第一混合比(M:N)(S101)。另外，控制部9如上所述从预先存储的多个混合比中将氧化硅析出抑制剂的比率最高的混合比确定为第一混合比(M:N)。适当地更新第一混合比(M:N)，就能够制造新一代半导体器件，能够防止由于半导体器件的更新换代而结束基片处理装置1的寿命。
控制部9在第一混合比(M:N)确定(S101)之后，实施从混合罐51的排液(S102)。在要变更第一混合比(M:N)的情况下，进行排液直到没有旧的第一混合比(M:N)的混合液为止。另一方面，在不变更第一混合比(M:N)的情况下，以之后能够对混合罐51供给V×M(L)的第一磷酸和V×N(L)的氧化硅析出抑制剂的程度进行排液。在混合罐51的排液(S102)之后，控制部9对混合罐51供给V×M(L)的第一磷酸(S103)。
控制部9在实施从混合罐51的排液(S102)的期间，进行至少一部分的氧化硅析出抑制剂的计量(S104)。氧化硅析出抑制剂的计量(S104)包括氧化硅析出抑制剂对于计量罐53a的注入。由于同时实施混合罐51的排液(S102)和至少一部分的氧化硅析出抑制剂的计量(S104)，所以能够减少混合液的调配所花费的时间。
控制部9在氧化硅析出抑制剂的计量(S104)之后，从计量罐53a中取出V(L)的氧化硅析出抑制剂，并供给到混合罐51(S105)。然后，控制部9检查累积供给次数(S106)。在供给次数少于N次的情况下(S106，否)，由于氧化硅析出抑制剂的供给量不足，控制部9返回S104，反复进行S104之后的处理。另一方面，在供给次数为N次的情况下(S106，是)，由于供给了V×N(L)的氧化硅析出抑制剂，所以控制部9结束本次处理。
此外，控制部9在结束从混合罐51的排液(S102)之后，可以开始混合液的循环。通过混合液的循环，能够减少混合不均。混合液的循环能够从第一磷酸及氧化硅析出抑制剂的供给结束起开始实施直到经过预定时间。能够去除混合液中所包含的颗粒。
图7是表示一实施方式的第一混合比(M:N)与供给次数N的关系的图。如图7所示，控制部9控制供给次数N，并控制第一混合比(M:N)。由于V×M(L)是固定的，因此控制部9控制V×N(L)，并控制第一混合比(M:N)。
图8是表示一实施方式的向处理部供给混合液的流程图。当控制部9接收了对于处理部7的混合液供给指令时，实施图8所示的处理。供给指令例如是在开始基片2的处理时生成的。在基片2的处理中，为了维持硅浓度，而实施新的处理液3与旧的处理液3的交换。
在基片2的处理方式是批次方式的情况下，即使变更处理液3的原料的混合比，例如磷酸(第一磷酸及第二磷酸)与氧化硅析出抑制剂的混合比时，也生成供给指令，新的混合比的处理液3被贮存在处理槽71中。该情况下，在将新的混合比的处理液3贮存在处理槽71之前，进行从处理槽71中排出旧的混合比的处理液3的排液。
控制部9首先基于用处理液3处理的基片2的图案27等，确定处理液3的原料的混合比，为了实现确定了的混合比，而确定第二混合比(Q1:Q2)(S201)。混合液的流量Q1如图2所示是氧化硅析出抑制剂的流量q1与第一磷酸的流量q2之和。第一磷酸与氧化硅析出抑制剂的流量比(q2:q1)与第一混合比(M:N)相同。
图9是表示一实施方式的处理液的原料的混合比与第二混合比(Q2:Q1)的关系的图。如图9所示，Q2/Q1增加，Q2/q2越增加，氧化硅析出抑制剂的比率越相对降低。
此外，处理液3的原料的混合比如上所述也依赖于除了基片2的图案27以外的基片2的处理条件，因此可以基于其他的处理条件来确定。
控制部9在第二混合比(Q1:Q2)确定之后，分别确定Q1和Q2(S202)。Q1和Q2是根据供给指令的目的来确定的。首先，参照图10，说明供给指令的目的是在基片2的处理中维持硅浓度的情况。
图10是表示一实施方式的每批基片的片数与Q1和Q2之和(Q1+Q2)的关系的图。由于从基片2溶析的硅的流量与基片2的片数成比例，因此Q1+Q2与图10所示的基片2的片数成比例。
另一方面，在供给指令的目的是将新的混合比的处理液3贮存在处理槽71中的情况下，为了缩短贮存时间，Q1+Q2可以是送液线路61的最大流量。送液线路61的最大流量如上所述由配管的长度或口径确定。
如图8所示，控制部9检查Q2是否为零(S203)。由于在Q2为零的情况下(S203，是)，不需要第二磷酸的供给，因此控制部9仅将混合液供给到处理部7(S204)。另一方面，在Q2不为零的情况下(S203，否)，控制部9将混合液和第二磷酸供给到处理部7(S205)。
混合液的供给(S204)或混合液和第二磷酸的供给(S205)供给被实施直到达成供给指令的目的。然后，控制部9结束本次处理。
以上，说明了本发明的基片处理装置和基片处理方法的实施方式，但本发明不限于上述实施方式等。在权利要求书记载的范围内，可以进行各种变更、修改、替换、增加、删除及组合。这些当然属于本发明的技术范围。
上述实施方式的控制部9控制磷酸与氧化硅析出抑制剂的混合比，但是添加剂的种类并不限于氧化硅析出抑制剂。例如，控制部9可以控制磷酸与硅浓度调节剂的混合比。该情况下，第一添加剂供给部53作为添加剂对混合罐51供给硅浓度调节剂。
磷酸与硅浓度调节剂的混合比，也和磷酸与氧化硅析出抑制剂的混合比同样，对于每个基片2的处理条件最佳值不同。例如，当层叠膜24的层叠数增加时，如上所述硅浓度的最高值变高，所以氧化硅浓度调节剂的最佳比率降低。并且，每批基片2的片数越增加，从基片2溶析的硅的流量越增加，硅浓度的最高值越高，因此氧化硅浓度调节剂的最佳比率变低。
因此，磷酸与硅浓度调节剂的混合比也和磷酸与氧化硅析出抑制剂的混合比同样，对于每个基片2的处理条件，预先由实验等确定，并预先存储在存储介质92中。控制部9从预先存储的多个混合比中将硅浓度调节剂的比率最高的混合比确定为第一混合比(M:N)。这是因为硅浓度调节剂的比率能够通过供给第二磷酸来降低。由于将上述比率最高的混合比确定为第一混合比(M:N)，因此无需频繁变更第一混合比(M:N)就能够减少混合液的废弃量。
另外，上述实施方式的基片2包括硅晶片21、硅氧化膜22和硅氮化膜23，但基片2的构造没有特别限定。例如，基片2代替硅晶片21，也可以包括碳化硅基片、氧化镓基片或氮化镓基片等。
另外，上述实施方式的处理部7可以是批次方式，但也可以是单片式。单片式处理部7例如具有旋转吸盘、喷嘴和杯体。旋转吸盘在保持基片的状态下旋转。喷嘴对与旋转吸盘一起旋转的基片2供给处理液3。处理液3被供给到基片2的中心部，并因离心力而向基片2的径向外方润湿扩展。杯体用于回收从基片2的外周飞散的处理液3。

Claims (17)

1.一种基片处理装置，其特征在于，具有：
混合部，其按预定的混合比混合作为处理液的原料的第一磷酸与添加剂，来调配混合液；
修正所述处理液的原料的混合比的混合比修正部；和
用所述处理液处理基片的处理部，
所述混合部包括：用于贮存所述混合液的混合罐；对所述混合罐供给所述第一磷酸的第一磷酸供给部；和对所述混合罐供给所述添加剂的添加剂供给部，
所述混合比修正部具有：将所述混合液从所述混合部输送至所述处理部的送液线路；和在所述送液线路的中途供给第二磷酸的第二磷酸供给部。
2.根据权利要求1所述的基片处理装置，其特征在于：
具有控制部，其控制所述第一磷酸与所述添加剂的第一混合比和所述混合液与所述第二磷酸的第二混合比。
3.根据权利要求2所述的基片处理装置，其特征在于：
所述控制部基于所述基片的处理条件，变更所述第一混合比和所述第二混合比中的至少一者。
4.根据权利要求3所述的基片处理装置，其特征在于：
所述基片的处理条件是所述基片的要用所述处理液处理的图案。
5.根据权利要求2～4中任一项所述的基片处理装置，其特征在于：
所述混合部具有多个所述混合罐。
6.根据权利要求5所述的基片处理装置，其特征在于：
所述控制部在调配完的所述混合液从一个所述混合罐中被取出并向所述处理部输送的期间，在另一个所述混合罐中调配所述混合液。
7.根据权利要求5所述的基片处理装置，其特征在于：
所述控制部在多个所述混合罐中按预定的顺序切换要向所述处理部送出调配完的所述混合液的所述混合罐。
8.根据权利要求1～4中任一项所述的基片处理装置，其特征在于：
所述处理部设置有多个，
所述送液线路包括对多个所述处理部单独地输送所述混合液的单独配管。
9.根据权利要求1～4中任一项所述的基片处理装置，其特征在于：
所述混合比修正部包括在所述送液线路的中途暂时贮存所述混合液和所述第二磷酸的缓冲罐。
10.根据权利要求9所述的基片处理装置，其特征在于：
所述混合比修正部具有使从所述缓冲罐取出的所述处理液返回至所述缓冲罐的循环线路。
11.一种基片处理方法，其特征在于，包括：
按预定的第一混合比混合作为处理液的原料的第一磷酸与添加剂，来调配混合液的步骤；
按预定的第二混合比混合所述混合液与第二磷酸，来修正所述处理液的原料的混合比的步骤；和
用所述处理液来处理基片的步骤。
12.根据权利要求11所述的基片处理方法，其特征在于：
基于所述基片的处理条件，变更所述第一混合比和所述第二混合比中的至少一者。
13.根据权利要求12所述的基片处理方法，其特征在于：
所述基片的处理条件是所述基片的要用所述处理液处理的图案。
14.根据权利要求11～13中任一项所述的基片处理方法，其特征在于：
包括在调配完的所述混合液从一个所述混合罐中被取出并向所述处理部输送的期间，在另一个所述混合罐中调配所述混合液的步骤。
15.根据权利要求11～13中任一项所述的基片处理方法，其特征在于：
包括在多个混合罐中按预定的顺序切换要向处理所述基片的处理部送出调配完的所述混合液的混合罐的步骤。
16.根据权利要求11～13中任一项所述的基片处理方法，其特征在于：
所述基片包括层叠膜，该层叠膜交替地具有硅氧化膜和硅氮化膜，
所述层叠膜具有在厚度方向上贯通所述层叠膜的开口部，
所述处理液有选择地蚀刻所述硅氧化膜和所述硅氮化膜中的所述硅氮化膜。
17.根据权利要求16所述的基片处理方法，其特征在于：
所述添加剂是用于抑制氧化硅的析出的氧化硅析出抑制剂。
CN202010221812.4A 2019-03-29 2020-03-26 基片处理装置及基片处理方法 Pending CN111755362A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019067889A JP6843173B2 (ja) 2019-03-29 2019-03-29 基板処理装置、および基板処理方法
JP2019-067889 2019-03-29

Publications (1)

Publication Number Publication Date
CN111755362A true CN111755362A (zh) 2020-10-09

Family

ID=72604827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010221812.4A Pending CN111755362A (zh) 2019-03-29 2020-03-26 基片处理装置及基片处理方法

Country Status (4)

Country Link
US (1) US11373886B2 (zh)
JP (1) JP6843173B2 (zh)
KR (1) KR102752998B1 (zh)
CN (1) CN111755362A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6843173B2 (ja) * 2019-03-29 2021-03-17 東京エレクトロン株式会社 基板処理装置、および基板処理方法
KR102583556B1 (ko) 2021-01-07 2023-10-10 세메스 주식회사 처리액 공급 장치 및 처리액 공급 장치의 고형 제거 방법
US20240355647A1 (en) * 2021-08-27 2024-10-24 Tokyo Electron Limited Substrate processing method and substrate processing system
JP7546620B2 (ja) 2022-05-17 2024-09-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置及び基板処理方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275829A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
CN1214535A (zh) * 1997-10-09 1999-04-21 三菱电机株式会社 半导体基片的处理系统及处理方法
CN104934350A (zh) * 2014-03-17 2015-09-23 斯克林集团公司 基板处理装置以及使用基板处理装置的基板处理方法
JP2016032030A (ja) * 2014-07-29 2016-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP2017118092A (ja) * 2015-08-27 2017-06-29 株式会社東芝 基板処理装置、基板処理方法およびエッチング液
WO2017169602A1 (ja) * 2016-03-30 2017-10-05 株式会社フジミインコーポレーテッド カチオン変性シリカ原料分散液
JP2017195338A (ja) * 2016-04-22 2017-10-26 東芝メモリ株式会社 基板処理装置および基板処理方法
CN107452649A (zh) * 2013-03-29 2017-12-08 芝浦机械电子株式会社 湿式蚀刻装置
CN107895702A (zh) * 2016-10-04 2018-04-10 东京毅力科创株式会社 基板液处理装置、基板液处理方法和存储介质
JP2018139259A (ja) * 2017-02-24 2018-09-06 株式会社Ｓｃｒｅｅｎホールディングス 処理液供給装置、基板処理装置、および処理液供給方法
CN109072077A (zh) * 2016-03-30 2018-12-21 东京毅力科创株式会社 胶体二氧化硅生长抑制剂以及相关的方法和系统
US20190096711A1 (en) * 2017-09-28 2019-03-28 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
US20190096710A1 (en) * 2017-09-28 2019-03-28 Tokyo Electron Limited Substrate processing apparatus, substrate processing method and recording medium

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4644170B2 (ja) * 2006-09-06 2011-03-02 栗田工業株式会社 基板処理装置および基板処理方法
JP2009130032A (ja) * 2007-11-21 2009-06-11 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2012074601A (ja) * 2010-09-29 2012-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP5931484B2 (ja) * 2012-02-13 2016-06-08 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP5917346B2 (ja) * 2012-09-07 2016-05-11 株式会社東芝 エッチング方法、およびエッチング装置
JP6499414B2 (ja) * 2014-09-30 2019-04-10 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
KR20160148798A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 약액 공급 장치, 기판 처리 장치, 그리고 기판 처리 장치를 이용한 기판 처리 방법
KR102432858B1 (ko) * 2015-09-01 2022-08-16 삼성전자주식회사 약액 공급 장치 및 이를 구비하는 반도체 처리 장치
CN107665839B (zh) * 2016-07-29 2021-08-10 芝浦机械电子装置股份有限公司 处理液生成装置和使用该处理液生成装置的基板处理装置
JP6857526B2 (ja) * 2017-03-27 2021-04-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、および、基板処理方法
KR102264002B1 (ko) * 2017-10-20 2021-06-11 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP6917868B2 (ja) * 2017-11-15 2021-08-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6843173B2 (ja) * 2019-03-29 2021-03-17 東京エレクトロン株式会社 基板処理装置、および基板処理方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275829A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
CN1214535A (zh) * 1997-10-09 1999-04-21 三菱电机株式会社 半导体基片的处理系统及处理方法
CN107452649A (zh) * 2013-03-29 2017-12-08 芝浦机械电子株式会社 湿式蚀刻装置
CN104934350A (zh) * 2014-03-17 2015-09-23 斯克林集团公司 基板处理装置以及使用基板处理装置的基板处理方法
JP2016032030A (ja) * 2014-07-29 2016-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP2017118092A (ja) * 2015-08-27 2017-06-29 株式会社東芝 基板処理装置、基板処理方法およびエッチング液
CN109072077A (zh) * 2016-03-30 2018-12-21 东京毅力科创株式会社 胶体二氧化硅生长抑制剂以及相关的方法和系统
WO2017169602A1 (ja) * 2016-03-30 2017-10-05 株式会社フジミインコーポレーテッド カチオン変性シリカ原料分散液
JP2017195338A (ja) * 2016-04-22 2017-10-26 東芝メモリ株式会社 基板処理装置および基板処理方法
CN107895702A (zh) * 2016-10-04 2018-04-10 东京毅力科创株式会社 基板液处理装置、基板液处理方法和存储介质
JP2018139259A (ja) * 2017-02-24 2018-09-06 株式会社Ｓｃｒｅｅｎホールディングス 処理液供給装置、基板処理装置、および処理液供給方法
US20190096711A1 (en) * 2017-09-28 2019-03-28 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
US20190096710A1 (en) * 2017-09-28 2019-03-28 Tokyo Electron Limited Substrate processing apparatus, substrate processing method and recording medium

Also Published As

Publication number Publication date
KR20200115316A (ko) 2020-10-07
KR102752998B1 (ko) 2025-01-09
US20200312682A1 (en) 2020-10-01
US11373886B2 (en) 2022-06-28
JP6843173B2 (ja) 2021-03-17
JP2020167308A (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
CN111755362A (zh) 基片处理装置及基片处理方法
KR101687924B1 (ko) 웨트 에칭 장치
CN105339183B (zh) 用于提供加热的蚀刻溶液的系统
US10685855B2 (en) Substrate treating device and substrate treating method
CN111524808B (zh) 基板处理方法和基板处理装置
JP2007517413A (ja) 基板処理中の窒化ケイ素の選択エッチングのための装置及び方法
CN109935520A (zh) 蚀刻方法、蚀刻装置以及存储介质
JP2019212652A (ja) 基板液処理方法、基板液処理装置及び記憶媒体
CN101315870A (zh) 半导体制程机台
JP6952860B2 (ja) 基板処理装置、および基板処理方法
CN100399518C (zh) 蚀刻系统及其蚀刻液处理方法
KR102739462B1 (ko) 처리액 온도 조절 방법, 기판 처리 방법, 처리액 온도 조절 장치, 및 기판 처리 시스템
JP6433730B2 (ja) 半導体装置の製造方法及び半導体製造装置
CN114127908B (zh) 基板处理装置和基板处理方法
JP2018110261A (ja) ウェットエッチング装置
CN110383429B (zh) 基板处理方法和基板处理装置
TWI871935B (zh) 基板處理方法及基板處理裝置
JP3123986B2 (ja) 噴流式ウェットエッチング方法とその装置
JP2024112272A (ja) 基板処理装置、及び基板処理方法
TW202134174A (zh) 磷酸處理液的再生裝置、基板處理裝置、磷酸處理液的再生方法及基板處理方法
CN115692250A (zh) 基板处理装置和基板处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination