CN111710300B - 一种显示面板、驱动方法及显示装置 - Google Patents

Abstract

本发明实施例公开了一种显示面板、驱动方法及显示装置。该显示面板包括选通电路、像素驱动电路以及发光元件；像素驱动电路包括第一初始化单元、驱动模块和第一发光控制单元；选通电路与初始化信号端电连接；选第一初始化单元电连接于初始化信号端和发光元件的阳极之间；在写入帧，第一初始化单元用于在第一扫描信号的控制下向发光元件的阳极提供第一初始化电压信号Vref1；在保持帧，第一初始化单元用于在第一扫描信号的控制下向发光元件的阳极提供第二初始化电压信号Vref2。本发明实施例提供的技术方案可以减小写入帧和保持帧之间的亮度差，改善闪烁问题。

Description

一种显示面板、驱动方法及显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示面板、驱动方法及显示装置。

背景技术

随着显示技术的发展，有机发光显示面板凭借其功耗低、响应速度快等优点成为主流显示面板，广泛应用于手机、笔记本、电脑等电子设备中。

如何降低功耗一直以来都是显示领域的一大研究热点，各种各样的用于降功耗的方式应运而生，其中，在某些情况下降低驱动频率的方式在降低功耗方面效果显著。具体的，显示面板包括正常驱动模式和低频驱动模式，当显示动态画面时，可采用正常驱动模式，驱动频率较高，例如60HZ，每帧都是将数据电压写入子像素的写入帧；当显示静态画面时，可采用低频驱动模式，驱动频率较低，例如1HZ，则1S内包括1帧写入帧和59帧保持帧，保持帧和写入帧的区别在于，保持帧保持之前写入帧写入的数据电压而不将新的数据电压写入子像素。如此，可达到降低功耗的作用。

但是，由于保持帧和写入帧的差异，写入帧和保持帧之间具有亮度差，导致用户观察到闪烁现象。

发明内容

本发明提供一种一种显示面板、驱动方法及显示装置，以减小写入帧和保持帧之间的亮度差，改善闪烁问题。

第一方面，本发明实施例提供了一种显示面板，该显示面板包括：选通电路、像素驱动电路以及发光元件；所述像素驱动电路包括初始化信号端、数据信号端、第一初始化单元、驱动模块和第一发光控制单元；

所述选通电路与所述初始化信号端电连接；所述选通电路用于在选通信号的控制下分时输出第一初始化电压信号Vref1和第二初始化电压信号Vref2；

所述第一初始化单元电连接于所述初始化信号端和所述发光元件的阳极之间；在写入帧，所述第一初始化单元用于在第一扫描信号的控制下向所述发光元件的阳极提供第一初始化电压信号Vref1；在保持帧，所述第一初始化单元用于在所述第一扫描信号的控制下向所述发光元件的阳极提供所述第二初始化电压信号Vref2；

所述驱动模块与所述第一发光控制单元的第一端电连接于第一节点，所述第一发光控制单元的第二端与所述发光元件的阳极电连接；在所述写入帧以及所述保持帧，所述第一发光控制单元用于在发光控制信号的控制下，控制所述驱动模块生成的驱动电流流入所述发光元件；

其中，所述第一扫描信号的有效脉冲对应的时间段落在所述发光控制信号的无效脉冲对应的时间段内；在所述写入帧，所述驱动模块接收所述数据信号端提供的数据电压信号，在所述保持帧，所述驱动模块不接收所述数据电压信号。

第二方面，本发明实施例还提供了一种显示装置，该显示装置包括第一方面任意所述的显示面板。

第三方面，本发明实施例还提供了一种显示面板的驱动方法，适用于第一方面所述的显示面板，该方法包括：

所述选通电路在选通信号的控制下分时输出第一初始化电压信号Vref1和第二初始化电压信号Vref2；

在写入帧，所述第一初始化单元在所述第一扫描信号的控制下向所述发光元件的阳极提供所述第一初始化电压信号Vref1；在保持帧，所述第一初始化单元在所述第一扫描信号的控制下向所述发光元件的阳极提供所述第二初始化电压信号Vref2；

在所述写入帧以及所述保持帧，所述第一发光控制单元在所述发光控制信号的控制下，控制所述驱动模块生成的驱动电流流入所述发光元件。

本发明实施例提供的显示面板，通过在写入帧和保持帧，向发光元件的阳极写入不同的初始化电压信号，使得在写入帧和保持帧的初始发光时刻，发光元件的阳极的电压变为一灰阶电压(该灰阶电压的大小与数据电压的大小相关) 所需的时间不同，以弥补在写入帧和保持帧的初始发光时刻，第一节点的电压变为该灰阶电压时所需时间的差异，最终使得在写入帧和保持帧的初始发光时刻，第一节点的电压变为该灰阶电压以及发光元件的阳极的电压变为该灰阶电压所用的总时间相近甚至相同，进而减小写入帧和保持帧的亮度差异，改善写入帧和保持帧亮度差较大的问题，实现改善闪烁、提高显示质量的效果。

附图说明

图1是本发明实施例提供的一种显示面板的结构示意图；

图2是本发明实施例提供的一种像素驱动电路的结构框图；

图3是本发明实施例提供的一种初始化信号端的信号的时序图；

图4是本发明实施例提供的另一种显示面板的结构示意图；

图5是本发明实施例提供的又一种显示面板的结构示意图；

图6是本发明实施例提供的再一种显示面板的结构示意图；

图7是本发明实施例提供的一种显示面板的结构示意图；

图8是本发明实施例提供的一种选通电路的结构示意图；

图9是本发明实施例提供的一种选通电路的电路元件图；

图10是本发明实施例提供的另一种选通电路的电路元件图；

图11是本发明实施例提供的另一种像素驱动电路的结构框图；

图12是本发明实施例提供的一种像素驱动电路的电路元件图；

图13是本发明实施例提供的另一种显示面板的结构示意图；

图14是本发明实施例提供的一种显示面板的驱动时序图；

图15是本发明实施例提供的另一种显示面板的驱动时序图；

图16是本发明实施例提供的又一种显示面板的驱动时序图；

图17是本发明实施例提供的另一种像素驱动电路的电路元件图；

图18是本发明实施例提供的又一种像素驱动电路的电路元件图；

图19是本发明实施例提供的再一种显示面板的驱动时序图；

图20是本发明实施例提供的一种显示面板的驱动时序图；

图21是本发明实施例提供的另一种显示面板的驱动时序图；

图22是本发明实施例提供的又一种显示面板的驱动时序图；

图23是本发明实施例提供的又一种像素驱动电路的结构框图；

图24是本发明实施例提供的再一种像素驱动电路的电路元件图；

图25是本发明实施例提供的再一种显示面板的驱动时序图；

图26是本发明实施例提供的一种再一种像素驱动电路的结构框图；

图27是本发明实施例提供的一种像素驱动电路的电路元件图；

图28是本发明实施例提供的另一种像素驱动电路的电路元件图；

图29是本发明实施例提供的又一种像素驱动电路的电路元件图；

图30是本发明实施例提供的一种显示面板的驱动时序图；

图31是本发明实施例提供的另一种显示面板的驱动时序图；

图32是本发明实施例提供的又一种显示面板的驱动时序图；

图33是本发明实施例提供的一种显示装置的结构示意图；

图34是本发明实施例提供的一种显示面板的驱动方法的流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

关于背景技术中所述的技术问题，申请人经研究发现写入帧和保持帧之间具有亮度差的原因如下：像素驱动电路包括驱动模块、第一发光控制单元以及第一初始单元，驱动模块和第一发光控制单元的第一端电连接于第一节点，第一发光控制单元的第二端以及第一初始化单元均与发光元件的阳极电连接。由于在写入帧和保持帧具有是否写入数据电压信号的区别，导致在写入帧和保持帧中，第一节点的电压在初始发光时刻存在差异，进而导致第一节点的电压变为灰阶电压所需的时间存在差异，最终使得在写入帧和保持帧，第一节点的电压变为该灰阶电压以及发光元件的阳极的电压变为该灰阶电压所用的总时间不同，引起写入帧和保持帧之间具有亮度差。

有鉴于此，本发明实施例提供了一种显示面板，该显示面板包括选通电路、像素驱动电路以及发光元件；像素驱动电路包括初始化信号端、数据信号端、第一初始化单元、驱动模块和第一发光控制单元；

选通电路与初始化信号端电连接；选通电路用于在选通信号的控制下分时输出第一初始化电压信号Vref1和第二初始化电压信号Vref2；

第一初始化单元电连接于初始化信号端和发光元件的阳极之间；在写入帧，第一初始化单元用于在第一扫描信号的控制下向发光元件的阳极提供第一初始化电压信号Vref1；在保持帧，第一初始化单元用于在第一扫描信号的控制下向发光元件的阳极提供第二初始化电压信号Vref2；

驱动模块与第一发光控制单元的第一端电连接于第一节点，第一发光控制单元的第二端与发光元件的阳极电连接；在写入帧以及保持帧，第一发光控制单元用于在发光控制信号的控制下，控制驱动模块生成的驱动电流流入发光元件；

其中，第一扫描信号的有效脉冲对应的时间段落在发光控制信号的无效脉冲对应的时间段内；在写入帧，驱动模块接收数据信号端提供的数据电压信号，在保持帧，驱动模块不接收数据电压信号。

采用上述技术方案，通过在写入帧和保持帧，向发光元件的阳极写入不同的初始化电压信号，使得在写入帧和保持帧的初始发光时刻，发光元件的阳极的电压变为一灰阶电压(该灰阶电压的大小与数据电压的大小相关)所需的时间不同，以弥补在写入帧和保持帧的初始发光时刻，第一节点的电压变为该灰阶电压时所需时间的差异，最终使得在写入帧和保持帧的初始发光时刻，第一节点的电压变为该灰阶电压以及发光元件的阳极的电压变为该灰阶电压所用的总时间相近甚至相同，进而减小写入帧和保持帧的亮度差异，改善写入帧和保持帧亮度差较大的问题，实现改善闪烁、提高显示质量的效果。

以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明实施例提供的一种显示面板的结构示意图。图2是本发明实施例提供的一种像素驱动电路的结构框图。图3是本发明实施例提供的一种初始化信号端的信号的时序图。参见图1-图3，该显示面板包括选通电路10、像素驱动电路20以及发光元件30；像素驱动电路20包括初始化信号端Vref、数据信号端Vdata、第一初始化单元210、驱动模块DM和第一发光控制单元220；选通电路10与初始化信号端Vref电连接；选通电路10用于在选通信号的控制下分时输出第一初始化电压信号Vref1和第二初始化电压信号Vref2；第一初始化单元210电连接于初始化信号端Vref和发光元件30的阳极之间；在写入帧，第一初始化单元210用于在第一扫描信号的控制下向发光元件30的阳极提供第一初始化电压信号Vref1；在保持帧，第一初始化单元210用于在第一扫描信号的控制下向发光元件30的阳极提供第二初始化电压信号Vref2；驱动模块DM 与第一发光控制单元220的第一端电连接于第一节点N1，第一发光控制单元 220的第二端与发光元件30的阳极电连接，发光元件的阴极与第二电源信号端PVEE电连接；在写入帧以及保持帧，第一发光控制单元220用于在发光控制信号的控制下，控制驱动模块DM生成的驱动电流流入发光元件30。

其中，第一扫描信号的有效脉冲对应的时间段落在发光控制信号的无效脉冲对应的时间段内；在写入帧，驱动模块DM接收数据信号端Vdata提供的数据电压信号，在保持帧，驱动模块DM不接收数据电压信号。需要说明的是，此处以及下文中所述的有效脉冲指的是控制信号(例如第一扫描信号)中使得其控制的单元(例如第一初始化单元)导通的脉冲。无效脉冲指的是控制信号 (例如发光控制信号)中使得其控制的单元(例如第一发光控制单元)截止的脉冲。

具体的，显示面板包括显示区AA和围绕显示区AA的非显示区DA，显示区AA设置有多个子像素，每个子像素包括像素驱动电路20和发光元件30，像素驱动电路20用于驱动发光元件30发光，以显示图像信息；非显示区DA用于设置栅极驱动电路、驱动IC40等外围电路。选通电路10可以设置在显示区 AA，选通电路10也可以设置在非显示区DA(如图1所示)，此处不作限定。

具体的，选通电路10包括第一输入端和第二输入端，第一输入端用于接收驱动IC40输出的第一初始化电压信号Vref1，第二输入端IN2用于接收驱动IC40 输出的第二初始化电压信号Vref2，选通电路10在选通信号的控制下分时输出第一初始化电压信号Vref1和第二初始化电压信号Vref2。

可以理解的是，若要实现驱动IC40的一个管脚分时输出第一初始化电压信号Vref1和第二初始化电压信号Vref2，需要修改驱动IC40的架构，即需要开发新的驱动IC40，具有成本高，周期长的劣势。而实现驱动IC40一个管脚输出第一初始化电压信号Vref1，另一个管脚输出第二初始化电压信号Vref2较容易，现有的驱动IC40即可实现该功能。因此，设置选通电路10来选择第一初始化电压信号Vref1和第二初始化电压信号Vref2，使得本发明实施例中的显示面板可兼容现有技术中的驱动IC40，进而缩短包含该显示面板的显示装置的研发周期，降低研发成本。

具体的，像素驱动电路20的初始化信号端Vref用于接收选通电路10输出的初始化电压信号(第一初始化电压信号Vref1或者第二初始化电压信号Vref2)。数据信号端Vdata用于接收数据电压信号。在写入帧，驱动模块DM接收数据信号端Vdata提供的数据电压信号，数据电压信号被写入子像素；在保持帧，驱动模块DM不接收数据电压信号，保持与其在时间上距离最近的写入帧写入的数据电压信号，而不写入新的数据电压信号。

具体的，对于每个像素驱动电路20而言，在第一扫描信号的有效脉冲对应的时间段内，第一初始化单元210导通，初始化信号端Vref的初始化电压信号 (第一初始化电压信号Vref1或者第二初始化电压信号Vref2)通过第一初始化单元210传输至发光元件30的阳极，以对发光元件30的阳极进行复位。驱动模块DM用于根据数据电压信号产生驱动电流。在发光控制信号的有效电平对应的时间段内，第一发光控制单元220导通，驱动电流通过第一发光控制单元 220流入发光元件30，以驱动发光元件30发光。需要说明的是，这里所述的有效电平指的是控制信号(例如第一扫描信号)中使得其控制的单元(例如第一初始化单元)导通的电平。此外，像素驱动电路20的具体实现形式，本领域技术人员可根据实际情况设置，此处不作限定。

需要说明的是，图3中仅示例性示出选通模块在整个写入帧输出第一初始化电压信号Vref1，在整个保持帧输出第二初始化电压信号Vref2，但并非对本申请的限定，本领域技术人员可根据实际情况设置选通模块输出的初始化信号的时序，只要满足如下条件即可：对每个像素驱动电路20而言，在写入帧的第一扫描信号的有效脉冲对应的时间段内输出第一初始化电压信号Vref1，在保持帧的第二扫描信号的脉冲对应的时间段内输出第二初始化电压信号Vref2。

可以理解的是，对每个像素驱动电路20而言，在发光控制信号跳变至有效电平的初始时刻，第一节点N1的电压变为灰阶电压(与驱动电流相匹配)，发光元件30的阳极的电压由初始化电压信号变为灰阶电压。通过在写入帧和保持帧，向发光元件30的阳极写入不同的初始化电压，可弥补在写入帧和保持帧，第一节点N1的电压变为该灰阶电压所需的时间的差异，使得在写入帧和保持帧，第一节点N1的电压变为该灰阶电压以及发光元件30的阳极的电压变为该灰阶电压所用的总时间相近甚至相同，进而减小写入帧和保持帧的亮度差异，改善写入帧和保持帧亮度差较大的问题，实现改善闪烁、提高显示质量的效果。

可选的，在写入帧，第一节点N1在初始发光时刻的电压为V1，在保持帧，第一节点N1在初始发光时刻的电压为V2；(V1-V2)*(Vref2-Vref1)＞0。

具体的，由V1变为灰阶电压所需的时间为t1，由V2变为灰阶电压所需的时间为t2；由Vref1变为灰阶电压所需的时间为t3，由Vref2变为灰阶电压所需的时间为t4。当V1＞V2时，t1＜t2，通过设置Vref1＜Vref2，可使t3＞t4，最终使得t1+t3与t2+t4相同或相近。当V1＜V2时，t1＞t2，通过设置Vref1 ＞Vref2，可使t3＜t4，最终使得t1+t3与t2+t4相同或相近。

需要说明的是，在(V1-V2)*(Vref2-Vref1)＞0的基础上，第一初始电压信号Vref1和第二初始化电压信号Vref2的具体值本领域技术人员可根据实际情况设置，此处不作限定。

在上述技术方案的基础上，具体的，选通电路10的设置位置有多种，下面就典型示例进行说明，但并非对本申请的限定。

继续参见图1，可选的，显示面板包括显示区AA和围绕显示区AA的非显示区DA，选通电路10位于非显示区DA。如此，显示区AA不必为选通电路 10预留空间，确保子像素的开口率较大。需要说明的是，选通电路10在非显示区DA的具体位置，本领域技术人员可根据实际情况设置，此处不作限定。

继续参见图1，可选的，显示面板包括多个像素驱动电路20以及一个选通电路10；各像素驱动电路20的初始化信号端Vref均与选通电路10电连接。如此，非显示区DA需要为选通电路10预留的空间较小，有利于减小非显示区的面积，实现高屏占比。

图4是本发明实施例提供的另一种显示面板的结构示意图。参见图4，可选的，显示面板包括多个像素驱动电路20以及多个选通电路10，多个像素驱动电路20可划分为多个像素驱动电路组PZ，每个像素驱动电路组PZ中包括至少两个像素驱动电路20，每个像素驱动电路组PZ中的像素驱动电路20电连接同一选通电路10。如此，当某个或者某几个选通电路10由于持续输出一种初始化电压信号而失效时，其它选通电路10还可以继续工作，即通过设置每个像素驱动电路组PZ中的像素驱动电路20电连接同一选通电路10，可降低一个选通电路10失效时对显示效果的影响程度。

需要说明的是，像素驱动电路组PZ的划分，本领域技术人员可根据实际情况设置，此处不作限定。

图5是本发明实施例提供的又一种显示面板的结构示意图。图6是本发明实施例提供的再一种显示面板的结构示意图。参见图5和图6，可选的，显示面板包括多个像素驱动电路20以及多个选通电路10，多个像素驱动电路20呈阵列排布；每行像素驱动电路20的初始化信号端Vref与相同选通电路10电连接。

继续参见图5，可选的，每行像素驱动电路20的初始化信号端Vref与同一选通电路10电连接，即每行像素驱动电路20的初始化信号端Vref电连接于同一条初始化信号线VL，每条初始化信号线VL的一端连接一个选通电路10。如此，当每个选通电路10对应的选通信号不同时，可灵活设置每行像素驱动电路 20接收到的第一初始化电压信号Vref1和第二初始化电压信号Vref2的时序。并且，当某个或者某几个选通电路10由于持续输出一种初始化电压信号而失效时，其它选通电路10还可以继续工作，相比于现有技术，还能达到改善写入帧和保持帧存在亮度差异的问题。

继续参见图6，可选的，每行像素驱动电路20的初始化信号端Vref电连接于同一条初始化信号线VL，每条初始化信号线VL连接至少两个选通电路10，示例性的，每条初始化信号线VL的两端各连接一个选通电路10，如图6所示。如此，可减小初始化电压信号(第一初始化电压信号Vref1或者第二初始化电压信号Vref2)在初始化信号线VL上的压降，减小同一行中的各像素驱动电路 20接收到的初始化电压信号的差异，提高均一性，进而提高显示效果。

图7是本发明实施例提供的一种显示面板的结构示意图。参见图7，可选的，显示面板包括多个像素驱动电路20以及多个选通电路10，选通电路10与像素驱动电路20一一对应电连接。

继续参见图7，选通电路10位于显示区AA，每个选通电路10的输出端与一像素驱动电路20的初始化信号端Vref电连接，可选的，同一行选通电路10 可通过同一选通信号控制，如此，可简化对选通电路10的控制。

可以理解的是，当某个或者某几个选通电路10由于失效持续输出一种初始化电压信号时，其它选通电路10还可以继续工作，相比于现有技术，还能达到改善写入帧和保持帧存在亮度差异的问题。并且，每个选通电路10的失效仅影响一个像素驱动电路20，即一个选通电路10的失效对显示面板的显示效果影响较小，如此，有利于提高显示质量的稳定性以及延长显示面板的使用寿命。

需要说明的是，图1、图4和图7中仅示例性示出了多个像素驱动电路20 呈矩阵排列，但并非对本申请的限定，本领域技术人员可根据实际情况设置。

具体的，选通电路10的具体实现形式有多种，下面就典型示例进行说明，但并非对本申请的限定。

图8是本发明实施例提供的一种选通电路的结构示意图。参见图8，可选的，选通电路10包括第一输入端IN1、第二输入端IN2、第一选通支路110、第二选通支路120；第一输入端IN1用于接收第一初始化电压信号Vref1，第一选通支路110电连接于第一输入端IN1和初始化信号端Vref之间；第一选通支路110用于在选通信号的控制下向初始化信号端Vref提供第一初始化电压信号 Vref1；第二输入端IN2用于接收第二初始化电压信号Vref2，第二选通支路 120电连接于第二输入端IN2和初始化信号端Vref之间；第二选通支路120用于在选通信号的控制下向初始化信号端Vref提供第二初始化电压信号Vref2。

具体的，继续参见图8，选通电路10还包括选通信号输入端X，选通信号输入端X分别与第一选通支路110的控制端以及第二选通支路120的控制端电连接，选通信号输入端X用于从外部接收选通信号，第一选通支路110和第二选通支路120在同一选通信号的控制下分时导通，以向初始化信号端Vref分时输出第一初始化电压信号Vref1和第二初始化电压信号Vref2。需要说明的是，第一选通支路110和第二选通支路120的具体实现方式，本领域技术人员可根据实际情况设置，此处不作限定。

图9是本发明实施例提供的一种选通电路的电路元件图。参见图9，可选的，第一选通支路110包括第一晶体管M1，第二选通支路120包括第二晶体管 M2；第一晶体管M1为P型晶体管，第二晶体管M2为N型晶体管；或者，第一晶体管M1为N型晶体管，第二晶体管M2为P型晶体管(如图9所示)；第一晶体管M1和第二晶体管M2的控制端均接收选通信号。

具体的，第一晶体管M1的控制端和第二晶体管M2的控制端均与选通信号输入端X电连接。当第一晶体管M1为N型晶体管，第二晶体管M2为P型晶体管时，第一晶体管M1在选通信号为高电平时导通，第二晶体管M2在选通信号为低电平时导通；当第一晶体管M1为P型晶体管，第二晶体管M2为N 型晶体管时，第一晶体管M1在选通信号为低电平时导通，第二晶体管M2在选通信号为高电平时导通。

可以理解的是，通过设置选通电路10包括两个晶体管，使得选通电路10 的结构简单，有利于减小其所占空间，有利于实现窄边框或者高开口率。

图10是本发明实施例提供的另一种选通电路的电路元件图。参见图10，可选的，第一选通支路110包括第一晶体管M1，第二选通支路120包括第二晶体管M2和第一反相器R1；第一晶体管M1和第二晶体管M2的类型相同；第一晶体管M1和第二晶体管M2的控制端均接收选通信号。

具体的，第一晶体管M1的控制端和第二晶体管M2的控制端均与选通信号输入端X电连接。当第一晶体管M1和第二晶体管M2为N型晶体管(如图10所示)时，第一选通支路110在选通信号为高电平时导通，第二选通支路120 在选通信号为低电平时导通。当第一晶体管M1和第二晶体管M2为P型晶体管时，第一选通支路110在选通信号为低电平时导通，第二选通支路120在选通信号为高电平时导通。

可以理解的是，通过设置第一晶体管M1和第二晶体管M2的类型相同，可使两者采用相同的制备工序形成，有利于简化选通电路10的制备工序，进而提高制备效率以及降低成本。

具体的，像素驱动电路20的具体实现形式有多种，下面就典型示例进行说明，但并非对本申请的限定。

图11是本发明实施例提供的另一种像素驱动电路的结构框图。参见图11，可选的，像素驱动电路20包括第一电源信号端PVDD、用于接收第一扫描信号的第一扫描信号端S1、用于接收第二扫描信号的第二扫描信号端S1-n、用于接收第三扫描信号的第三扫描信号端S2-p、用于接收第四扫描信号的第四扫描信号端S2-n以及用于接收发光控制信号的发光控制信号端Emit。驱动模块DM包括存储单元280、驱动晶体管230、数据写入单元240、阈值补偿单元250、第二初始化单元260、以及第二发光控制单元270。

具体的，第二初始化单元260电连接于初始化信号端Vref和第二节点N2 之间；在写入帧，第二初始化单元260用于在第二扫描信号的控制下向第二节点N2提供第一初始化电压信号Vref1。

具体的，驱动晶体管230的控制端和存储单元280的第一端电连接于第二节点N2；存储单元280的第二端与第一电源信号端PVDD电连接；数据写入单元240电连接于数据信号端Vdata和驱动晶体管230的第一极之间；阈值补偿单元250电连接于驱动晶体管230的第二极与第二节点N2之间；在写入帧，数据写入单元240用于在第三扫描信号的控制下将数据电压信号提供至第二节点N2，阈值补偿单元250用于在第四扫描信号的控制下将驱动晶体管230的阈值电压补偿至第二节点N2。

具体的，第二发光控制单元270电连接于第一电源信号端PVDD和驱动晶体管230的第一极之间；在写入帧以及保持帧，第二发光控制单元270用于在发光控制信号的控制下将第一电源电压信号写入驱动晶体管230的第一极，驱动晶体管230用于根据数据电压信号生成驱动电流，第一发光控制单元220用于在发光控制信号的控制下将驱动电流流入发光元件30。

示例性的，图12是本发明实施例提供的一种像素驱动电路的电路元件图。参见图12，第一初始化单元210包括第三晶体管M3，第三晶体管M3的第一极与初始化信号端Vref电连接，第三晶体管M3的第二极与发光元件30的阳极电连接，第三晶体管M3的控制端与第一扫描信号端S1电连接。第一发光控制单元220包括第四晶体管M4，第四晶体管M4的第一极与驱动晶体管230的第二极电连接，第四晶体管M4的第二极与发光元件30的阳极电连接，第四晶体管M4的控制端与发光控制信号端Emit电连接。数据写入单元240包括第五晶体管M5，第五晶体管M5的第一极与数据信号端Vdata电连接，第五晶体管 M5的第二极与驱动晶体管230的第一极电连接，第五晶体管M5的控制端与第三扫描信号端S2-p电连接。阈值补偿模块包括第六晶体管M6，第六晶体管M6 的第一极与驱动晶体管230的控制端电连接，第六晶体管M6的第二极与驱动晶体管230的第二极电连接，第六晶体管M6的控制端与第四扫描信号端S2-n 电连接。第二初始化单元260包括第七晶体管M7，第七晶体管M7的第一极与初始化信号端Vref电连接，第七晶体管M7的第二极与驱动晶体管230的控制端电连接，第七晶体管M7的控制端与第二扫描信号端S1-n电连接。第二发光控制单元270包括第八晶体管M8，第八晶体管M8的第一极与第一电源信号端 PVDD电连接，第八晶体管M8的第二极与驱动晶体管230的第一极电连接，第八晶体管M8的控制端与发光控制信号端Emit电连接。存储单元280包括电容，电容的第一端与第一电源信号端PVDD电连接，电容的第二端与驱动晶体管230的控制端电连接。

可选的，阈值补偿单元250以及第二初始化单元260中的晶体管为半导体氧化物晶体管。示例性的，阈值补偿单元250以及第二初始化单元260中的晶体管为铟镓锌氧化物晶体管。示例性的，参见图12，第六晶体管M6和第七晶体管M7为铟镓锌氧化物晶体管。

可以理解的是，半导体氧化物晶体管的漏电流相对较小，有利于稳定第二节点N2的电压，进而稳定驱动晶体管230生成的驱动电流，有利于提高发光元件30发光亮度的均一性。

图13是本发明实施例提供的另一种显示面板的结构示意图。参见图13，显示面板包括N行像素驱动电路20、第一栅极驱动电路51、第二栅极驱动电路52以及发光控制电路(图13中未示出)。第一栅极驱动电路51包括N+1 级(第0级至第N级)级联的第一栅极驱动单元，本级第一栅极驱动单元的输入端与上一级第一栅极驱动单元的输出端电连接，第二栅极驱动电路包括N级 (第1级至第N级)级联的第二栅极驱动单元，本级第二栅极驱动单元的输入端与上一级第二栅极驱动单元的输出端电连接，发光控制电路包括N级(第1 级至第N级)级联的发光控制单元，本级发光控制单元的输入端与上一级发光控制单元的输出端电连接，其中，N为大于等于2的整数。

继续参见图11-图13，具体的，像素驱动电路20中的第一扫描信号端S1 与显示面板中的何种电路连接，此处先不作表述，后文将进行详细描述；第i 行像素驱动电路20的第二扫描信号端S1-n与第i-1级第一栅极驱动电路的输出端连接；第i行像素驱动电路20的第三扫描信号端S2-p与第i级第二栅极驱动单元的输出端连接；第i行像素驱动电路20的第四扫描信号端S2-n与第i级第一栅极驱动单元的输出端连接；第i行像素驱动电路20的发光控制信号端Emit 与第i级发光控制单元的输出端连接，其中，i为整数，且1≤i≤N。

可以理解的是，通过上述设置，使得一个第一栅极驱动电路既可以输出第二扫描信号，又可以输出第四扫描信号，相比于第二扫描信号和第四扫描信号分别由不同的两个栅极驱动电路产生，上述设置可减少栅极驱动电路的数量，有利于降低成本以及提高屏占比。

需要说明的是，为作图方便图13中未示出选通电路10，但本领域技术人员可知的是，图13所示的显示面板中实际上是存在选通电路10的，关于选通电路10的具体设置方式请见前文，此处不再赘述。

具体的，选通信号的具体实现形式有多种，示例性的，选通信号可由驱动 IC40直接提供、由选通信号产生电路(设置在显示面板的非显示区DA)提供、或者与像素驱动电路20中的其它控制信号复用，可以理解的是，当选通信号与其它控制信号复用时，可减少对驱动IC40管脚资源的占用以及省去用于生成某些控制信号的电路，如此，可降低显示面板的设计难度。

关于选通信号可与像素驱动电路20中的何种信号复用，下面就典型示例进行说明，但并非对本申请的限定。

继续参见图5-图7以及图11，可选的，显示面板包括多个像素驱动电路20 以及多个选通电路10，选通电路10与像素驱动电路20一一对应电连接；或者，显示面板包括多个像素驱动电路20以及多个选通电路10，多个像素驱动电路 20呈阵列排布；每行像素驱动电路20的初始化信号端Vref与同一选通电路10 电连接；选通电路10的选通信号复用为与其电连接的像素驱动电路20的第二扫描信号、第三扫描信号或第四扫描信号。

图14是本发明实施例提供的一种显示面板的驱动时序图。参见图14，当选通信号复用为第二扫描信号时，在写入帧第一扫描信号的有效脉冲对应的时间段落在第二扫描信号的有效脉冲对应的时间段内，优选的，在写入帧第一扫描信号的有效脉冲对应的时间与第二扫描信号的有效脉冲对应的时间段重合 (如图14所示)。相应的，显示面板的驱动方法如下：写入帧和保持帧包括初始化阶段T1、数据写入阶段T2以及发光阶段T3；在写入帧的初始化阶段T1，选通电路10的第一选通支路110导通，第二选通支路120截止，选通电路10 向初始化信号端Vref输出第一初始化电压信号Vref1，在写入帧的数据写入阶段T2、发光阶段T3以及整个保持帧，选通电路10的第二选通支路120导通，第一选通支路110截止，选通电路10向初始化信号端Vref输出第二初始化电压信号Vref2。

在图14所示的驱动时序下，像素驱动电路20的工作过程如下：在写入帧的初始化阶段T1，第一初始化单元210和第二初始化单元260导通，第一初始化单元210向发光元件30的阳极提供第一初始化电压信号Vref1，第二初始化单元260向第二节点N2提供第一初始化电压信号Vref1。在写入帧的数据写入阶段T2，数据写入单元240以及阈值补偿单元250均导通，数据信号端Vdata 的数据电压信号依次通过数据写入单元240、驱动晶体管230和阈值补偿单元 250写入第二节点N2，使得驱动晶体管230的栅极(即驱动晶体管230的控制端)电压逐渐升高，直至驱动晶体管230T的栅极电压与该驱动晶体管230的第一极的电压差等于驱动晶体管230的阈值电压时，驱动晶体管230截止。在写入帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230产生的驱动电流流入发光元件30，发光元件30响应该驱动电流而发光。在保持帧的初始化阶段T1，第一初始化单元210导通，第一初始化单元210向发光元件30的阳极提供第二初始化电压信号Vref2。在保持帧的数据写入阶段T2，无动作。在保持帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230产生的驱动电流流入发光元件30，发光元件30响应该驱动电流而发光。

图15是本发明实施例提供的另一种显示面板的驱动时序图。参见图15，当选通信号复用为第三扫描信号时，在写入帧，第一扫描信号的有效脉冲对应的时间段落在第三扫描信号的有效脉冲对应的时间段内，优选的，在写入帧第一扫描信号的有效脉冲对应的时间与第三扫描信号的有效脉冲对应的时间段重合(如图15所示)。相应的，显示面板的驱动方法如下：写入帧和保持帧包括初始化阶段T1、数据写入阶段T2以及发光阶段T3；在写入帧的数据写入阶段 T2，选通电路10的第一选通支路110导通，第二选通支路120截止，选通电路 10向初始化信号端Vref输出第一初始化电压信号Vref1，在写入帧的初始化阶段T1、发光阶段T3以及整个保持帧，选通电路10的第二选通支路120导通，第一选通支路110截止，选通电路10向初始化信号端Vref输出第二初始化电压信号Vref2。

图16是本发明实施例提供的又一种显示面板的驱动时序图。参见图16，当选通信号复用为第四扫描信号时，在写入帧，第一扫描信号的有效脉冲对应的时间段落在第四扫描信号的有效脉冲对应的时间段内，优选的，在写入帧第一扫描信号的有效脉冲对应的时间与第四扫描信号的有效脉冲对应的时间段重合(如图16所示)。相应的，显示面板的驱动方法如下：写入帧和保持帧包括初始化阶段T1、数据写入阶段T2以及发光阶段T3；在写入帧的数据写入阶段 T2，选通电路10的第一选通支路110导通，第二选通支路120截止，选通电路 10向初始化信号端Vref输出第一初始化电压信号Vref1，在写入帧的初始化阶段T1、发光阶段T3以及保持帧，选通电路10的第二选通支路120导通，第一选通支路110截止，选通电路10向初始化信号端Vref输出第二初始化电压信号Vref2。

在图15和图16所示的驱动时序下，像素驱动电路20的工作过程如下：在写入帧的初始化阶段T1，第二初始化单元260导通，第二初始化单元260向第二节点N2提供第一初始化电压信号Vref1。在写入帧的数据写入阶段T2，第一初始化单元210导通，第一初始化单元210向发光元件30的阳极提供第一初始化电压信号Vref1，同时，数据写入单元240以及阈值补偿单元250均导通，数据信号端Vdata的数据电压信号依次通过数据写入单元240、驱动晶体管230 和阈值补偿单元250写入第二节点N2，使得驱动晶体管230的栅极(即驱动晶体管230的控制端)电压逐渐升高，直至驱动晶体管230T的栅极电压与该驱动晶体管230的第一极的电压差等于驱动晶体管230的阈值电压时，驱动晶体管 230截止。在写入帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230产生的驱动电流流入发光元件30，发光元件30 响应该驱动电流而发光。在保持帧的初始化阶段T1，无动作。在保持帧的数据写入阶段T2，第一初始化单元210导通，第一初始化单元210向发光元件30 的阳极提供第二初始化电压信号Vref2。在保持帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230产生的驱动电流流入发光元件30，发光元件30响应该驱动电流而发光。

需要说明的是，图14和图16示例性示出的时序对应于第四晶体管M4、第五晶体管M5、第八晶体管M8、驱动晶体管230为P型晶体管，第三晶体管 M3、第六晶体管M6、第七晶体管M7为N型晶体管；同时，第一晶体管M1 为N型晶体管，第二晶体管M2为P型晶体管，或者第一晶体管M1和第二晶体管M2均为N型晶体管的情况。图15示例性示出的时序对应于第四晶体管 M4、第五晶体管M5、第八晶体管M8、驱动晶体管230为P型晶体管，第三晶体管M3、第六晶体管M6、第七晶体管M7为N型晶体管；同时，第一晶体管M1为P型晶体管，第二晶体管M2为N型晶体管，或者第一晶体管M1和第二晶体管M2均为P型晶体管的情况。但并非对本申请的限定，一般P型晶体管在低电平的控制下导通，在高电平信号的控制下截止；N型晶体管在高电平的控制下导通，在低电平信号的控制下截止，在一些可选实施例中，像素驱动电路20中的晶体管可均为N型晶体管，或者均为P型晶体管，部分为N型晶体管部分为P型晶体管。本发明实施例对像素驱动电路20以及选通电路10 中各晶体管的类型不做具体限定。

具体的，第一扫描信号的具体实现形式有多种，示例性的，第一扫描信号可由驱动IC40直接提供、由第一扫描信号产生电路(设置在显示面板的非显示区DA)提供、或者与像素驱动电路20中的其它控制信号复用，可以理解的是，当第一扫描信号与其它控制信号复用时，可减少对驱动IC40管脚资源的占用以及省去用于生成某些控制信号的电路，如此，可降低显示面板的设计难度。

关于第一扫描信号可与像素驱动电路20中的何种信号复用，下面就典型示例进行说明，但并非对本申请的限定。

图17是本发明实施例提供的另一种像素驱动电路的电路元件图。图18是本发明实施例提供的又一种像素驱动电路的电路元件图。参见图18，可选的，第一初始化单元210中的晶体管为N型晶体管，第一发光控制单元220中的晶体管为P型晶体管(如图17所示)；或者，第一初始化单元210中的晶体管为 P型晶体管，第一发光控制单元220中的晶体管为N型晶体管(如图18所示)；发光控制信号复用为第一扫描信号。

具体的，参见图17，第三晶体管M3为N型晶体管，第四晶体管M4为P 型晶体管，同时第八晶体管M8为P型晶体管；或者，参见图18，第三晶体管 M3为P型晶体管，第四晶体管M4为N型晶体管，同时第八晶体管M8为N 型晶体管。

图19是本发明实施例提供的再一种显示面板的驱动时序图。图20是本发明实施例提供的一种显示面板的驱动时序图。其中，图19所示的驱动时序对应于包含图17所示的像素驱动电路20的显示面板，图20所示的驱动时序对应于包含图18所示的像素驱动电路20的显示面板。参见图19和图20，发光控制信号的无效脉冲对应的时间段落在选通信号的有效脉冲对应的时间段内，且选通信号的有效脉冲对应的时间段不超过整个写入帧对应的时间段。可选的，发光控制信号的无效脉冲对应的时间段与选通信号的有效脉冲对应的时间段重合，如图19和图20所示。

在图19和图20所示的驱动时序下，像素驱动电路20的工作过程如下：在写入帧的初始化阶段T1，第一初始化单元210和第二初始化单元260导通，第一初始化单元210向发光元件30的阳极提供第一初始化电压信号Vref1，第二初始化单元260向第二节点N2提供第一初始化电压信号Vref1。在写入帧的数据写入阶段T2，第一初始化单元210导通，第一初始化单元210向发光元件30 的阳极提供第一初始化电压信号Vref1，同时，数据写入单元240以及阈值补偿单元250均导通，数据信号端Vdata的数据电压信号依次通过数据写入单元240、驱动晶体管230和阈值补偿单元250写入第二节点N2(具体过程见前文)。在写入帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230产生的驱动电流流入发光元件30，发光元件30响应该驱动电流而发光。在保持帧的初始化阶段T1和数据写入阶段T2，第一初始化单元210 导通，第一初始化单元210向发光元件30的阳极提供第二初始化电压信号Vref2。在保持帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230产生的驱动电流流入发光元件30，发光元件30响应该驱动电流而发光。

需要说明的是，图19和图20示例性示出的时序对应于第五晶体管M5、驱动晶体管230为P型晶体管，第六晶体管M6、第七晶体管M7为N型晶体管；同时，第一晶体管M1为N型晶体管，第二晶体管M2为P型晶体管，或者第一晶体管M1和第二晶体管M2均为P型晶体管的情况。但并非对本申请的限定，本发明实施例对像素驱动电路20中第五晶体管M5、驱动晶体管230、第六晶体管M6、第七晶体管M7以及选通电路10中各晶体管的类型不做具体限定。

继续参见图12，可选的，数据写入单元240和第一初始化单元210中的晶体管的类型相同；第一扫描信号复用为第三扫描信号。

具体的，第五晶体管M5和第三晶体管M3的类型相同，可以均为P型晶体管(如图12所示)，也可以均为N型晶体管，此处不作限定。

图21是本发明实施例提供的另一种显示面板的驱动时序图。图22是本发明实施例提供的又一种显示面板的驱动时序图。参见图21-图22，第三扫描信号的有效脉冲对应的时间段落在选通信号的有效脉冲对应的时间段内，且选通信号的有效脉冲对应的时间段不超过整个写入帧对应的时间段。可选的，选通信号复用为第三扫描信号，如图22所示。

在图21和图22所示的驱动时序下，像素驱动电路20的工作过程如下：在写入帧的初始化阶段T1，第二初始化单元260导通，第二初始化单元260向第二节点N2提供第一初始化电压信号Vref1。在写入帧的数据写入阶段T2，第一初始化单元210导通，第一初始化单元210向发光元件30的阳极提供第一初始化电压信号Vref1，同时，数据写入单元240以及阈值补偿单元250均导通，数据信号端Vdata的数据电压信号依次通过数据写入单元240、驱动晶体管230 和阈值补偿单元250写入第二节点N2。在写入帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230产生的驱动电流流入发光元件30，发光元件30响应该驱动电流而发光。在保持帧的初始化阶段 T1，无动作。在保持帧的数据写入阶段T2，第一初始化单元210和数据写入单元240导通，第一初始化单元210向发光元件30的阳极提供第二初始化电压信号Vref2，数据写入单元240连接处于浮空状态的数据电压信号端和驱动晶体管 230的第一极之间。在保持帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230产生的驱动电流流入发光元件30，发光元件30响应该驱动电流而发光。

可选的，在保持帧，数据写入单元240在第三扫描信号的控制下将数据信号端Vdata提供的固定电压信号传输至驱动晶体管230的第一极；其中，固定电压信号的电压值等于第一电源电压信号的电压值。

可以理解的是，在写入帧的数据写入阶段T2的结束时刻，驱动晶体管230 的第一极的电压为数据电压信号对应的电压值，称之为vdata，则在发光阶段 T3的初始时刻，驱动晶体管230的第一极的电压由确定的电压值vdata变为第一电源信号端PVDD的电压值，称之为pvdd。当第一扫描信号复用为第三扫描信号时，在保持帧的数据写入阶段T2，数据写入单元240也会导通，在数据信号端Vdata提供固定电压信号，可使在数据写入阶段T2的结束时刻驱动晶体管 230的第一极的电压值为确定值，例如pvdd，也可以是在时间上距离该保持帧最近的写入帧写入的数据电压信号对应的电压值。如此，无论在写入帧还是保持帧，在发光阶段T3的初始时刻，驱动晶体管230的电压值都是由固定电位到 pvdd，避免了驱动晶体管230第一极出现浮空，避免在发光阶段T3驱动晶体管 230第一极电位不稳定，比较可控，可降低显示不稳定的风险。

图23是本发明实施例提供的又一种像素驱动电路的结构框图。图24是本发明实施例提供的再一种像素驱动电路的电路元件图。参见图23和图24，可选的，像素驱动电路20还包括第一开关单元290，第一开关单元290电连接于数据写入单元240和第一电源信号端PVDD之间；在保持帧，第一开关单元290 用于将第一电源电压信号传输至数据写入单元240，以使数据写入单元240在第三扫描信号的控制下向驱动晶体管230的第一极提供第一电源电压信号。

具体的，像素驱动电路20还包括用于接收第六扫描信号的第六扫描信号端 S6，第一开关单元290的控制端与第六扫描信号端S6连接。在写入帧，第一开关单元290用于在第六扫描信号的控制下截止，在保持帧，第一开关单元290 用于在第六扫描信号的控制下至少在数据写入阶段T2导通，以使第一电源电压信号依次通过第一开关单元290和数据写入阶段T2写入驱动晶体管230的第一极。具体的，第一开关单元290包括第九晶体管M9，第九晶体管M9的第一极与第一电源信号端PVDD电连接，第九晶体管M9的第二极与第一电源信号端PVDD电连接，第九晶体管M9的控制端与第六扫描信号端S6电连接。

图25是本发明实施例提供的再一种显示面板的驱动时序图。在图25所示的驱动时序下，像素驱动电路20的工作过程如下：在写入帧的初始化阶段T1，第二初始化单元260导通，第二初始化单元260向第二节点N2提供第一初始化电压信号Vref1。在写入帧的数据写入阶段T2，第一初始化单元210导通，第一初始化单元210向发光元件30的阳极提供第一初始化电压信号Vref1，同时，数据写入单元240以及阈值补偿单元250均导通，数据信号端Vdata的数据电压信号依次通过数据写入单元240、驱动晶体管230和阈值补偿单元250 写入第二节点N2。在写入帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230产生的驱动电流流入发光元件30，发光元件30响应该驱动电流而发光。在保持帧的初始化阶段T1，无动作。在保持帧的数据写入阶段T2，第一初始化单元210导通，第一初始化单元210向发光元件30的阳极提供第二初始化电压信号Vref2，同时，数据写入单元240和第一开关单元290导通，第一电源电压信号依次通过数据写入单元240和第一开关单元290写入驱动晶体管230的第一极。在保持帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230产生的驱动电流流入发光元件30，发光元件30响应该驱动电流而发光。

需要说明的是，图21、图22以及图25示例性示出的时序对应于第三晶体管M3、第四晶体管M4、第五晶体管M5、第八晶体管M8、第九晶体管M9、驱动晶体管230为P型晶体管，第六晶体管M6、第七晶体管M7为N型晶体管；同时，第一晶体管M1为N型晶体管，第二晶体管M2为P型晶体管，或者第一晶体管M1和第二晶体管M2均为N型晶体管的情况。但并非对本申请的限定，本发明实施例对像素驱动电路20以及选通电路10中各晶体管的类型不做具体限定。

图26是本发明实施例提供的一种再一种像素驱动电路的结构框图。图27 是本发明实施例提供的一种像素驱动电路的电路元件图。图28是本发明实施例提供的另一种像素驱动电路的电路元件图。图29是本发明实施例提供的又一种像素驱动电路的电路元件图。参见图26-图29，可选的，阈值补偿单元250中的晶体管与第一初始化单元210中的晶体管类型相同；第一扫描信号复用为第四扫描信号；像素驱动电路20还包括至少一个第二开关单元291，第二开关单元291电连接于阈值补偿单元250的第一端和第二节点N2之间，和/或，第二开关单元291电连接于阈值补偿单元250的第二端和驱动晶体管230的第二极之间；在保持帧，第二开关单元291用于在第五扫描信号的控制下阻止驱动晶体管230的第二极和第二节点N2导通。

具体的，像素驱动电路20还包括用于接收第五扫描信号的第五扫描信号端 S5，第二开关单元291的控制端与第五扫描信号端S5连接。在写入帧的数据写入阶段T2，第二开关单元291用于在第五扫描信号的控制下导通，在保持帧，第二开关单元291用于在第五扫描信号的控制下至少在数据写入阶段T2截止。具体的，第二开关单元291包括第十晶体管M10，当第二开关单元291电连接于阈值补偿单元250的第一端和第二节点N2之间时，第十晶体管M10的第一极与第二节点N2电连接，第十晶体管M10的第二极与阈值补偿单元250的第一端电连接，第十晶体管M10的控制端与第五扫描信号端S5电连接，如图28 和图29所示；当第二开关单元291电连接于阈值补偿单元250的第二端和驱动晶体管230的第二极之间时，第十晶体管M10的第一极与阈值补偿单元250的第二端电连接，第十晶体管M10的第二极与驱动晶体管230的第二极电连接，第十晶体管M10的控制端与第五扫描信号端S5电连接，如图27和图29所示。

图30是本发明实施例提供的一种显示面板的驱动时序图。参见图30，第四扫描信号的有效脉冲对应的时间段落在选通信号的有效脉冲对应的时间段内，且选通信号的有效脉冲对应的时间段不超过整个写入帧对应的时间段。

继续参见图27-图29，可选的，阈值补偿单元250中的晶体管为N型晶体管，数据写入单元240中的晶体管为P型晶体管，或者，阈值补偿单元250中的晶体管为P型晶体管，数据写入单元240中的晶体管为N型晶体管；第二开关单元291中的晶体管与数据写入单元240中的晶体管类型相同；第三扫描信号复用为第五扫描信号。如此，可省去用于生成第五扫描信号的电路，如此，可降低显示面板的设计难度。

具体的，第六晶体管M6为N型晶体管，第十晶体管M10和第五晶体管 M5为P型晶体管，如图27所示；或者，第六晶体管M6为P型晶体管，第十晶体管M10和第五晶体管M5为N型晶体管，如图28和图29所示。

图31是本发明实施例提供的另一种显示面板的驱动时序图。图32是本发明实施例提供的又一种显示面板的驱动时序图。其中，图30和图31所示的驱动时序图对应于显示面板包括图27所示的像素驱动电路20，图32所示的驱动时序图对应于显示面板包括图28和图29所示的像素驱动电路20。

在图30-图32所示的驱动时序下，像素驱动电路20的工作过程如下：在写入帧的初始化阶段T1，第二初始化单元260导通，第二初始化单元260向第二节点N2提供第一初始化电压信号Vref1。在写入帧的数据写入阶段T2，第一初始化单元210导通，第一初始化单元210向发光元件30的阳极提供第一初始化电压信号Vref1，同时，数据写入单元240、第二开关单元291以及阈值补偿单元250均导通，数据信号端Vdata的数据电压信号通过数据写入单元240、驱动晶体管230、第二开关单元291和阈值补偿单元250写入第二节点N2。在写入帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230产生的驱动电流流入发光元件30，发光元件30响应该驱动电流而发光。在保持帧的初始化阶段T1，无动作。在保持帧的数据写入阶段T2，第一初始化单元210导通，第一初始化单元210向发光元件30的阳极提供第二初始化电压信号Vref2，同时，阈值补偿单元250导通，第二开关单元291截止，驱动晶体管230的第二极和第二节点N2之间保持断开状态。在保持帧的发光阶段T3，第一发光控制单元220和第二发光控制单元270导通，驱动晶体管230 产生的驱动电流流入发光元件30，发光元件30响应该驱动电流而发光。

可选的，阈值补偿单元250和第二开关单元291中的晶体管中，与第二节点N2直接连接的晶体管为铟镓锌氧化物晶体管。

具体的，当像素驱动电路包括一个第二开关单元291，且第二开关单元291 电连接于阈值补偿单元250的第二端和驱动晶体管230的第二极之间时，第十晶体管M10可以为低温多晶硅晶体管，第六晶体管M6可以为铟镓锌氧化物晶体管，如图26所示。当像素驱动电路包括一个第二开关单元291，且第二开关单元291电连接于阈值补偿单元250的第一端和第二节点N2之间时，第十晶体管M10可以为铟镓锌氧化物晶体管，第六晶体管M6可以为低温多晶硅晶体管，如图28所示。当像素驱动电路包括多个第二开关单元291，且至少一个第二开关单元291电连接于阈值补偿单元250的第一端和第二节点N2之间时，第十晶体管M10可以为铟镓锌氧化物晶体管，第六晶体管M6可以为低温多晶硅晶体管，如图29所示。

可以理解的是，铟镓锌氧化物是半导体氧化物的一种，铟镓锌氧化物晶体管的漏电流相对较小，有利于稳定第二节点N2的电压，进而稳定驱动晶体管 230生成的驱动电流，有利于提高发光元件30发光亮度的均一性。

需要说明的是，图30和图31示例性示出的时序对应于第四晶体管M4、第五晶体管M5、第八晶体管M8、第十晶体管M10、驱动晶体管230为P型晶体管，第三晶体管M3、第六晶体管M6、第七晶体管M7为N型晶体管；同时，第一晶体管M1为P型晶体管，第二晶体管M2为N型晶体管，或者第一晶体管M1和第二晶体管M2均为P型晶体管的情况。图32示例性示出的时序对应于第三晶体管M3、第四晶体管M4、第六晶体管M6、第八晶体管M8、驱动晶体管230为P型晶体管，第五晶体管M5、第七晶体管M7、第十晶体管M10 为N型晶体管；同时，第一晶体管M1为N型晶体管，第二晶体管M2为P型晶体管，或者第一晶体管M1和第二晶体管M2均为N型晶体管。但并非对本申请的限定，本发明实施例对像素驱动电路20以及选通电路10中各晶体管的类型不做具体限定。

还需要说明的是，图14、图15、图16、图19、图20、图21、图22、图 25、图30、以及图31所示的驱动时序图是显示面板中一行像素驱动电路的驱动时序，其它行像素驱动电路的驱动时序与此类似，本领域技术人员可根据逐行扫描的思想适应性理解。

基于同上的发明构思，本发明实施例还提供了一种显示装置，该显示装置包括本发明任意实施所述的显示面板。因此该显示装置具备本发明实施例提供的显示面板的有益效果，相同之处可参照上文理解，下文中不再赘述。

示例性的，图33是本发明实施例提供的一种显示装置的结构示意图。如图 30所示，本发明实施例提供的显示装置200包括本发明实施例提供的显示面板 100。显示装置200例如可以为触摸显示屏、手机、平板计算机、笔记本电脑或电视机等任何具有显示功能的电子设备。

基于同上的发明构思，本发明实施例还提供了一种显示面板的驱动方法，适用于本发明任意实施例所述的的显示面板。图34是本发明实施例提供的一种显示面板的驱动方法的流程图。参见图34，该驱动方法具体包括：

S110、选通电路10在选通信号的控制下分时输出第一初始化电压信号 Vref1和第二初始化电压信号Vref2。

S120、在写入帧，第一初始化单元210在第一扫描信号的控制下向发光元件30的阳极提供第一初始化电压信号Vref1；在保持帧，第一初始化单元210 在第一扫描信号的控制下向发光元件30的阳极提供第二初始化电压信号Vref2。

S130、在所述写入帧以及所述保持帧，所述第一发光控制单元220在所述发光控制信号的控制下，控制所述驱动模块DM生成的驱动电流流入所述发光元件30。

在上述技术方案的基础上，可选的，在写入帧，第一节点N1在初始发光时刻的电压为V1，在保持帧，第一节点N1在初始发光时刻的电压为V2；(V1-V2) *(Vref2-Vref1)＞0。

可选的，继续参见图9-图10，选通电路10包括第一输入端IN1、第二输入端IN2、第一选通支路110、第二选通支路120；第一输入端IN1用于接收第一初始化电压信号Vref1，第一选通支路110电连接于第一输入端IN1和初始化信号端Vref之间；第二输入端IN2用于接收第二初始化电压信号Vref2，第二选通支路120电连接于第二输入端IN2和初始化信号端Vref之间；

S110具体包括：在写入帧，第一选通支路110在选通信号的控制下向初始化信号端Vref提供第一初始化电压信号Vref1；在保持帧，第二选通支路120 用于在选通信号的控制下向初始化信号端Vref提供第二初始化电压信号Vref2。

可选的，显示面板包括多个像素驱动电路20以及多个选通电路10，选通电路10与像素驱动电路20一一对应电连接，如图7所示；或者，显示面板包括多个像素驱动电路20以及多个选通电路10，多个像素驱动电路20呈阵列排布；每行像素驱动电路20的初始化信号端Vref与相同选通电路10电连接，如图5和图6所示；选通电路10的选通信号复用为与其电连接的像素驱动电路 20的第二扫描信号(如图14所示)、第三扫描信号(如图15所示)或第四扫描信号(如图16所示)。

可选的，继续参见图11和图12，像素驱动电路20包括第一电源信号端 PVDD；驱动模块DM包括存储单元280、驱动晶体管230、数据写入单元240、阈值补偿单元250、第二初始化单元260、以及第二发光控制单元270；第二初始化单元260电连接于初始化信号端Vref和第二节点N2之间；驱动晶体管230的控制端和存储单元280的第一端电连接于第二节点N2；存储单元280的第二端与第一电源信号端PVDD电连接；数据写入单元240电连接于数据信号端Vdata和驱动晶体管230的第一极之间；阈值补偿单元250电连接于驱动晶体管230的第二极与第二节点N2之间；第二发光控制单元270电连接于第一电源信号端PVDD和驱动晶体管230的第一极之间；

驱动方法还包括：

在写入帧，第二初始化单元在第二扫描信号的控制下向第二节点N2提供第一初始化电压信号Vref1；

在写入帧，数据写入单元在第三扫描信号的控制下将数据电压信号提供至第二节点N2，阈值补偿单元在第四扫描信号的控制下将驱动晶体管的阈值定压补偿至第二节点N2；

在写入帧以及保持帧，发光控制单元在发光控制信号的控制下将第一电源电压信号写入驱动晶体管的第一极。

可选的，第二扫描信号的有效脉冲对应的时间段落在第一扫描信号的有效脉冲对应的时间段内。可选的，第二扫描信号的有效脉冲对应的时间段与第一扫描信号的有效脉冲对应的时间段重合，如图14所示。如此，可确保在保持帧的初始化阶段，第二初始化单元即可以对发光元件的阳极进行复位，避免在保持帧的初始化阶段由于发光元件的阳极的电位处于浮空状态带来的发光元件有可能发光的现象，进而避免显示不均匀。

可选的，第一扫描信号的有效脉冲对应的时间段与发光控制信号的无效脉冲对应的时间段重合。如此，可确保在保持帧的初始化阶段以及数据写入阶段，第二初始化单元均可以对发光元件的阳极进行复位，即在保持帧的初始化阶段以及数据写入阶段，发光元件的阳极的电压为第二初始化电压信号对应的电压值，使得在保持帧的初始化阶段以及数据写入阶段发光元件确定不发光。

可选的，第一初始化单元210中的晶体管为N型晶体管，发光控制单元中的晶体管为P型晶体管，如图17所示；或者，第一初始化单元210中的晶体管为P型晶体管，发光控制单元中的晶体管为N型晶体管，如图18所示；发光控制信号复用为第一扫描信号，如图19和图20所示。

可选的，数据写入单元240和第二初始化单元260中的晶体管的类型相同；第一扫描信号复用为第三扫描信号，如图21和图22所示。

可选的，在保持帧，数据写入单元240在第三扫描信号的控制下将数据信号端Vdata提供的固定电压信号传输至驱动晶体管230的第一极；其中，固定电压信号的电压值等于第一电源电压信号的电压值。

可选的，继续参见图23，像素驱动电路还包括第一开关单元，第一开关单元电连接于数据写入单元和第一电源信号端之间；在保持帧，第一开关单元用于在第六扫描信号的控制下将第一电源电压信号传输至数据写入单元，以使数据写入单元在第三扫描信号的控制下向驱动晶体管的第一极提供第一电源电压信号。

可选的，继续参见图26-图32，阈值补偿单元250中的晶体管与第一初始化单元210中的晶体管类型相同；第一扫描信号复用为第四扫描信号；像素驱动电路20还包括至少一个第二开关单元291，第二开关单元291电连接于阈值补偿单元250的第一端和第二节点N2之间，和/或，第二开关单元291电连接于阈值补偿单元250的第二端和驱动晶体管230的第二极之间；在保持帧，第二开关单元291用于在第五扫描信号的控制下阻止驱动晶体管230的第二极和第二节点N2导通。

本发明实施例提供的显示面板的驱动方法具备本发明实施例提供的显示面板的有益效果，相同之处可参照上文理解，此处不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (20)

1.一种显示面板，其特征在于，包括选通电路、像素驱动电路以及发光元件；所述像素驱动电路包括初始化信号端、数据信号端、第一初始化单元、驱动模块和第一发光控制单元；

所述选通电路与所述初始化信号端电连接；所述选通电路用于在选通信号的控制下分时输出第一初始化电压信号Vref1和第二初始化电压信号Vref2；

所述第一初始化单元电连接于所述初始化信号端和所述发光元件的阳极之间；在写入帧，所述第一初始化单元用于在第一扫描信号的控制下向所述发光元件的阳极提供第一初始化电压信号Vref1；在保持帧，所述第一初始化单元用于在所述第一扫描信号的控制下向所述发光元件的阳极提供所述第二初始化电压信号Vref2；

所述驱动模块与所述第一发光控制单元的第一端电连接于第一节点，所述第一发光控制单元的第二端与所述发光元件的阳极电连接；在所述写入帧以及所述保持帧，所述第一发光控制单元用于在发光控制信号的控制下，控制所述驱动模块生成的驱动电流流入所述发光元件；

其中，所述第一扫描信号的有效脉冲对应的时间段落在所述发光控制信号的无效脉冲对应的时间段内；在所述写入帧，所述驱动模块接收所述数据信号端提供的数据电压信号，在所述保持帧，所述驱动模块不接收所述数据电压信号；

在所述写入帧，所述第一节点在初始发光时刻的电压为V1，在所述保持帧，所述第一节点在初始发光时刻的电压为V2；(V1-V2)*(Vref2-Vref1)＞0。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括多个所述像素驱动电路以及多个所述选通电路，所述选通电路与所述像素驱动电路一一对应电连接。

3.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括显示区和围绕所述显示区的非显示区，所述选通电路位于所述非显示区。

4.根据权利要求3所述的显示面板，其特征在于，所述显示面板包括多个所述像素驱动电路以及一个所述选通电路；各所述像素驱动电路的初始化信号端均与所述选通电路电连接。

5.根据权利要求3所述的显示面板，其特征在于，所述显示面板包括多个所述像素驱动电路以及多个所述选通电路，多个所述像素驱动电路呈阵列排布；

每行所述像素驱动电路的初始化信号端与相同所述选通电路电连接。

6.根据权利要求1所述的显示面板，其特征在于，所述选通电路包括第一输入端、第二输入端、第一选通支路、第二选通支路；

所述第一输入端用于接收所述第一初始化电压信号Vref1，所述第一选通支路电连接于所述第一输入端和所述初始化信号端之间；所述第一选通支路用于在所述选通信号的控制下向所述初始化信号端提供所述第一初始化电压信号Vref1；

所述第二输入端用于接收所述第二初始化电压信号Vref2，所述第二选通支路电连接于所述第二输入端和所述初始化信号端之间；所述第二选通支路用于在所述选通信号的控制下向所述初始化信号端提供所述第二初始化电压信号Vref2。

7.根据权利要求6所述的显示面板，其特征在于，所述第一选通支路包括第一晶体管，所述第二选通支路包括第二晶体管；

所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管；或者，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管；所述第一晶体管的控制端和所述第二晶体管的控制端均用于接收所述选通信号。

8.根据权利要求6所述的显示面板，其特征在于，所述第一选通支路包括第一晶体管，所述第二选通支路包括第二晶体管和第一反相器；

所述第一晶体管和所述第二晶体管的类型相同；所述第一晶体管的控制端和所述第二晶体管的控制端均用于接收所述选通信号。

9.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路包括第一电源信号端；所述驱动模块包括存储单元、驱动晶体管、数据写入单元、阈值补偿单元、第二初始化单元、以及第二发光控制单元；

所述第二初始化单元电连接于所述初始化信号端和第二节点之间；在所述写入帧，所述第二初始化单元用于在第二扫描信号的控制下向所述第二节点提供所述第一初始化电压信号Vref1；

所述驱动晶体管的控制端和所述存储单元的第一端电连接于所述第二节点；所述存储单元的第二端与所述第一电源信号端电连接；

所述数据写入单元电连接于所述数据信号端和所述驱动晶体管的第一极之间；所述阈值补偿单元电连接于所述驱动晶体管的第二极与所述第二节点之间；在所述写入帧，所述数据写入单元用于在第三扫描信号的控制下将所述数据电压信号提供至所述第二节点，所述阈值补偿单元用于在第四扫描信号的控制下将所述驱动晶体管的阈值电压补偿至所述第二节点；

所述第二发光控制单元电连接于所述第一电源信号端和所述驱动晶体管的第一极之间；在所述写入帧以及所述保持帧，所述第二发光控制单元用于在所述发光控制信号的控制下将第一电源电压信号写入所述驱动晶体管的第一极。

10.根据权利要求9所述的显示面板，其特征在于，

所述显示面板包括多个所述像素驱动电路以及多个所述选通电路，所述选通电路与所述像素驱动电路一一对应电连接；

或者，所述显示面板包括多个所述像素驱动电路以及多个所述选通电路，多个所述像素驱动电路呈阵列排布；每行所述像素驱动电路的初始化信号端与同一所述选通电路电连接；

所述选通电路的所述选通信号复用为与其电连接的所述像素驱动电路的第二扫描信号、第三扫描信号或第四扫描信号。

11.根据权利要求1所述的显示面板，其特征在于，所述第一初始化单元中的晶体管为N型晶体管，所述第一发光控制单元中的晶体管为P型晶体管；或者，所述第一初始化单元中的晶体管为P型晶体管，所述第一发光控制单元中的晶体管为N型晶体管；

所述发光控制信号复用为所述第一扫描信号。

12.根据权利要求9所述的显示面板，其特征在于，所述数据写入单元和所述第一初始化单元中的晶体管的类型相同；所述第一扫描信号复用为所述第三扫描信号。

13.根据权利要求12所述的显示面板，其特征在于，在所述保持帧，所述数据写入单元在所述第三扫描信号的控制下将所述数据信号端提供的固定电压信号传输至所述驱动晶体管的第一极；

其中，所述固定电压信号的电压值等于所述第一电源电压信号的电压值。

14.根据权利要求12所述的显示面板，其特征在于，所述像素驱动电路还包括第一开关单元，所述第一开关单元电连接于所述数据写入单元和所述第一电源信号端之间；

在所述保持帧，所述第一开关单元用于将所述第一电源电压信号传输至所述数据写入单元，以使所述数据写入单元在所述第三扫描信号的控制下向所述驱动晶体管的第一极提供所述第一电源电压信号。

15.根据权利要求9所述的显示面板，其特征在于，所述阈值补偿单元中的晶体管与所述第一初始化单元中的晶体管类型相同；所述第一扫描信号复用为所述第四扫描信号；

所述像素驱动电路还包括至少一个第二开关单元，所述第二开关单元电连接于所述阈值补偿单元的第一端和所述第二节点之间，和/或，所述第二开关单元电连接于所述阈值补偿单元的第二端和所述驱动晶体管的第二极之间；

在保持帧，所述第二开关单元用于在第五扫描信号的控制下阻止所述驱动晶体管的第二极和所述第二节点导通。

16.根据权利要求15所述的显示面板，其特征在于，所述阈值补偿单元中的晶体管为N型晶体管，所述数据写入单元中的晶体管为P型晶体管，或者，所述阈值补偿单元中的晶体管为P型晶体管，所述数据写入单元中的晶体管为N型晶体管；

所述第二开关单元中的晶体管与所述数据写入单元中的晶体管类型相同；所述第三扫描信号复用为所述第五扫描信号。

17.根据权利要求15所述的显示面板，其特征在于，所述阈值补偿单元和所述第二开关单元中的晶体管中，与所述第二节点直接连接的晶体管为铟镓锌氧化物晶体管。

18.根据权利要求9所述的显示面板，其特征在于，所述阈值补偿单元以及所述第二初始化单元中的晶体管为半导体氧化物晶体管。

19.一种显示装置，其特征在于，所述显示装置包括权利要求1-18任一项所述的显示面板。

20.一种显示面板的驱动方法，其特征在于，适用于权利要求1所述的显示面板，所述驱动方法包括：

所述选通电路在选通信号的控制下分时输出第一初始化电压信号Vref1和第二初始化电压信号Vref2；

在写入帧，所述第一初始化单元在所述第一扫描信号的控制下向所述发光元件的阳极提供所述第一初始化电压信号Vref1；在保持帧，所述第一初始化单元在所述第一扫描信号的控制下向所述发光元件的阳极提供所述第二初始化电压信号Vref2；

在所述写入帧以及所述保持帧，所述第一发光控制单元在所述发光控制信号的控制下，控制所述驱动模块生成的驱动电流流入所述发光元件；

在所述写入帧，所述第一节点在初始发光时刻的电压为V1，在所述保持帧，所述第一节点在初始发光时刻的电压为V2；(V1-V2)*(Vref2-Vref1)＞0。

Images