CN116631325A - 一种显示面板及其驱动方法、显示装置 - Google Patents

Abstract

本发明公开了一种显示面板及其驱动方法、显示装置，显示面板的显示区包括阵列排布的多个像素电路；同一像素电路中，驱动模块包括驱动晶体管；复位模块与节点控制模块电连接于第一节点；节点控制模块与驱动模块中的驱动晶体管的栅极电连接于第二节点；在显示面板的显示模式为第一模式时，高频显示区中像素电路的复位模块的导通周期为T11，高频显示区中像素电路的节点控制模块的导通周期为T12；低频显示区中像素电路的复位模块的导通周期为T21，低频显示区中像素电路的节点控制模块的导通周期为T22；其中，T21>T11，和/或，T22>T12。上述技术方案，以使得显示面板实现部分区域高频显示以及部分区域低频显示的功能，扩大显示面板的应用范围。

Description

一种显示面板及其驱动方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板及其驱动方法、显示装置。

背景技术

随着的显示技术的发展，人们对显示面板的显示要求也越来越高，例如，显示面板在视频、游戏等动态画面显示时，需要显示画面的刷新频率较高以防止闪烁，而在网页文本浏览等静态显示画面下，需要显示画面的刷新频率较低以降低功耗。

有鉴于此，当显示面板的显示面同时具有动态画面和静态画面时，如何能够使得显示面板实现部分区域高频显示以及部分区域低频显示，以满足不同应用场合显示需求成为了亟需解决的技术问题。

发明内容

本发明提供一种显示面板及其驱动方法、显示装置，以使得显示面板实现部分区域高频显示以及部分区域低频显示的功能，并可以任意划分高频显示区和低频显示区的位置，以降低显示面板的功耗，从而扩大显示面板的应用范围。

第一方面，本发明实施例提供了一种显示面板，包括：显示区；所述显示区包括阵列排布的多个像素电路，所述像素电路包括驱动模块、复位模块、节点控制模块和发光元件；

同一所述像素电路中，所述驱动模块用于在发光阶段为所述发光元件提供驱动电流；所述驱动模块包括驱动晶体管；所述复位模块与所述节点控制模块电连接于第一节点；所述复位模块用于在复位阶段导通，以向所述第一节点提供复位信号；所述节点控制模块与所述驱动晶体管的栅极电连接于第二节点；所述节点控制模块用于在所述复位阶段和数据写入阶段导通，控制所述第一节点的信号传输至与所述第二节点；

在所述显示面板的显示模式为第一模式时，所述显示面板包括高频显示区和低频显示区；所述高频显示区中所述像素电路的所述复位模块的导通周期为T11，所述高频显示区中所述像素电路的所述节点控制模块的导通周期为T12；所述低频显示区中所述像素电路的所述复位模块的导通周期为T21，所述低频显示区中所述像素电路的所述节点控制模块的导通周期为T22；

其中，T21>T11，和/或，T22>T12。

第二方面，本发明实施例提供了一种显示面板的驱动方法，适用于第一方面所述的显示面板，所述显示面板的驱动方法包括：

获取所述显示面板的显示模式以及显示信号；

在确定所述显示面板的显示模式为第一显示模式时，根据所述显示信号确定所述显示面板的高频显示区和低频显示区；

其中，所述高频显示区中所述像素电路的所述复位模块的导通周期为T11，所述高频显示区中所述像素电路的所述节点控制模块的导通周期为T12；所述低频显示区中所述像素电路的所述复位模块的导通周期为T21，所述低频显示区中所述像素电路的所述节点控制模块的导通周期为T22；T21>T11，和/或，T22>T12。

第三方面，本发明实施例提供了一种显示装置，包括如第一方面所述的显示面板。

本发明提供的方案，通过设置显示区包括阵列排布的多个像素电路，同一像素电路中，复位模块与节点控制模块电连接于第一节点，使得复位模块在复位阶段导通以向第一节点提供复位信号；节点控制模块与驱动模块的驱动晶体管的栅极电连接于第二节点，使得节点控制模块在复位阶段和数据写入阶段导通，控制第一节点的信号传输至与第二节点，驱动模块在发光阶段根据第二节点的电位为发光元件提供驱动电流，实现显示面板的图像显示。在显示面板100的显示模式为第一模式时，显示面板包括高频显示区和低频显示区，可以理解的，高频显示区中像素电路的复位模块的导通周期和节点控制模块的导通周期均小于或等于高频显示区的一帧显示画面的时间，低频显示区中像素电路的复位模块的导通周期和节点控制模块的导通周期均小于或等于低频显示区的一帧显示画面的时间，由于高频显示区显示画面的刷新频率大于低频显示区显示画面的刷新频率，使得高频显示区中像素电路的复位模块的导通周期小于或等于低频显示区中像素电路的复位模块的导通周期，以及高频显示区中像素电路节点控制模块的导通周期小于或等于低频显示区中像素电路的节点控制模块的导通周期。如此，设置高频显示区中像素电路的复位模块的导通周期为T11，高频显示区中像素电路的节点控制模块的导通周期为T12；低频显示区中像素电路的复位模块的导通周期为T21，低频显示区中像素电路的节点控制模块的导通周期为T22，使得T21>T11，和/或，T22>T12，可使得显示面板实现部分区域高频显示以及部分区域低频显示的功能，并可以任意划分高频显示区和低频显示区的位置，以降低显示面板的功耗，从而扩大显示面板的应用范围。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本发明的一些具体的实施例，对于本领域的技术人员来说，可以根据本发明的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本发明的权利要求范围之内。

图1为本发明实施例提供的一种显示面板的结构示意图；

图2为本发明实施例提供的一种像素电路的结构示意图；

图3为本发明实施例提供的另一种显示面板的结构示意图；

图4为本发明实施例提供的一种显示面板的驱动时序图；

图5为本发明实施例提供的另一种显示面板的结构示意图；

图6为本发明实施例提供的另一种显示面板的驱动时序图；

图7为本发明实施例提供的又一种显示面板的局部结构示意图；

图8为本发明实施例提供的又一种显示面板的驱动时序图；

图9为本发明实施例提供的又一种显示面板的结构示意图；

图10为本发明实施例提供的一种第一像素电路的结构示意图；

图11为本发明实施例提供的一种第二像素电路的结构示意图；

图12为本发明实施例提供的又一种显示面板的驱动时序图；

图13为本发明实施例提供的又一种显示面板的驱动时序图；

图14为本发明实施例提供的另一种第一像素电路的结构示意图；

图15为本发明实施例提供的另一种第二像素电路的结构示意图；

图16为本发明实施例提供的又一种显示面板的结构示意图；

图17为本发明实施例提供的又一种第一像素电路的结构示意图；

图18为本发明实施例提供的又一种第二像素电路的结构示意图；

图19为本发明实施例提供的一种第二像素电路的驱动时序图；

图20为本发明实施例提供的又一种显示面板的驱动时序图；

图21为本发明实施例提供的又一种显示面板的结构示意图；

图22为本发明实施例提供的又一种第一像素电路的结构示意图；

图23为本发明实施例提供的又一种第二像素电路的结构示意图；

图24为本发明实施例提供的另一种第二像素电路的驱动时序图

图25为本发明实施例提供的一种移位寄存器的结构示意图；

图26为本发明实施例提供的一种移位寄存单元的结构示意图；

图27为本发明实施例提供的另一种移位寄存器的结构示意图；

图28为本发明实施例提供的一种移位寄存器的驱动时序图；

图29为本发明实施例提供的另一种移位寄存器的驱动时序图；

图30为本发明实施例提供的一种显示面板的驱动方法的流程图；

图31为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的一种显示面板的结构示意图，图2为本发明实施例提供的一种像素电路的结构示意图，如图1和图2所示，显示面板100包括：显示区AA；显示区AA包括阵列排布的多个像素电路10，像素电路10包括驱动模块11、复位模块12、节点控制模块13和发光元件14。

同一像素电路10中，驱动模块11用于在发光阶段为发光元件14提供驱动电流；驱动模块11包括驱动晶体管T1；复位模块12与节点控制模块13电连接于第一节点N1；复位模块12用于在复位阶段导通，以向第一节点N1提供复位信号；节点控制模块13与驱动晶体管T1的栅极电连接于第二节点N2；节点控制模块13用于在复位阶段和数据写入阶段导通，控制第一节点N1的信号传输至与第二节点N2。

在显示面板100的显示模式为第一模式时，显示面板100包括高频显示区AA1和低频显示区AA2；高频显示区AA1中像素电路10的复位模块12的导通周期为T11，高频显示区AA1中像素电路10的节点控制模块13的导通周期为T12；低频显示区AA2中像素电路10的复位模块12的导通周期为T21，低频显示区AA2中像素电路10的节点控制模块13的导通周期为T22；其中，T21>T11，和/或，T22>T12。

可以理解的是，像素电路10还可以包括数据写入模块15、阈值补偿模块16和发光控制模块17等结构，此处对此不做具体限定，可根据实际需求进行设置。

继续参考图2，发光元件14可以包括红色发光元件、绿色发光元件、蓝色发光元件、白色发光元件、黄色发光元件、青色发光元件、品红发光元件中的一种或多种，此处也不作限定。发光元件可以为发光二极管，发光二极管包括但不限于有机发光二极管(OLED)、次毫米发光二极管(Mini LED)或者微型发光二极管(Micro LED)等。

具体的，同一像素电路10中，驱动模块11的驱动晶体管T1可以是N沟晶体管，也可以是P沟道晶体管，此处不做具体限定。显示面板正常高频刷新显示时，像素电路10的一个完整的驱动周期包括复位阶段、数据写入阶段和发光阶段，在复位阶段，复位模块12和节点控制模块13均处于导通状态，复位信号通过导通的复位模块12和节点控制模块13写入到第二节点N2。在数据写入阶段，复位模块12断开，此时，复位信号不再写入第一节点N1，而节点控制模块13继续导通，数据信号可通过导通的节点控制模块13写入到第二节点N2，即写入到驱动晶体管T1的栅极。在发光阶段，驱动晶体管T1在第一固定电平信号PVDD和第二节点N2的电位的作用下，产生驱动电流，并提供给发光元件14，驱动发光元件14进行发光，从而实现显示面板100的图像显示。

继续参考图1，在显示面板100的显示模式为第一模式时，显示面板100的显示区AA可以划分为高频显示区AA1和低频显示区AA2，高频显示区AA1和低频显示区AA2的刷新频率不同，即高频显示区AA1的刷新频率大于低频显示区AA2的刷新频率，其中，较低刷新频率下低频显示区AA2的一帧画面持续时间大于较高刷新频率下高频显示区AA1的一帧画面的显示时间。位于高频显示区AA1内的像素电路10在每一帧显示画面都具有一个完整的驱动周期(即复位阶段、数据写入阶段和发光阶段)。而低频显示区AA2的显示画面可持续显示待机画面，无需对低频显示区AA2的显示画面持续刷新，使得低频显示区AA2可以具有较长的显示驱动周期，低频显示区AA2的一帧显示画面时间可以包括数据写入帧和至少一个保持帧，其中，数据写入帧可以包括一个像素电路10完整的驱动周期，一个保持帧的时长可与数据写入帧的时长相同，且在保持帧可以仅包括发光阶段，如此，可以使得低频显示区AA2会长期维持同一显示画面，即低频显示区AA2在一段较长的时间内均不会进行画面切换，从而能够降低因画面切换而带来的功耗。

其中，第一模式可以是显示面板100的显示区AA同时包括高频显示区AA1和低频显示区AA2，高频显示区AA1和低频显示区AA2的相对位置关系可以根据实际需求进行设置，此处不做具体限定，图1仅为示例性的示出，但不限于此。此外，高频显示区AA1和低频显示区AA2的形状和大小也可以根据实际需求进行设置。

具体的，高频显示区AA1的显示画面持续刷新，位于高频显示区AA1的像素电路10在复位阶段，复位模块12和节点控制模块13均导通，保证复位信号能够依次写入第一节点N1和第二节点N2，在数据写入阶段，节点控制模块13导通，保证数据信号能够通过导通的节点控制模块13传输至第二节点N2，以使驱动晶体管T1能够根据重新写入第二节点N2的数据信号产生驱动电流，如此，复位模块12的导通周期T11和节点控制模块13的导通周期T12需要与高频显示区AA1的显示画面刷新的周期相同。然而，由于低频显示区AA2的显示画面可持续显示待机画面，低频显示区AA2的一帧画面的保持帧可以仅包括发光阶段，即在保持帧内，像素电路10的复位模块12和节点控制模块13可以均不需要导通，以避免对第二节点N2的电位进行复位或者改变，保证第二节点N2的电位不变，以维持显示画面不变，如此，复位模块12的导通周期T21和节点控制模块13的导通周期T22的导通周期与低频显示区AA2的显示画面刷新的周期相同，即满足T21>T11且T22>T12，以避免对第二节点N2的电位进行刷新，而影响低频显示区AA2的显示画面。

此外，高频显示区AA1内像素电路10的复位模块12的导通周期也可以与低频显示区AA2内像素电路10的复位模块12的导通周期相同，即T11＝T21，此时，低频显示区AA2的像素电路10在保持帧的复位阶段和数据写入阶段只需控制节点控制模块13断开即可，仍能保证低频显示区AA2内像素电路10的第二节点N2的电位保持不变，使得低频显示区AA2的显示画面保持不变，此时，T22>T12，使得显示面板100的显示区AA可以实现不同刷新频率的分频显示。同样的原理，高频显示区AA1内像素电路10的节点控制模块13的导通周期也可以与低频显示区AA2内像素电路10的节点控制模块13的导通周期相同，即T12＝T22，此时，低频显示区AA2的像素电路10在保持帧的复位阶段，只需控制复位模块12断开，而在数据写入阶段，需要控制数据信号写入第一节点N1的路径断开，例如控制阈值补偿模块16和/或数据写入模块15断开，同样可以保证第二节点N2的电位不变，使得低频显示区AA2的显示画面保持不变，此时，T21>T11，进而使得显示面板100的显示区AA可以实现不同刷新频率的分频显示。

可以理解的是，像素电路10中复位模块12和节点控制模块13的导通周期小于或等于一帧显示画面的时间，即在进行画面切换时，为复位模块12和节点控制模块13的导通周期会重新计算，即前一帧画面的导通周期与后一帧画面的导通周期的时间不交叠。如此，高频显示区AA1中像素电路10的复位模块12的导通周期T11和节点控制模块13的导通周期T12均小于或等于高频显示区AA1的一帧显示画面的时间，低频显示区AA2中像素电路10的复位模块12的导通周期T21和节点控制模块13的导通周期T22均小于或等于低频显示区AA2的一帧显示画面的时间，由于高频显示区AA1显示画面的刷新频率大于低频显示区AA2显示画面的刷新频率，即相同的时间内，高频显示区AA1所切换的画面的数量大于低频显示区AA2所切换的画面的数量，使得高频显示区AA1中像素电路10的复位模块12的导通周期T11不会存在大于低频显示区AA2中像素电路10的复位模块12的导通周期T21的情况，同理，高频显示区AA1中像素电路10节点控制模块13的导通周期T12不会存在大于低频显示区AA2中像素电路10的节点控制模块13的导通周期T22的情况。

如此，在显示面板100的显示模式为第一模式时，使得T21>T11，和/或，T22>T12，可将显示面板100的显示区AA任意划分为高频显示区AA1和低频显示区AA2，使得显示面板100实现部分区域低频显示的功能，降低显示面板100的功耗，从而扩大显示面板100的应用范围。

本实施例中，通过设置显示区包括阵列排布的多个像素电路，同一像素电路中，复位模块与节点控制模块电连接于第一节点，使得复位模块在复位阶段导通以向第一节点提供复位信号；节点控制模块与驱动模块的驱动晶体管的栅极电连接于第二节点，使得节点控制模块在复位阶段和数据写入阶段导通，控制第一节点的信号传输至与第二节点，驱动模块在发光阶段根据第二节点的电位为发光元件提供驱动电流，实现显示面板的图像显示。在显示面板100的显示模式为第一模式时，显示面板包括高频显示区和低频显示区，可以理解的，高频显示区中像素电路的复位模块的导通周期和节点控制模块的导通周期均小于或等于高频显示区的一帧显示画面的时间，低频显示区中像素电路的复位模块的导通周期和节点控制模块的导通周期均小于或等于低频显示区的一帧显示画面的时间，由于高频显示区显示画面的刷新频率大于低频显示区显示画面的刷新频率，使得高频显示区中像素电路的复位模块的导通周期小于或等于低频显示区中像素电路的复位模块的导通周期，以及高频显示区中像素电路节点控制模块的导通周期小于或等于低频显示区中像素电路的节点控制模块的导通周期。如此，设置高频显示区中像素电路的复位模块的导通周期为T11，高频显示区中像素电路的节点控制模块的导通周期为T12；低频显示区中像素电路的复位模块的导通周期为T21，低频显示区中像素电路的节点控制模块的导通周期为T22，使得T21>T11，和/或，T22>T12，可使得显示面板实现部分区域高频显示以及部分区域低频显示的功能，并可以任意划分高频显示区和低频显示区的位置，以降低显示面板的功耗，从而扩大显示面板的应用范围。

可选的，图3为本发明实施例提供的另一种显示面板的结构示意图，结合参考图2和3，位于显示区AA一侧的非显示区NA；显示区AA包括多条第一驱动信号线20，非显示区NA包括第一移位寄存器30；多个像素电路10构成多个像素电路组110；每个像素电路组110包括至少一列像素电路10；第一移位寄存器30包括多个级联设置的第一移位寄存单元31，每一级第一移位寄存单元31的信号输出端与位于同一行的至少部分像素电路10的复位模块12电连接；第一移位寄存单元31用于输出控制复位模块12导通或断开的第一扫描信号S1；每条第一驱动信号线20与同一像素电路组110中各像素电路10的节点控制模块13电连接；第一驱动信号线20用于传输控制节点控制模块13导通或断开的第一驱动信号D。

继续参考图3，第一移位寄存器30包括多个级联设置的第一移位寄存单元31，可以理解的是，同一移位寄存器30中，第一级第一移位寄存单元31的信号输入端接收起始脉冲信号，使得起始脉冲信号能够控制第一级第一移位寄存单元31输出的信号；除第一级的第一移位寄存单元31之外，其余每一级第一移位寄存单元31的信号输入端与前一级第一移位寄存单元31的信号输出端电连接，以使上一级第一移位寄存单元31的信号输出端输出的信号能够控制下一级第一移位寄存单元31的信号输出端输出的信号。

由于高频显示区AA1和低频显示区AA2中的像素电路10的复位模块12的导通周期可能会不同，使得高频显示区AA1和低频显示区AA2中的像素电路10的复位模块12接收到的第一扫描信号S1的使能电平的周期就会不同，如此，高频显示区AA1内的像素电路10和低频显示区AA2内的像素电路可以分别连接不同的第一移位寄存器30，以实现至少一行位于低频显示区AA2内的像素电路10可以低频显示，而其余像素电路10进行高频显示，但不限于此。还可以通过调整第一移位寄存器30中与低频显示区AA2内像素电路10的复位模块12电连接的第一移位寄存单元31的信号输出端不输出信号，以使得部分像素电路10行可以实现低频显示。

此处对第一移位寄存器30的具体数量以及工作方式不做具体限定，可根据实际需求进行设置，只需保证第一移位寄存器30的第一移位寄存单元31输出的第一扫描信号S1能够控制至少一行像素电路10进行低频显示，其余部分像素电路10可以进行高频显示，以实现高频显示区AA1和低频显示区AA2可以沿列方向Y排布。

继续参考图3，多个像素电路组110中像素电路10的列数可以相同或不同，此处不做具体限定，可根据实际需求进行设置，图3示例性的示出了显示面板100包括m个像素电路组110，部分像素电路组110包括两列像素电路10，但不限限于此，每个像素电路组110与一条第一驱动线20电连接，接收的第一驱动信号D分别为D1～Dm。

第一驱动信号线20可以与驱动芯片电连接，由驱动芯片向第一驱动信号线20提供第一驱动信号D，并将第一驱动信号D传输至一个像素电路组110的像素电路10的节点控制模块13，以控制节点控制模块13的导通或断开。如此，可以通过控制每条第一驱动信号线20提供的第一驱动信号D为使能电平的周期，就可以控制节点控制模块13的导通周期，使得显示面板100内的不同像素电路组110以不同的刷新频率显示画面，如此，通过多条第一驱动信号线20传输第一驱动信号D至每个像素电路组110的像素电路10的节点控制模块13，来控制高频显示区AA1和低频显示区AA2中像素电路10的节点控制模块13的导通周期不同，以使得至少一个像素电路组110可以进行高频显示，其余像素电路组110进行低频显示，实现高频显示区AA1和低频显示区AA2可以沿行方向X排布。

可选的，继续参考图3，高频显示区AA1和低频显示区AA2沿像素电路10的列方向Y排列；在显示面板100的显示模式为第一模式时，T21>T11，且T22>T12。

具体的，由于高频显示区AA1和低频显示区AA2沿像素电路10的列方向Y排列，即高频显示区AA1包括至少一行像素电路10，其余像素电路10位于低频显示区AA2，使得位于高频显示区AA1内的至少一行像素电路10的复位模块12的导通周期T11等于高频显示区AA1的画面刷新的周期，以保证位于高频显示区AA1内的像素电路10在一帧显示画面内具有一个完整的驱动周期，从而实现高频显示。而位于低频显示区AA2内的像素电路10的复位模块12在一帧显示画面的保持帧内需要断开，以避免对第二节点N2的电位进行复位，使得低频显示区AA2内的像素电路10的复位模块12的导通周期T21将大于高频显示区AA1内的像素电路10的复位模块12的导通周期T11，即T21>T11。

进一步的，继续参考图3，由于位于高频显示区AA1内的像素电路10还分别与第一驱动信号线20电连接，第一驱动信号线20提供的第一驱动信号D在复位阶段和数据写入阶段都需要控制像素电路10的节点控制模块13导通，使得位于高频AA1内的至少一行像素电路10的节点控制模块13的导通周期T21等于高频显示区AA1的画面刷新的周期，以保证位于高频显示区AA1内的像素电路10在该高频显示区AA1的一帧显示画面内具有一个完整的驱动周期，从而实现高频显示。而位于低频显示区AA2内的像素电路10的节点控制模块13在一帧显示画面的保持帧内需要断开，以使得第二节点N2的电位保持不变，保证显示画面维持不变，使得低频显示区AA2内的像素电路10的节点控制模块13导通周期T22将大于高频显示区AA1内的像素电路10的节点控制模块13的导通周期T12，即T22>T12。

如此，在高频显示区AA1和低频显示区AA2沿像素电路10的列方向Y排列，且显示面板100的显示模式为第一模式时，需要满足T21>T11，且T22>T12，使得显示面板100可以沿列方向Y实现分频显示，降低功耗。需要说明的是，高频显示区AA1可以是一个或多个，低频显示区AA2也可以是一个或多个，具体排列方式可根据实际需求进行设置，此处不做具体限定。图3仅为示例性的示出，但不限于此。

可选的，图4为本发明实施例提供的一种显示面板的驱动时序图，结合参考图3和图4所示，低频显示区AA2的一帧画面时间包括数据写入帧t1和至少一个保持帧t2；数据写入帧t1包括第一非发光阶段t10和发光阶段t20；第一非发光阶段t10包括复位阶段t11和数据写入阶段t12；保持帧t2包括第二非发光阶段t30和发光阶段t20；第二非发光阶段t30未设置复位阶段和数据写入阶段；至少部分保持帧t2为第一保持帧t201。在数据写入帧t1，各级第一移位寄存单元31依次输出控制复位模块12导通的第一扫描信号S1的使能电平；第一驱动信号线20传输控制节点控制模块13导通的第一驱动信号D(即D1～Dm)的使能电平。在第一保持帧t201，与高频显示区AA1中像素电路10的复位模块12电连接的各第一移位寄存单元31依次输出第一扫描信号S1的使能电平，与低频显示区AA2中像素电路10的复位模块12电连接的各第一移位寄存单元31均输出第一扫描信号S1的非使能电平；与高频显示区AA1中像素电路10的节点控制模块13电连接的第一驱动信号线20传输第一驱动信号D(即D1～Dm)的使能电平，与低频显示区AA2中像素电路10的节点控制模块13电连接的第一驱动信号线20传输第一驱动信号D(即D1～Dm)的非使能电平。

其中，第二非发光阶段t30未设置复位阶段和数据写入阶段，可以理解为在第二非发光阶段t30，像素电路10的第二节点N2的电位不被复位和写入新的数据信号，即像素电路10的第二节点N2的电位保持不变，并不表示与像素电路10的数据写入模块15或阈值补偿模块16电连接的扫描信号一定都为非使能电平，具体情况可根据实际情况设计，此处不做具体限定。

可以理解的是，使能电平和非使能电平的高低与其所控制的晶体管的类型相关，在本发明实施例中可根据实际需要限定使能电平和非使能电平的高低。为便于描述，在没有特殊说明的情况下，本发明实施例均以使能电平为低电平信号，非使能电平为高电平信号为例进行描述。

通常一个高电平信号和与其连续的一个低电平信号构成一个脉冲周期，高频显示区AA1中像素电路10的复位模块12的导通周期T11即为与高频显示区AA1中像素电路10的复位模块12电连接的第一移位寄存单元31输出的第一扫描信号S1的相邻两个使能电平之间的时间。低频显示区AA2中像素电路10的复位模块12的导通周期T21即为与低频显示区AA2中像素电路10的复位模块12电连接的第一移位寄存单元31输出的第一扫描信号S1的相邻两个使能电平的之间的时间。同理，高频显示区AA1中像素电路10的节点控制模块13的导通周期T12即为与高频显示区AA1中像素电路10的节点控制模块13电连接的第一驱动信号线20输出的第一驱动信号D的相邻两个使能电平之间的时间，若高频显示区AA1内像素电路10的节点控制模块13始终导通，则高频显示区AA1中像素电路10的节点控制模块13的导通周期T12等于高频显示区AA1的一帧显示画面的时间。低频显示区AA2中像素电路10的节点控制模块13导通周期T22即为与低频显示区AA2中像素电路10的节点控制模块13电连接的第一驱动信号线20输出的第一驱动信号D的相邻两个使能电平之间的时间。

示例性的，以第k行像素电路10位于高频显示区AA1，第k+1行像素电路10位于低频显示区AA2，k为大于或等于1的整数为例，图4示例性的示出了第k行像素电路10和第k+1行像素电路10的驱动时序图。

继续参考图2、图3和图4，在数据写入帧t1，第k行像素电路10和第k+1行像素电路10均具有一个完整的驱动周期，即包括复位阶段t11，数据写入阶段t12和发光阶段t20。在复位阶段t11，各级第一移位寄存单元31依次输出控制复位模块12导通的第一扫描信号S1的使能电平(即低电平信号)，使得第k行像素电路10的复位模块12和第k+1行像素电路10的复位模块12均能够根据接收的第一扫描信号S1的使能电平而导通，以将复位信号写入第一节点N1，同时，第一驱动信号线20传输的第一驱动信号D(D1～Dm)保持使能电平(即低电平信号)，使得第k行像素电路10和第k+1行像素电路10的节点控制模块13均能够导通，进而使得复位信号由第一节点N1传输至第二节点N2，以对驱动晶体管T1的栅极进行复位。在数据写入阶段t12，第三扫描信号S3的使能电平(即低电平信号)控制数据信号写入路径导通，使得数据信号能够写入至第二节点N2。在发光阶段t20，驱动晶体管T1在第一固定电平信号PVDD和第二节点N2的电位的作用下，产生驱动电流，并提供给发光元件14，驱动发光元件14进行发光，从而实现显示面板100的图像显示。

在第一保持帧t201，高频显示区AA1中像素电路10仍具有一个完整的驱动周期，参考图4，与第k行像素电路10的复位模块12电连接的各第一移位寄存单元31依次输出第一扫描信号S1的使能电平，同时，与第k行像素电路10的节点控制模块13电连接的第一驱动信号线20传输的第一驱动信号D(即D1～Dm)为使能电平，可以理解的，第k行像素电路10在数据写入帧t1和保持帧t2的驱动时序相同，保证位于高频显示区AA1内的像素电路10仍以较高的刷新频率进行图像显示。而低频显示区AA2内的像素电路10的复位模块12电连接的各第一移位寄存单元31均输出第一扫描信号S1的非使能电平(即高电平信号)，使得位于低频显示区AA2内的像素电路10的复位模块12断开，同时，与低频显示区AA2中像素电路10的节点控制模块13电连接的第一驱动信号线20传输的第一驱动信号D(即D1～Dm)为非使能电平，使得节点控制模块13也处于断开状态，保证像素电路10的第二节点N2的始终保持不变，进而使得低频显示区AA2的显示画面维持不变，如此，使得显示面板100可以沿列方向Y实现分频显示，降低功耗。

值得注意的是，由于在第一保持帧t201，与低频显示区AA2中像素电路10的节点控制模块13处于断开状态，此时第三扫描信号S3可以输出使能电平，也可以输出非使能电平，此处不做具体限定，可根据实际需求进行设置。图4中第三扫描信号S3仅为示例性的示出，但不限于此。

为便于方案的详细说明，结合参考图2和图4，图2仅示例性的示出了像素电路10的结构，发光控制模块包括第一发光控制晶体管T2和第二发光控制晶体管T3，第一发光控制晶体管T2和第二发光控制晶体管T3的栅极均与发光控制信号端电连接，用于根据发光控制信号端提供的发光控制信号Emit控制发光控制模块17导通或断开，像素电路10的具体结构包括但不限于此。发光控制信号Emit在第一非发光阶段t10为非使能电平(高电平信号)，控制发光控制模块17断开，发光控制信号Emit在发光阶段t20为使能电平(低电平信号)，控制发光控制模块17导通。第三扫描信号S3仅示例性的表示数据写入阶段t12，像素电路10数据写入路径的导通信号，可以为控制阈值补偿模块16和数据写入模块15导通的信号，但不限于此，图4仅为示例性的示出，阈值补偿模块16和数据写入模块15导通或断开的具体信号可以为同一信号，也可以不同的信号，可根据实际需求进行设置。在没有特殊说明的情况下，在保持帧t2，下文中控制低频显示区AA2中像素电路10的第三扫描信号S3均以与第一扫描信号S1输出情况相同为例进行说明，例如，若第一扫描信号S1在保持帧t2的复位阶段t11为非使能电平，则第三扫描信号S3在数据写入阶段t12为非使能电平，若第一扫描信号S1在保持帧t2的复位阶段t11为使能电平，则第三扫描信号S3在数据写入阶段t12为使能电平。

可选的，图5为本发明实施例提供的另一种显示面板的结构示意图，如图5所示，高频显示区AA1和低频显示区AA2沿像素电路10的行方向X排列；在显示面板100的显示模式为第一模式时，T21＝T11且T22>T12。

具体的，高频显示区AA1和低频显示区AA2沿像素电路10的行方向X排列，即高频显示区AA1包括至少一个像素电路组110，其余像素电路组110位于低频显示区AA2，由于每一级第一移位寄存单元31的信号输出端与位于同一行的至少部分像素电路10的复位模块12电连接，且高频显示区AA1内的像素电路10在每一帧显示画面都需要具有一个完整的驱动周期，使得高频显示区AA1内像素电路10的复位模块12的导通周期T11与低频显示区AA2内像素电路10的复位模块12的导通周期T21相同，即T11＝T21，保证高频显示区AA1的正常画面显示。

然而，位于低频显示区AA2在保持帧内需要维持显示画面不变，由于位于低频显示区AA2中像素电路10的复位模块12的导通周期T21与位于高频显示区AA1中像素电路10的复位模块12的导通周期T11相同，此时，需要保证位于低频显示区AA2中像素电路10的节点控制模块13在复位阶段和数据写入阶段均断开，避免第二节点N2的电位发生变化，保证显示画面维持不变，如此，使得位于低频显示区AA2内的像素电路10的节点控制模块13的导通周期T22将大于高频显示区AA1内的像素电路10的节点控制模块13的导通周期T12，即T22>T12。

如此，在高频显示区AA1和低频显示区AA2沿像素电路10的行方向X排列，且显示面板100的显示模式为第一模式时，需要满足T21＝T11，且T22>T12，使得显示面板100可以沿行方向X实现分频显示，降低功耗。需要说明的是，高频显示区AA1可以是一个或多个，低频显示区AA2也可以是一个或多个，具体排列方式可根据实际需求进行设置，此处不做具体限定。图5仅为示例性的示出，但不限于此。

可选的，图6为本发明实施例提供的另一种显示面板的驱动时序图，结合参考图5和图6所示，低频显示区AA2的一帧画面时间包括数据写入帧t1和至少一个保持帧t2；数据写入帧t1包括第一非发光阶段t10和发光阶段t20；第一非发光阶段t10包括复位阶段t11和数据写入阶段t12；保持帧t2包括第二非发光阶段t30和发光阶段t20；第二非发光阶段t30未设置复位阶段和数据写入阶段；至少部分保持帧t2为第一保持帧t201。在数据写入帧t1，各级第一移位寄存单元31依次输出控制复位模块12导通的第一扫描信号S1的使能电平；第一驱动信号线20传输控制节点控制模块13导通的第一驱动信号D(即D1～Dm)的使能电平。在第一保持帧t201，各级第一移位寄存单元31依次输出第一扫描信号S1的使能电平；与高频显示区AA1中像素电路10的节点控制模块13电连接的第一驱动信号线20传输第一驱动信号D的使能电平，与低频显示区AA2中像素电路10的节点控制模块13电连接的第一驱动信号线20传输第一驱动信号D的非使能电平。

示例性的，以第k行第j列像素电路10位于高频显示区AA1，第k行第j+1列像素电路10位于低频显示区AA2，k和j均为大于或等于1的整数为例，图6示例性的示出了第j列像素电路10和第j+1列像素电路10的驱动时序图。

继续参考图2、图5和图6，在数据写入帧t1，第j列像素电路10和第j+1列像素电路10均具有一个完整的驱动周期，即包括复位阶段t11，数据写入阶段t12和发光阶段t20，具体工作过程此处不再详细说明，可参考前文描述。

在第一保持帧t201，各级第一移位寄存单元31依次输出第一扫描信号S1的使能电平(即低电平信号)，使得第k行第j列像素电路10和第j+1列像素电路10的复位模块12接收的第一扫描信号S1是相同的，即高频显示区AA1内像素电路10的复位模块12的导通周期T11与低频显示区AA2内像素电路10的复位模块12的导通周期T21相同。同时，位于高频显示区AA1的第j列像素电路10的节点控制模块13在保持帧t2需要保持导通，使得与第j列像素电路10的节点控制模块13电连接的第一驱动信号线20传输的第一驱动信号Dj保持为使能电平(即低电平信号)，保证位于高频显示区AA1内的像素电路10仍以较高的刷新频率进行图像显示。而位于低频显示区AA2中的第j+1列像素电路10需要维持当前显示画面不变，此时，与低频显示区AA2中像素电路10的节点控制模块13电连接的第一驱动信号线20传输的第一驱动信号Dj+1为非使能电平(即高电平信号)，以保证第二节点N2的电位维持不变，从而使得低频显示区AA2的显示画面维持不变，如此，使得显示面板100可以沿行方向X实现分频显示，降低功耗。

可选的，图7为本发明实施例提供的又一种显示面板的局部结构示意图，如图7所示，低频显示区AA2包括第一低频显示区AA21和第二低频显示区AA22；第一低频显示区AA21与高频显示区AA1沿像素电路10的列方向Y排列，第二低频显示区AA22与高频显示区AA1沿像素电路10的行方向X排列。第一低频显示区AA21中像素电路10的复位模块12的导通周期为T211，第二低频显示区AA22中像素电路10的复位模块12的导通周期为T212，第一低频显示区AA21中像素电路10的节点控制模块13的导通周期为T221，第二低频显示区AA22中像素电路10的节点控制模块13的导通周期为T222；在显示面板100的显示模式为第一模式时，T211>T11，T212＝T11，T221>T12且T222>T12。

具体的，第一低频显示区AA21与高频显示区AA1沿像素电路10的列方向Y排列，即高频显示区AA1内的像素电路10在一帧显示画面内具有一个完整的驱动周期，而位于第一低频显示区AA21内的像素电路10的复位模块12在一帧显示画面的保持帧内需要断开，以避免对第二节点N2的电位进行复位，如此，使得第一低频显示区AA21内的像素电路10的复位模块12的导通周期T211大于高频显示区AA1内的像素电路10的复位模块12的导通周期T11，即T211>T11，同时，第一低频显示区AA21内的像素电路10的节点控制模块13的导通周期T221大于高频显示区AA1内的像素电路10的节点控制模块13的导通周期T11，即T221>T12，以保证高频显示区AA1始终以高刷新率进行画面显示，而第一低频显示区AA21在保持帧保持显示画面不变，以较低刷新率进行画面显示，以降低显示面板的功耗。

第二低频显示区AA22与高频显示区AA1沿像素电路10的行方向X排列，由于每一级第一移位寄存单元31的信号输出端与位于同一行的至少部分像素电路10的复位模块12电连接，且高频显示区AA1内的像素电路10在每一帧显示画面都需要具有一个完整的驱动周期，使得高频显示区AA1内像素电路10的复位模块12的导通周期T11与第二低频显示区AA22内像素电路10的复位模块12的导通周期T212相同，即T212＝T11，保证高频显示区AA1的正常画面显示。而第二低频显示区AA22在保持帧内需要维持显示画面不变，此时，可使得第二低频显示区AA22内像素电路10的节点控制模块13断开，避免第二节点N2的电位发生变化，从而保证显示画面维持不变，如此，使得位于第二低频显示区AA22内的像素电路10的节点控制模块13的导通周期T222大于高频显示区AA1内的像素电路10的节点控制模块13的导通周期T12，即T222>T12，以保证高频显示区AA1始终以高刷新率进行画面显示，而第二低频显示区AA22在保持帧保持显示画面不变，以较低刷新率进行画面显示，以降低显示面板的功耗。

如此，在第一低频显示区AA21与高频显示区AA1沿像素电路10的列方向Y排列，第二低频显示区AA22与高频显示区AA1沿像素电路10的行方向X排列，且显示面板100的显示模式为第一模式时，需要满足T211>T11，T212＝T11，T221>T12且T222>T12，以使得显示面板100可以同时沿列方向Y和X方向实现分频显示，降低功耗。

需要说明的是，高频显示区AA1可以是一个或多个，第一低频显示区AA21和第二低频显示区AA22也可以是一个或多个，本发明实施例对此不做具体限定，可根据实际需求进行设置。此外，第一低频显示区AA21和第二低频显示区AA22的显示画面的刷新可以相同或不同，在此也不做具体限定，可根据实际需求进行设置。

可选的，图8为本发明实施例提供的又一种显示面板的驱动时序图，结合参考图7和图8所示，低频显示区AA2的一帧画面时间包括数据写入帧t1和至少一个保持帧t2；数据写入帧t1包括第一非发光阶段t10和发光阶段t20；第一非发光阶段t10包括复位阶段t11和数据写入阶段t12；保持帧t2包括第二非发光阶段t30和发光阶段t20；第二非发光阶段t30未设置复位阶段和数据写入阶段；至少部分保持帧t2为第一保持帧t201。在数据写入帧t1，各级第一移位寄存单元31依次输出控制复位模块12导通的第一扫描信号S1的使能电平；第一驱动信号线20传输控制节点控制模块13导通的第一驱动信号D(即D1～Dm)的使能电平。在第一保持帧t201，与第二低频显示AA22和高频显示区AA1中像素电路10的复位模块12电连接的各第一移位寄存单元31依次输出第一扫描信号S1的使能电平，与第一低频显示区AA21中像素电路10的复位模块12电连接的各第一移位寄存单元31均输出第一扫描信号S1的非使能电平；与高频显示区AA1中像素电路10的节点控制模块13电连接的第一驱动信号线20传输第一驱动信号D的使能电平，与第一低频显示区AA21和第二低频显示区AA22中像素电路10的节点控制模块13电连接的第一驱动信号线20传输第一驱动信号D的非使能电平。

示例性的，以第k行第j列像素电路10位于高频显示区AA1，第k行第j+1列像素电路10位于第二低频显示区AA22，第k+1行像素电路10位于第一低频显示区AA21，k和j均为大于或等于1的整数为例。

继续参考图2、图7和图8，在数据写入帧t1，显示区AA内的各像素电路10均具有一个完整的驱动周期，即包括复位阶段t11，数据写入阶段t12和发光阶段t20，具体工作过程此处不再详细说明，可参考前文描述。

在第一保持帧t201，与第二低频显示AA22和高频显示区AA1中像素电路10的复位模块12电连接的各第一移位寄存单元31依次输出第一扫描信号S1的使能电平(即低电平信号)，使得第k行第j列像素电路10和第j+1列像素电路10的复位模块12接收的第一扫描信号S1是相同的，即高频显示区AA1内像素电路10的复位模块12的导通周期T11与第二低频显示区AA22内像素电路10的复位模块12的导通周期T212相同。同时，位于高频显示区AA1的第j列像素电路10的节点控制模块13在保持帧t2需要保持导通，使得与第j列像素电路10的节点控制模块13电连接的第一驱动信号线20传输的第一驱动信号Dj保持为使能电平(即低电平信号)，保证位于高频显示区AA1内的像素电路10仍以较高的刷新频率进行图像显示，而第二低频显示区AA22需要维持当前显示画面不变，需要使得位于第二低频显示区AA22中的第j+1列像素电路10的第二节点N2的电位保持不变，此时，与第二低频显示区AA22中像素电路10的节点控制模块13电连接的第一驱动信号线20传输的第一驱动信号Dj+1为非使能电平(即高电平信号)，以保证第二节点N2的电位维持不变，从而使得第二低频显示区AA22的显示画面维持不变，如此，使得显示面板100的第二低频显示区AA2和高频显示区AA1可以沿行方向X实现分频显示，降低功耗。进一步的，与第一低频显示区AA21中像素电路10的复位模块12电连接的各第一移位寄存单元31均输出第一扫描信号S1的非使能电平(即高电平信号)，使得位于第一低频显示区AA21内的像素电路10的复位模块12断开，同时，与第一低频显示区AA21中像素电路10的节点控制模块13电连接的第一驱动信号线20传输的第一驱动信号D(即D1～Dm)为非使能电平，使得节点控制模块13也处于断开状态，保证像素电路10的第二节点N2的始终保持不变，进而使得第一低频显示区AA21的显示画面维持不变，如此，使得显示面板100的第一低频显示区AA21和高频显示区AA1可以沿列方向Y实现分频显示，降低功耗。

可选的，图9为本发明实施例提供的又一种显示面板的结构示意图，图10为本发明实施例提供的一种第一像素电路的结构示意图，图11为本发明实施例提供的一种第二像素电路的结构示意图，如图9、图10和图11所示，复位模块12均包括第一控制端C1和第二控制端C2；复位模块12的第一控制端C1与第一移位寄存单元31的信号输出端电连接。位于低频显示区AA2的至少部分像素电路10为第一像素电路101，位于高频显示区AA1的至少部分像素电路10为第二像素电路102；第二像素电路102中复位模块12的第一控制端C1与第二控制端C2电连接。

显示区AA包括第二驱动信号线40，第二驱动信号线40与各第一像素电路101中复位模块12的第二控制端C2电连接；第二驱动信号线40用于传输第二驱动信号Cref；第一像素电路101的复位模块12用于在接收的第一驱动信号Cref和第一扫描信号S1均为使能电平时导通。

示例性的，以低频显示区AA2和高频显示区AA1沿列方向Y排列，第一像素电路101每间隔至少一行第二像素电路102设置为例，图9示例性的示出了高频显示区AA1和低频显示区102中既包括第一像素电路101和第二像素电路102。

继续参考图9，显示面板100在实现分频显示时，低频显示区AA2中像素电路10的复位模块12的导通周期小于高频显示区AA1中像素电路10的复位模块12的导通周期，如此，还可以设置像素电路10的复位模块12包括第一控制端C1和第二控制端C2，对于高频显示区AA1中的像素电路10可设置为第二像素电路102，可参考图11，第二像素电路102的复位模块12的第一控制端C1和第二控制端C2电连接于同一信号端，即均与第一移位寄存单元31的信号输出端电连接，以接收第一移位寄存单元31传输的第一扫描信号S1，此时，第一扫描信号S1在第二像素电路102的复位阶段都保持为使能电平，以控制复位模块12导通，保证第二像素电路102的正常工作。而对于低频显示区AA2的像素电路10可设置为第一像素电路101，可参考图10，第一像素电路101的复位模块12的第一控制端C1与第一移位寄存单元31的信号输出端电连接，以接收第一移位寄存单元31传输的第一扫描信号S1，第二控制端C2与第二驱动信号线40电连接，如此，数据写入帧，第一驱动信号Cref和第一扫描信号S1均为使能电平时，第一像素电路101才可以导通，保证第一像素电路101的正常工作，而在保持帧的复位阶段，可通过第二驱动信号线40传输的第二驱动信号Cref为非使能电平来控制像素电路10的复位模块12断开，避免对第二节点N2的电位进行复位。

如此，可通过在低频显示区AA2设置至少部分像素电路10为第一像素电路101，由第二驱动信号线40传输第二驱动信号Cref至第一像素电路101的复位模块12，来控制第一像素电路101中复位模块12导通周期，使得低频显示区AA2中像素电路10的复位模块12的导通周期小于高频显示区AA1中像素电路10的复位模块12的导通周期，来使得显示面板100沿列方向Y实现分频显示。

需要说明的是，低频显示区AA2中的像素电路10可以均为第一像素电路101，也可以是部分像素电路10为第一像素电路101，部分像素电路10为第二像素电路102，可根据实际需求进行设置，如此，对于低频显示区AA2中的第二像素电路102，在第二像素电路102工作在复位阶段时，可通过调整与第二像素电路102的复位模块12电连接的第一移位寄存单元31输出的第一扫描信号S1为非使能电平来控制复位模块12断开，以保证避免对第二节点N2的电位进行复位。同理，高频显示区AA1中的像素电路10可以均为第二像素电路102，也可以是部分像素电路10为第一像素电路101，部分像素电路10为第二像素电路102，如此，由于高频显示区AA1中的像素电路10在一帧显示画面内具有一个完整的驱动周期，可控制与高频显示区AA1中第一像素电路101的复位模块12电连接的第二驱动信号线40传输的第二驱动信号Cref始终保持为使能电平，以保证高频显示区AA1中第一像素电路101的复位模块12能够在复位阶段，在第一扫描信号S1的使能电平的控制下可以导通。

可选的，继续参考图10，复位模块12包括第一复位晶体管T4和第二复位晶体管T5；同一复位模块12中，第一复位晶体管T4的第一端与复位信号端电连接，第一复位晶体管T4的第二端与第二复位晶体管T5的第一端电连接，第二复位晶体管T5的第二端与第一节点N1电连接；复位模块12的第一控制端C1和第二控制端C2的一者与第一复位晶体管T4的栅极电连接，另一者与第二复位晶体管T5的栅极电连接。

具体的，第一复位晶体管T4和第二复位晶体管T5可以为P沟道晶体管，也可以为N沟道晶体管，第一复位晶体管T4和第二复位晶体管T5的类型可以相同或不同，本发明实施例对此不做具体限定，可根据实际需求进行设置。

可以理解的是，使能电平和非使能电平的高低与其所控制的晶体管的类型相关，例如，当晶体管为P沟道晶体管时，使能电平为低电平信号，非使能电平为高电平信号；而当晶体管为N沟道晶体管时，使能电平为高电平信号，非使能电平为低电平信号。在本发明实施例中可根据实际需要限定使能电平和非使能电平的高低。为便于描述，在没有特殊说明的情况下，本发明实施例均以使能电平为低电平信号，非使能电平为高电平信号为例进行描述。

可选的，图12为本发明实施例提供的又一种显示面板的驱动时序图，结合参考图9和图12所示，低频显示区AA2的一帧画面时间包括数据写入帧t1和至少一个保持帧t2；数据写入帧t1包括第一非发光阶段t10和发光阶段t20；第一非发光阶段t10包括复位阶段t11和数据写入阶段t12；保持帧t2包括第二非发光阶段t30和发光阶段t20；第二非发光阶段t30未设置复位阶段和数据写入阶段；至少部分保持帧t2为第一保持帧t201。

在数据写入帧t1，各级第一移位寄存单元31依次输出控制复位模块12导通的第一扫描信号S1的使能电平；第二驱动信号线40传输控制复位模块12导通的第二驱动信号Cref的使能电平；第一驱动信号线20传输控制节点控制模块12导通的第一驱动信号D(即D1～Dm)的使能电平；

在第一保持帧t201，与低频显示区AA2中第一像素电路101的复位模块12电连接的第二驱动信号线40传输第二驱动信号Cref的非使能电平，与高频显示区AA1中第二像素电路102的节点控制模块13电连接的第一驱动信号线20传输第一驱动信号D的使能电平，与低频显示区AA2中像素电路10的节点控制模块13电连接的第一驱动信号线20传输第一驱动信号D的非使能电平，以及，至少与高频显示区AA1中第二像素电路102的复位模块12电连接的第一移位寄存单元31依次输出控制复位模块12导通的第一扫描信号S1的使能电平。

示例性的，以第k行像素电路10位于高频显示区AA1，且第k行像素电路10为第二像素电路102，第k+1行像素电路10位于低频显示区AA2，且第k+1行像素电路10为第一像素电路101，k为大于或等于1的整数为例，图12示例性的示出了第k行第二像素电路102和第k+1行第一像素电路101的驱动时序图。

继续参考图9至图12，在数据写入帧t1，显示区AA内的各像素电路10均具有一个完整的驱动周期，即包括复位阶段t11，数据写入阶段t12和发光阶段t20，具体工作过程此处不再详细说明，可参考前文描述。此外，由于位于低频显示区AA2的第一像素电路101还与第二驱动信号线40电连接，设置第二驱动信号线40传输的控制复位模块12导通的第二驱动信号Cref为使能电平(即低电平信号)，以保证第一像素电路101在复位阶段t11能够导通，进而保证第一像素电路101的正常工作。

在第一保持帧t201，与第k行第二像素电路102的复位模块12电连接的各第一移位寄存单元31依次输出第一扫描信号S1的使能电平(即低电平信号)，同时，与第k行第二像素电路102的节点控制模块13电连接的第一驱动信号线20传输的第一驱动信号D(即D1～Dm)为使能电平(即低电平信号)，保证位于高频显示区AA1内的第二像素电路102仍以较高的刷新频率进行图像显示。而低频显示区AA2需要维持当前显示画面不变，需要使得位于低频显示区AA2中的第k+1行第一像素电路101的第二节点N2的电位保持不变，即需要控制第一像素电路101的复位模块12在复位阶段t11和保持阶段t12断开，此时，与低频显卡区AA2D的第一像素电路101的复位模块12电连接的第二驱动信号线40传输的第二驱动信号Cref为非使能电平(即高电平信号)，可控制复位模块12断开，并且与低频显示区AA2中像素电路10的节点控制模块13电连接的第一驱动信号线20传输的第一驱动信号D(即D1～Dm)的非使能电平(即高电平信号)，以保证第一像素电路101的第二节点N2的电位在复位阶段t11和数据写入阶段t12均保持不变，从而保证从而使得低频显示区AA2的显示画面维持不变。如此，使得显示面板100的高频显示区AA1和低频显示区AA2可以沿行方向X实现分频显示，降低功耗。

可选的，在第一保持帧t201，与低频显示区AA2中各像素电路10的复位模块12电连接的各第一移位寄存单元31依次输出第一扫描信号S1的使能电平，且第一移位寄存器30的各第一移位寄存单元31输出的第一扫描信号S1的使能电平依次移位；或者，在第一保持帧t201，与低频显示区AA2中各像素电路10的复位模块12电连接的各第一移位寄存单元31均输出第一扫描信号S1的非使能电平。

可以理解的是，在第一保持帧t201，当低频显示区AA2的第一像素电路10的复位模块12在第二驱动信号线40传输的第二驱动信号Cref为非使能电平时，可控制第一像素电路10的复位模块12断开，此时与低频显示区AA2中各像素电路10的复位模块12电连接的第一移位寄存单元31传输的第一扫描信号S1可以为非使能电平也可以为使能电平，此处不做具体限定，可根据实际需求进行设置，无论第一扫描信号S1是否为使能电平，第一像素电路101的复位模块12均处于断开状态。

继续参考图12，图2示出了与低频显示区AA2中各像素电路10的复位模块12电连接的各第一移位寄存单元31依次输出第一扫描信号S1的使能电平(即低电平信号)，且第一移位寄存器30的各第一移位寄存单元31输出的第一扫描信号S1的使能电平依次移位。

图13为本发明实施例提供的又一种显示面板的驱动时序图，如图13所示，与图12不同的是，图13示出了在第一保持帧t201，与低频显示区AA2中各像素电路10的复位模块12电连接的各第一移位寄存单元31均输出第一扫描信号S1的非使能电平(即高电平信号)。

此外，由于与低频显示区AA2中像素电路10的节点控制模块13电连接的第一驱动信号线20传输的第一驱动信号D(即D1～Dm)的非使能电平(即高电平信号)，在第一保持帧t201，此时第三扫描信号S3可以输出使能电平(即低电平信号)，也可以输出非使能电平(即高电平信号)，此处不做具体限定，可根据实际需求进行设置。图12和图13中第三扫描信号S3仅为示例性的示出，但不限于此。

可选的，继续参考图2、图10和图11所示，像素电路10还包括数据写入模块15和阈值补偿模块16；数据写入模块15与驱动晶体T1的第一极电连接，阈值补偿模块16电连接于驱动晶体管T1的第二极与第二节点N2之间；数据写入模块15用于在数据写入阶段向第一节点N1写入数据电压；阈值补偿模块16用于在数据写入阶段补偿驱动晶体管T1的阈值电压至第一节点N1。

具体的，像素电路10的完整的驱动周期包括复位阶段、数据写入阶段和发光阶段。在复位阶段，复位模块12和节点控制模块13均处于导通状态，复位信号通过导通的复位模块12和节点控制模块13依次写入第一节点N1和第二节点N2。在数据写入阶段，复位模块12断开，节点控制模块13继续导通，此时，复位信号不再写入第一节点N1，同时数据写入模块15和阈值补偿模块16导通，数据写入模块15提供的数据信号依次通过驱动晶体管T1、阈值补偿模块16写入到第一节点N1，并通过导通的节点控制模块13传输至第二节点N2，使得写入第二节点N1的电位为阈值补偿后的数据信号。在发光阶段，数据写入模块15和阈值补偿模块16可断开，驱动晶体管T1在第一固定电平信号PVDD和第二节点N2的电位的作用下，产生驱动电流，并提供给发光元件14，驱动发光元件14进行发光，从而实现显示面板100的图像显示。

示例性的，图14为本发明提供的另一种第一像素电路的结构示意图，图15为本发明提供的另一种第二像素电路的结构示意图，如图14和图15所示，第一像素电路101和第二像素电路102中的节点控制模块13包括节点控制晶体管T6，数据写入模块15包括数据写入晶体管T7，阈值补偿模块16包括阈值补偿晶体管T8，节点控制晶体管T6的第一端与第一节点N1电连接，节点控制晶体管T6的第二端与第二节点N1电连接，节点控制晶体管T6栅极与第一驱动信号线20电连接，用于根据第一驱动信号线20传输的第一驱动信号D导通或断开。数据写入晶体管T7的第一端与数据写入端电连接，数据写入端用于提供数据写入信号Data，数据写入晶体管T7的第二端与驱动晶体管T1的第一极电连接，数据写入晶体管T7的栅极与第三扫描信号端电连接，用于根据第三扫描信号端传输的第三扫描信号S3导通或断开。阈值补偿晶体管T8的第一端与驱动晶体管T1的第二极电连接，阈值补偿晶体管T8的第二端与第一节点N1电连接，阈值补偿晶体管的栅极与第三扫描信号端电连接，用于根据第三扫描信号端传输的第三扫描信号S3导通或断开。其中，阈值补偿晶体管T8也可以是双栅晶体管，但不限于此，可根据实际需求进行设置，图14和图15仅为示例性的示出。

此外，继续参考图14和图15，第一像素电路101和第二像素电路102还可以包括存储电容C和阳极复位模18。其中，存储电容C的第一极板与驱动晶体管T1的第一极电连接，存储电容C的第二极板与第二节点N2电连接，用于付出写入第二节点N2的电位。阳极复位模块18包括阳极复位晶体管T9，阳极复位晶体管T9的第一端与阳极复位信号端电连接，阳极复位晶体管T9的第二端与发光元件14的阳极电连接，阳极复位晶体管T9的栅极与第四扫描信号端电连接，用于根据第四扫描信号端提供的第四扫描信号S4导通或断开，并在阳极复位晶体管T9导通时将阳极复位信号端提供的阳极复位信号Vref1写入发光元件14的阳极，以避免上一帧写入的电压信号的影响，提高显示面板100的显示效果。

可选的，图16为本发明实施例提供的又一种显示面板的结构示意图，图17为本发明实施例提供的又一种第一像素电路的结构示意图，图18为本发明实施例提供的又一种第二像素电路的结构示意图，结合参考图17和图18所示，各级第一移位寄存单元31中，第i级第一移位寄存单元31的信号输出端分别与第i行像素电路10的阈值补偿模块16电连接以及第i+1行像素电路10的复位模块12的第一控制端C1电连接；其中，i为正整数；第一扫描信号S1还用于控制阈值补偿模块16导通或断开。

具体的，第i行像素电路10的阈值补偿模块16在数据写入阶段，能够根据第i级第一移位寄存单元31的信号输出端输出第一扫描信号S1的使能电平导通，同时，由于第i级第一移位寄存单元31的信号输出端输出第一扫描信号S1的使能电平还会传输至第i+1行像素电路10的复位模块12的第一控制端C1，在第i+1行像素电路10为第二像素电路102时，可使得第i+1行第二像素电路102的复位模块12导通时，从而使得第i+1行第二像素电路102的复位模块12能够将复位信号Vref写入第一节点N1。而在第i+1行像素电路10为第二像素电路102时，若第二驱动信号线40传输的第二驱动信号Cref为使能电平，可使得第i+1行第二像素电路102的复位模块12第二驱动信号Cref的使能电平以及第i级第一移位寄存单元31输出的第一扫描信号S1的使能电平的同时作用下导通，从而使得第i+1行第二像素电路102的复位模块12能够将复位信号Vref写入第一节点N1。如此，通过设置各级第一移位寄存单元31中，第i级第一移位寄存单元31的信号输出端分别与第i行像素电路10的阈值补偿模块16电连接以及第i+1行像素电路10的复位模块12的第一控制端C1电连接，使得第i行像素电路10的阈值补偿模块16与第i+1行像素电路10的复位模块12的第一控制端C1由同一扫描信号驱动，利于简化线路布局。

示例性的，以第i行第二像素电路102和第i+1行第二像素电路102在数据写入帧t1的驱动时序为例，图19为本发明实施例提供的一种第二像素电路的驱动时序图，结合参考图16、图18和图19所示，数据写入帧t1包括第一非发光阶段t10和发光阶段t20，第一非发光阶段t10包括复位阶段t11和数据写入阶段t12。

在第i行第二像素电路102工作在数据写入阶段t12时，第i级移位寄存单元31的信号输出端输出的第一扫描信号S1(i)为使能电平(即低电平信号)，控制阈值补偿模块16导通，且第一驱动信号线20传输到的第一驱动信号D(即D1(i)～Dm(i))的使能电平(即低电平信号)控制第i行第二像素电路102的节点控制模块13导通，使得数据写入模块15提供的数据信号Data能够写入到第i行第二像素电路102的第二节点。与此同时，与第i级移位寄存单元31的信号输出端电连接的第i+1行第二像素电路102的复位模块12的第一控制端C1接收第一扫描信号S1(i)的使能电平(即低电平信号)，从而使得第一扫描信号S1(i)的使能电平(即低电平信号)可以控制第i+1行第二像素电路102的复位模块12导通，由于第一驱动信号线20传输到的第一驱动信号D(即D1(i)～Dm(i))为使能电平(即低电平信号)同时可以控制第i+1行第二像素电路102的节点控制模块13导通，如此，在第i行第二像素电路102工作在数据写入阶段t12时，第i+1行第二像素电路102的复位模块16提供的复位信号Vref同时能够对第i+1行第二像素电路102的第二节点NN2的电位进行复位。

可选的，图20为本发明实施例提供的又一种显示面板的驱动时序图，结合参考图16和图20，当第i行像素电路10位于高频显示区AA1，第i+1行像素电路10位于低频显示区AA2时，第i+1行像素电路AA2为第一像素电路101；低频显示区AA2中除第一像素电路101外的其它像素电路10均为第二像素电路102。在第一保持帧t201，第二驱动信号Cref的非使能电平的起始时刻位于第i级第一移位寄存单元31输出的第一扫描信号S1的使能电平的起始时刻之前，且位于第i-1级第一移位寄存单元31输出的第一扫描信号S1的使能电平的终止时刻之后；其中，i为大于或等于2的正整数。

示例性的，以高频显示区AA1和低频显示区AA2沿列方向Y排布为例，继续参考图16、图17、图18和图20，低频显示区AA2中除第一像素电路101外的其它像素电路10均为第二像素电路102，高频显示区AA1中的像素电路10均为第二像素电路102。在第一保持帧t201，第i级第一移位寄存单元31电连接的第i行第二像素电路102位于高频显示区AA1，仍具有完整的驱动周期，当第i行第二像素电路102进入复位阶段t11，第i-1级第一移位寄存单元31输出的第一扫描信号S1(即S1(i-1))的使能电平(即低电平信号)控制第i行第二像素电路102的复位模块12导通，以保证第i行第二像素电路102能够在复位阶段t11对第二节点N2进行复位。当第i行第二像素电路102进入数据写入阶段t12，第i级第一移位寄存单元31输出的第一扫描信号S1(即S1(i))的使能电平(即低电平信号)在控制第i行第二像素电路102的阈值补偿模块16导通的同时，还将第一扫描信号S1(即S1(i))的使能电平(即低电平信号)传输至第i+1行第一像素电路101的复位模块12的第一控制端C1，由于第i+1行第一像素电路101位于低频显示区AA2，此时可通过控制与第i+1行第一像素电路101的复位模块12电连接的第二驱动信号线40传输的第二驱动信号Cref为非使能电平(即高电平信号)，可使得第i+1行第一像素电路101的复位模块12仍为断开状态，从而避免对第i+1行第一像素电路101的第二节点N2进行复位，保证第i+1行第一像素电路101的第二节点N2的电位维持不变，从而使得低频显示区AA2的显示画面维持不变。

进一步的，第一像素电路101还可以设置在高频显示区AA1，可根据实际需求进行设置，此处不做具体限定，例如，设置第i行像素电路10为第一像素电路101，如此，通过设置高频显示区第i+1行第一像素电路101的复位模块12电连接的第二驱动信号线40传输的第二驱动信号Cref为非使能电平(即高电平信号)起始时刻位于第i级第一移位寄存单元31输出的第一扫描信号S1的使能电平(即低电平信号)的起始时刻之前，且位于第i-1级第一移位寄存单元31输出的第一扫描信号S1的使能电平的终止时刻之后，既可以保证第i+1行第一像素电路101的第二节点N2的电位不被复位，又可以保证第i行像素电路10的复位模块12能够在复位阶段t11正常导通，使得第i行像素电路10的第二节点N2能够被复位，从而保证高频显示区AA1和低频显示区AA2能够实现分频显示，并保证良好的显示效果，扩大显示面板100应用场景。

此外，继续参考图17、图18和图20，在第一保持帧t201，由于第i+1行第一像素电路101在第二非发光阶段t30不包括数据写入阶段t12，因此，需要使得与第i+1行第一像素电路101的阈值补偿模块16电连接的第i+1级第一移位寄存单元31的信号输出端输出的第一扫描信号S1(即S1(i+1))为非使能电平(即高电平信号)，以保证第二节点N2的电位维持不变，从而保证低频显示区AA2的显示画面维持不变。

可选的，图21为本发明实施例提供的又一种显示面板的结构示意图，图22为本发明实施例提供的又一种第一像素电路的结构示意图，图23为本发明实施例提供的又一种第二像素电路的结构示意图，结合参考图21至图23所示，非显示区NA还包括第二移位寄存器50，第二移位寄存器50包括多个级联设置的第二移位寄存单元51，各级第二移位寄存单元51的信号输出端输出的第二扫描信号S2的使能电平依次移位。其中，每一级第二移位寄存单元51的信号输出端与位于同一行的至少部分像素电路10的数据写入模块15电连接；其中，至少在数据写入帧t1，同一像素电路10中，第一扫描信号S1的使能电平时间与第二扫描信号S2的使能电平时间交叠。

具体的，第一移位寄存器30和第二移位寄存器50可以位于显示区AA的同一侧或者分别位于显示区AA的两侧，本发明实施例对此不做具体限定，可根据实际需求进行设置，图21仅为示例性的示出，但不限于此。

示例性的，以第i行像素电路10为第二像素电路102，且位于低频显示区AA2为例，图24为本发明实施例提供的另一种第二像素电路的驱动时序图，结合参考图21、图23和图24所示，低频显示区AA2的一帧画面时间包括数据写入帧t1和至少一个保持帧t2；数据写入帧t1包括第一非发光阶段t10和发光阶段t20；第一非发光阶段t10包括复位阶段t11和数据写入阶段t12；保持帧t2包括第二非发光阶段t30和发光阶段t20；第二非发光阶段t30未设置复位阶段和数据写入阶段；至少部分保持帧t2为第一保持帧t201。

在数据写入帧t1，第i行第二像素电路102具有完整的驱动周期，其中在数据写入阶段t12，第i级第一移位寄存单元31的信号输出端输出的第一扫描信号S1(S1(i))为使能电平(即低电平信号)，以控制阈值补偿模块16导通，同时第i级第二移位寄存单元51的信号输出端输出的第二扫描信号S2也为使能电平(即低电平信号)，以控制数据写入模块15导通，此时，第一驱动信号线20传输的第一驱动信号D也为使能电平(即低电平信号)，使得数据信号能够依次通过导通的数据写入模块15、驱动晶体管T1、阈值补偿模块16和节点控制模块13写入到第二节点N2，保证第二像素电路102在发光阶段t20的正常发光显示。而在第一保持帧t201，由于第一驱动信号线20输出的第一驱动信号D为非使能电平(即高电平信号)，使得第i行第二像素电路102的节点控制模块13断开，且第i级第一扫描信号S1为非使能电平(即高电平信号)，使得第i行第二像素电路102的阈值补偿模块16断开，可使得第ii行第二像素电路102在非发光阶段t30不存在复位阶段和数据写入阶段，即不会对第二节点N2的电位进行复位和写入数据信号，从而能够保证第二节点N2的电位不变，使得低频显示区AA2的显示画面维持不变。

继续参考图24，由于各级第二移位寄存单元51的信号输出端输出的第二扫描信号S2的使能电平依次移位，使得在第一保持帧t201，第i行第二扫描信号S2在数据写入阶段t12仍为使能电平(即低电平信号)，可以控制第i行第二像素电路102的数据写入模块15在此阶段导通，使得数据信号Data写入到驱动晶体管T1的第一极，如此，可以对驱动晶体管T1的第一极的电位进行高频复位，可以减少第一非发光阶段t10和第二非发光阶段t30内驱动晶体管T1的第一极的电压差异，使两个时段内驱动晶体管T1的偏压趋于一致，不仅改善了低频驱动下画面切换时的拖影问题，还减小了数据写入帧t1和保持帧t2中发光初期亮度上升快慢的差异，有效改善了低频、低灰阶显示下的画面闪烁现象。

可选的，继续参考图22和图23，每一级第二移位寄存单元51的信号输出端还可以与位于同一行的至少部分像素电路10的阳极复位模块18电连接，或者，第i级第二移位寄存单元51的信号输出端与第i行像素电路10的数据写入模块电连接以及与第i+1行像素电路10的阳极复位模块18电连接，以使得各级第二移位寄存单元51的信号输出端输出的第二扫描信号S2还能够控制阳极复位模块18导通或关断，并在第二扫描信号S2为使能电平(即低电平信号)时控制阳极复位模块18导通，使得阳极复位信号Vref1能够写入到发光元件14的阳极，以避免上一帧写入的电压信号的影响，提高显示面板100的显示效果。

可选的，图25为本发明实施例提供的一种移位寄存器的结构示意图，如图25所示，第一移位寄存器30中的第一移位寄存单元31与第二移位寄存器50中第二移位寄存单元51为同一移位寄存单元60；移位寄存单元60包括第一信号输出端OUT1和第二信号输出端OUT2，第一信号输出端OUT1为第一移位寄存单元31的信号输出端，第二信号输出端OUT2为第二移位寄存单元50的信号输出端。

示例性的，图25示出了第一级移位寄存单元60至第四级移位寄存单元60(即ASG1、ASG2、ASG3和ASG4)的结构示意图，其中，第一级移位寄存单元60的输入端IN与传输启动脉冲信号Stv的启动脉冲信号线STV电连接。移位寄存单元60的第一信号输出端OUT1为第一移位寄存单元31的信号输出端，第二信号输出端OUT2为第二移位寄存单元50的信号输出端，使得第一级移位寄存单元60至第四级移位寄存单元60的第一信号输出端OUT1均输出第一扫描信号S1(即S11、S12、S13和S14)，第一级移位寄存单元60至第四级移位寄存单元60的第二信号输出端OUT2均输出第二扫描信号S2(即S21、S22、S23和S24)。如此，通过设置第一移位寄存器30中的第一移位寄存单元31与第二移位寄存器50中第二移位寄存单元51为同一移位寄存单元60，可以减少移位寄存器的设置数量，利于简化电路结构，进而利于显示面板100的窄边框设计。

值得注意的是，由于各级第二移位寄存单元51的信号输出端(即第二输出端OUT2)输出的第二扫描信号S2的使能电平依次移位，如此，可使得从第二级移位寄存单元60到第四级移位寄存单元60的各级移位寄存单元的信号输入端IN与其上一级移位寄存单元的第二信号输出端OUT2电连接，以保证移位寄存器的正常工作。

可选的，图26为本发明实施例提供的一种移位寄存单元的结构示意图，如图26所示，移位寄存单元60包括第一时钟端SCK、第二时钟端SCKB、第三时钟端RCK、第一电平端VGL、第二电平端VGH、信号输入端IN、第一信号输出端OUT1、第二信号输出端OUT2、第一控制模块61、第二控制模块62、互控模块63、第一输出模块64和第二输出模块65。

同一移位寄存单元60中：

第一控制模块61与第一输出模块64和第二输出模块65电连接于第三节点N3；第一控制模块61还分别与第一时钟端SCK和信号输入端IN电连接；第一控制模块61用于响应第一时钟端SCK的第一时钟信号Sck以及信号输入端IN的输入信号Vin，控制第三节点N3的电位。

第二控制模块62与第一输出模块OUT1和第二输出模块OU2电连接于第四节点N4；第二控制模块62还分别与第一时钟端SCK和第一电平端VGL电连接；第二控制模块62用于响应第一时钟端SCK的第一时钟信号Sck和第一电平端VGL的第一电平信号Vgl，控制第四节点N4的电位。

互控模块63分别与第三节点N3、第四节点N4、第一时钟端SCK、第二时钟端SCKB和第二电平端VGH电连接；互控模块63用于响应第一时钟端SCK的第一时钟信号Sck和第三节点N3的电位，控制第四节点N4的电位，以及响应第二时钟端SCKB的第二时钟信号Sckb、第二电平端VGH的第二电平信号Vgh和第四节点N4的电位，控制第三节点N3的电位。

第一输出模块64还分别与第三时钟端RCK、第二电平端VGH和第一信号输出端OUT1电连接；第一输出模块64用于在第三节点N3的电位的控制下，控制第一信号输出端OUT1输出第三时钟端RCK的第三时钟信号Rck的时间，以及用于在第四节点N4的电位的控制下，控制第一信号输出端OUT1输出第二电平端VGH的第二电平信号Vgh的时间。

第二输出模块65还分别与第二时钟端SCKB、第二电平端VGH和第二信号输出端OUT2电连接；第二输出模块65用于在第三节点N3的电位的控制下，控制第二信号输出端OUT2输出第二时钟端SCKB的第二时钟信号Sckb的时间，以及用于在第四节点N4的电位的控制下，控制第二信号输出端OUT2输出第二电平端VGH的第二电平信号Vgh的时间。

可以理解的是，本实施例中所提及的电连接可以是直接连接，例如第一控制模块61与第一时钟端SCK电连接，可以是第一控制模块61直接与第一时钟端SCK电连接；或者，电连接也可以是中间连接其他的元件，例如第一控制模块61与第一时钟端SCK电连接，可以是第一控制模块61通过电阻、电容、电感、开关等器件与第一时钟端SCK电连接。在能够实现本发明实施例的核心发明点的前提下，本发明实施例对电连接的定义不做具体限定。

示例性的，继续参考图26，第一控制模块61包括第一输入晶体管T1和第一稳压晶体管T2，第一输入晶体管T1的栅极与第一时钟端SCK电连接，第一输入晶体管T1的第一极与信号输入端IN电连接，第一输入晶体管T1的第二极与第三节点N3电连接。如此，第一时钟端SCK的第一时钟信号Sck能够控制第一输入晶体管T1导通或关闭，并在第一输入晶体管T1处于导通状态时，将信号输入端IN的输入信号Vin传输至第三节点N3。第三节点N3可以包括第一子节点N31和第二子节点N32，第一稳压晶体管T2的栅极与第一电平端VGL电连接，第一稳压晶体管T2的第一极与第一子节点N31电连接，第一稳压晶体管T2的第二极与第二子节点N32电连接，第一稳压晶体管T2在第一电平端VGL的第一电平信号Vgl的控制下处于导通状态，可以将原第三节点N3的电位分摊在第一子节点N31与第二子节点N32处，避免第三节点N3发生变化而影响移位寄存电路10工作。如此，通过设置第一稳压晶体管T2，能够在第一子节点N31与第二子节点N32中的一个节点的电位异常时，对另一节点电连接的器件起到保护作用。

第二控制模块62可以包括第三晶体管T3，第三晶体管T3的栅极与第一时钟端SCK电连接，第三晶体管T3的第一极与第一电平端VGL电连接，第三晶体管T3的第二极与第四节点N4电连接。如此，第一时钟端SCK的第一时钟信号Sck能够控制第三晶体管T3导通或关闭，并在第三晶体管T3处于导通状态时，将第一电平端VGL的第一电平信号Vgl传输至第四节点N4。

互控模块63可以包括第四晶体管T4、第五晶体管T5和第六晶体管T6，第四晶体管T4的栅极与第三节点N3电连接，第四晶体管T4的第一极与第一时钟端SCK电连接，第四晶体管T4的第二极与第四节点N4电连接，如此，第三节点N3的电位可以控制第三晶体管T3导通或关闭，并在第四晶体管T4处于导通状态时，将第一时钟端SCK的第一时钟信号Sck传输至第四节点N4。第五晶体管T5的栅极与第四节点N4电连接，第五晶体管T5的第一极与第二电平端VGH电连接，第五晶体管T5的第二极与第六晶体管T6的第一极电连接，第六晶体管T6的栅极与第二时钟端SCKB电连接，第六晶体管T6的第二极与第三节点N3电连接，如此第四节点N4的电位可以控制第五晶体管T5导通或关闭，第二时钟端SCKB的第二时钟信号Sckb可以控制第六晶体管T6导通或关闭，并在第五晶体管T5和第六晶体管T6均处于导通状态时，将第二电平端VGH的第二电平信号Vgh传输至第三节点N3。

第一输出模块64包括第一输出晶体管T11和第二输出晶体管T12；第一输出晶体管T11的栅极与第三节点N3电连接，第一输出晶体管T11的第一极与第三时钟端RCK电连接，第一输出晶体管T11的第二极与第一信号输出端OUT1电连接；第二输出晶体管T12的栅极与第四节点N4电连接，第二输出晶体管T12的第一极与第二电平端VGH电连接，第二输出晶体管T2的第二极与第一信号输出端OUT1电连接。

可以理解的是，第一输出模块64还包括电连接于第一信号输出端OUT1与第三节点N3之间的第一电容C1，以及电连接于第二电平端VGH和第四节点N4之间的第二电容C2，以分别对第三节点N3和第四节点N4的电位进行存储，维持第三节点N3和第四节点N4的电位的稳定。

第二输出模块65包括第三输出晶体管T21和第四输出晶体管T22；第三输出晶体管T21的栅极与第三节点N3电连接，第三输出晶体管T21的第一极与第二时钟端SCKB电连接，第三输出晶体管T21的第二极与第二信号输出端OUT2电连接；第四输出晶体管T22的栅极与第四节点N4电连接，第四输出晶体管T22的第一极与第二电平端VGH电连接，第四输出晶体管T22的第二极与第二信号输出端OUT2电连接。

可以理解的是，第二输出模块65还包括电连接于第二信号输出端OUT1与第三节点N3之间的第三电容C3，以及电连接于第二电平端VGH和第四节点N4之间的第四电容C4，以分别对第三节点N3和第四节点N4的电位进行存储，维持第三节点N3和第四节点N4的电位的稳定。

需要说明的是，图26仅示例性的示出移位寄存单元60的结构示意图，其中，第一控制模块61、第二控制模块62和互控模块63的结构包括但不限于图26所示。此外，各个模块中的晶体管的类型可以是P沟道晶体管，也可以为N沟道晶体管，本发明实施例对此也不做具体限定，图26仅示例性的示出了各个晶体管均为P沟道晶体管的结构示意图，但不限于此，本领域技术人员可根据需求设计，本发明对此不做具体限定。为便于描述，以下均以移位寄存单元60中各晶体管均为P沟道晶体管为例，对本发明实施例的技术方案进行实例性的说明。

可选的，图27为本发明实施例提供的另一种移位寄存器的结构示意图，如图27所示，各级移位寄存单元60中，第i+1级移位寄存单元60的信号输入端IN与第i级移位寄存单元60的第二信号输出端OUT2电连接；第一级移位寄存单元60的信号输入端IN接收启动脉冲信号Stv；其中，i为正整数。第i级移位寄存单元60接收的第一时钟信号Sck复用为第i+1级移位寄存单元60接收的第二时钟信号Sckb；和/或，第i级移位寄存单元60接收的第二时钟信号Sckb复用为第i+1级移位寄存单元60接收的第一时钟信号Sck。

可以理解的，各级移位寄存单元60包括第一时钟端SCK、第二时钟端SCKB和第三时钟端RCK，即每级移位寄存单元60需要三个时钟信号，使得整个移位寄存器需要多个时钟信号，这将增加向移位寄存器中各移位寄存单元60提供时钟信号的驱动芯片中的信号端子的数量，不利于驱动芯片的低成本。同时，为确保各时钟信号传输过程中互不影响，需要设置具有相应间距和宽度的时钟信号传输线，用于分别传输不同的时钟信号，这将增加显示面板的边框尺寸，不利用显示面板的窄边框。

示例性的，图27示出了第一级移位寄存单元60至第四级移位寄存单元60(即ASG1、ASG2、ASG3和ASG4)的结构示意图，第一级移位寄存单元60的信号输入端IN接收启动脉冲信号Stv，从第二级移位寄存单元60到第四级移位寄存单元60的各级移位寄存单元的信号输入端IN与其上一级移位寄存单元的第二信号输出端OUT2电连接。第一级移位寄存单元60中，第一时钟端SCK与传输第一时钟信号Sck的第一时钟信号线L1电连接，第二时钟端SCKB与传输第二时钟信号Sckb的第二时钟信号线L2电连接，第三时钟端RCK与传输第三时钟信号Rck的第四时钟信号线L4电连接。

由于第一时钟信号Sck的使能电平的时间与第二时钟信号Sckb的使能电平的时间不交叠，如此，可使相邻两级移位寄存单元60中，前一级移位寄存单元60的第一时钟信号Sck复用为后一级移位寄存单元60的第二时钟信号Sckb，减少向移位寄存器中各级移位寄存单元60提供的时钟信号的数量。或者，将前一级移位寄存单元60的第二时钟信号Sckb复用为后一级移位寄存单元60的第一时钟信号Sck，同样利于减少向移位寄存器中各级移位寄存单元60提供的时钟信号的数量。图27示例性示出了第i级移位寄存单元60接收的第一时钟信号Sck复用为第i+1级移位寄存单元60接收的第二时钟信号Sckb，且第i级移位寄存单元60接收的第二时钟信号Sckb复用为第i+1级移位寄存单元60接收的第一时钟信号Sck的结构示意图，但不限于此。以i＝1为例，第一级移位寄存单元60的第一时钟端SCK与第二级移位寄存单元60的第二时钟端SCKB均与第一时钟信号线L1电连接，以及第一级移位寄存单元60的第二时钟端SCKB与第二级移位寄存单元60的第一时钟端SCK均与第二时钟信号线L2电连接。如此，利于减小为移位寄存器中各级移位寄存单元60提供时钟信号的驱动芯片中的信号端子的数量，有利于驱动芯片的低成本。同时，当向移位寄存器中各级移位寄存单元60提供的时钟信号的数量减少时，有利于减少用于传输时钟信号的信号线的数量，从而有利于显示面板100的窄边框。

可选的，继续参考图18，第i级移位寄存单元60接收的第一时钟信号Sck复用为第i+2级移位寄存单元60接收的第一时钟信号Sck；第i级移位寄存单元60接收的第二时钟信号Sckb复用为第i+2级移位寄存单元60接收的第二时钟信号Sckb。

第i级移位寄存单元60接收的第一时钟信号Sck复用为第i+2级移位寄存单元60接收的第一时钟信号Sck，即第i级移位寄存单元60的第一时钟端SCK与第i+2级移位寄存单元60的第一时钟端SCK电连接与同一时钟信号线，以减少用于向各级移位寄存单元60传输第一时钟信号Sck的时钟信号线的数量。同理，第i级移位寄存单元60接收的第二时钟信号Sckb复用为第i+2级移位寄存单元60接收的第二时钟信号Sckb，即第i级移位寄存单元60的第二时钟端SCKB与第i+2级移位寄存单元60的第二时钟端SCKB可以与同一时钟信号线电连接，以减少用于向各级移位寄存单元60传输第二时钟信号Sckb的时钟信号线的数量。如此，可以减小为移位寄存器中各级移位寄存单元60提供时钟信号的驱动芯片中的信号端子的数量，简化结构且降低成本，同时还可以减少用于传输时钟信号的信号线的数量，从而有利于显示面板的窄边框。

可选的，继续参考图27，第i级移位寄存单元60接收的第三时钟信号Rck的有效脉冲的时间与第i+1级移位寄存单元60接收的第三时钟信号Rck的有效脉冲的时间不交叠。

可以理解的是，通常一个高电平信号和与其连续的一个低电平信号构成一个脉冲周期，第i级移位寄存单元60接收的第三时钟信号Rck的有效脉冲的时间与第i+1级移位寄存单元60接收的第三时钟信号Rck的有效脉冲的时间不交叠，即第i级移位寄存单元60接收的第三时钟信号Rck与第i+1级移位寄存单元60接收的第三时钟信号Rck的使能电平(例如低电平信号)互不交叠。如此，在第i级移位寄存单元60接收的第三时钟信号Rck为低电平信号时，第i级移位寄存单元60接收的第三时钟信号Rck为高电平信号，反之在第i级移位寄存单元60接收的第三时钟信号Rck为高电平信号时，第i级移位寄存单元60接收的第三时钟信号Rck为低电平信号。如此，可以保证相邻两级移位寄存单元60能够正常工作，第i级移位寄存单元60的第三时钟端RCK与第i+1级移位寄存单元60的第三时钟端RCK可以分别电连接与不同的信号线，图27示例性的示出在第一级移位寄存单元60的第三时钟端RCK与第四时钟信号线L4电连接，第二级移位寄存单元60的第三时钟端RCK与第三时钟信号线L3电连接，但不限于此。

可选的，图28为本发明实施例提供的一种移位寄存器的驱动时序图，结合参考图26、图27和图28所示，移位寄存器的每个驱动周期包括第一阶段t01和第二阶段t02，第一阶段t01的时间与数据写入帧t1的时间交叠，第二阶段t02的时间与保持帧t2的时间交叠。至少在第一阶段t01，第i级移位寄存单元60接收的第三时钟信号Rck与第i级移位寄存单元60接收的第二时钟信号Sckb相同，和/或，第i级移位寄存单元60接收的第三时钟信号Rck与第i+1级移位寄存单元60接收的第一时钟信号Sck相同。

参考图27，图27示出了第i级移位寄存单元60的第二时钟端SCKB与第二时钟信号线L2电连接以及第三时钟端RCK与第四时钟信号线L4电连接，第i+1级移位寄存单元60的第二时钟端SCKB与第一时钟信号线L1电连接以及第三时钟端RCK与第三时钟信号线L3电连接，其中i为正整数。在第一阶段t01，各级移位寄存单元60工作在数据写入帧t1，第i级移位寄存单元60接收的第三时钟信号Rck与第i级移位寄存单元60接收的第二时钟信号Sckb相同，则第一时钟信号线L1传输的时钟信号与第三时钟信号线L3传输的时钟信号相同，以及第二时钟信号线L2传输的时钟信号与第四时钟信号线L4传输的时钟信号相同，如此，当移位寄存单元60工作在第一阶段t01内，可以使得第一时钟信号线L1和第三时钟信号线L3由驱动芯片中的同一信号端子提供信号，以及第二时钟时钟信号线L2和第四时钟信号线L4由驱动芯片中的同一信号端子提供信号，以降低功耗。此外，当第i级移位寄存单元60接收的第二时钟信号Sckb复用为第i+1级移位寄存单元60接收的第一时钟信号Sck，第i级移位寄存单元60接收的第三时钟信号Rck还可以与第i+1级移位寄存单元60接收的第一时钟信号Sck相同。

继续参考图26至图28，当移位寄存单元60接收到的第一时钟信号Sck为低电平、第二时钟信号Sckb为高电平以及第三时钟信号Rck为高电平时，第一输入晶体管T1和第一稳压晶体管T2均导通，移位寄存单元60的信号输入端IN将接收的上一级移位寄存单元60输出的使能电平(即低电平信号)写入第三节点N3，使得第三节点N3的电位为低电平，同时第三晶体管T3导通，使得第一电平端VGL的第一电平信号Vgl(即低电平信号)传输至第四节点N4，并且互控模块63中的第四晶体管T3在第三节点N3的电位的控制下导通，使得第一时钟信号Sck传输至第四节点N4，以维持第四节点N4的电位为低电平，而互控模块63中的第五晶体管T5在第四节点N4的电位的控制下导通，第六晶体管T6在第二时钟信号Sckb的高电平电位的控制下关断，使得第三节点N3的电位维持在低电平。如此，第一输出模块64中的第一输出晶体管T11和第二输出晶体管T12，以及第二输出模块65中的第三输出晶体管T21和第四输出晶体管T22分别在第三节点N3和第四节点N4的低电平的电位控制下均导通，此时第三时钟信号Rck的高电平和第二电平端VGH的第二电平信号Vgh(即高电平信号)相同，以及第二时钟信号Sckb的高电平和第二电平端VGH的第二电平信号Vgh(即高电平信号)相同，使得第一信号输出端OUT1输出的第一扫描信号S1为非使能电平(即高电平信号)，第二信号输出端OUT2输出的第二扫描信号S2为非使能电平(即高电平信号)。

同理，当移位寄存单元60接收到的第一时钟信号Sck为高电平、第二时钟信号Sckb为低电平以及第三时钟信号Rck为低电平时，第一输入晶体管T1关断，信号输入端IN的输入信号Vin无法传输至第三节点N3，使得第三节点N3的电位维持在低电平，并且第三晶体管T3关断，第一电平端VGL的第一电平信号Vgl(即低电平信号)无法传输至第四节点N4。此时，互控模块63的第四晶体管T4在第三节点N3的电位的控制下导通，使得第一时钟信号Sck的高电平传输至第四节点N4，进而使得互控模块63中的第五晶体管T5在第四节点N4的电位的控制下关断，使得第二电平端VGH的第二电平信号Vgh(即高电平信号)无法传输至第三节点N3，以保证第三节点N3的电位继续稳定在低电平。如此，第一输出模块64中的第一输出晶体管T11在第三节点N3的电位的控制下导通，第二输出晶体管T12在第四节点N4的电位的控制下关断，使得第一信号输出端OUT1输出的第一扫描信号S1为第三时钟信号Rck的低电平信号。同时，第二输出模块65中的第三输出晶体管T21在第三节点N3的电位的控制下导通，第四输出晶体管T22在第四节点N4的电位的控制下关断，使得第二信号输出端OUT2输出的第二扫描信号S2为第二时钟信号Sckb的低电平信号。

基于上述移位寄存单元60的工作原理，示例性的，以高频显示区AA1和低频显示区AA2沿列方向Y排列各级移位寄存单元60中的晶体管均为P沟道晶体管为例。

继续参考图21至图23、图26至图28，在第一阶段t01，各级移位寄存单元60工作在数据写入帧t1，第一时钟信号Sck、第二时钟信号Sckb和第三时钟信号Rck均包括多个有效脉冲，第一时钟信号Sck的有效脉冲的时间与第二时钟信号Sckb的有效脉冲的时间互不交叠，第二时钟信号Sckb的有效脉冲的时间与第三时钟信号Rck的有效脉冲的时间交叠，如此，第一时钟信号Sck为高电平、第二时钟信号Sckb为低电平以及第三时钟信号Rck为低电平时，可以控制第一输出模块64将第三时钟信号Rck传输至第一信号输出端OUT1，以及第二输出模块65将第二时钟信号Sckb传输至第二信号输出端OUT2，使得移位寄存器中各级移位寄存单元的第一信号输出端OUT1输出的第一电平信号S1依次移位，以及第二信号输出端OUT2输出的第二电平信号S2依次移位，并且第一电平信号S1的使能电平时间和第二电平信号S2的使能电平时间交叠。图28示例性的示出了与第i行像素电路10电连接的第i级移位寄存单元60输出的第一电平信号S1(i)和第二扫描信号S2(i)以及与第i+n行像素电路10电连接的第i+n级移位寄存单元60输出的第一电平信号S1(i+n)和第二扫描信号S2(i+n)的时序。

在第二阶段t02，各级移位寄存单元60工作在保持帧t2，第一时钟信号Sck、第二时钟信号Sckb可以仍然均包括多个有效脉冲，使得第二信号输出端OUT2输出的第二电平信号S2依次移位，以对像素电路10的驱动晶体管T1的第一极的电位进行高频复位，减小数据写入帧t1和保持帧t2驱动晶体管T1的第一极的电压差异，改善残影问题。由于第i行像素电路10位于高频显示区AA1，即第i行像素电路10仍需要具备完成的驱动周期，即在复位阶段接收的第一扫描信号S1为使能电平(即低电平信号)，此时，与第i行像素电路10电连接的第i级移位寄存单元60的接收到的第三时钟信号Rck需要为低电平，以保证第i级移位寄存单元60的第一信号输出端OUT1输出的第一扫描信号S1(即S1(i))为使能电平。然而，对于位于低频显示区AA2的第i+n行像素电路10，由于第i+n行像素电路10的阈值补偿模块16在保持帧t2断开，以避免影响像素电路10的第二节点N2的电位的稳定，即控制与第i+n行像素电路10的阈值补偿模块16电连接的第i+n级移位寄存单元60的第一信号输出端OUT1输出的第一扫描信号S1为非使能电平(即高电平信号)，此时，与第i+n行像素电路10电连接的第i+n级移位寄存单元60的接收到的第三时钟信号Rck需要为高电平，以保证第i+n级移位寄存单元60的第一信号输出端OUT1输出的第一扫描信号S1(即S1(i+n))为非使能电平。

如此，通过设置移位寄存单元60的第一输出模块64的第一信号输出端OUT1输出第一扫描信号S1，第二输出模块65D第二信号输出端OUT2输出第二扫描信号S2，可以减少移位寄存器的设置数量，利于显示面板的窄边框设计。其中，在移位寄存单元60的第三节点N3的电位为是使能电位时，可使得第一输出模块64的第一信号输出端OUT1输出的第一扫描信号S1为第三时钟信号Rck，第二输出模块65的第二信号输出端OUT2输出的第二扫描信号S2为第二时钟信号Sckb，进而通过控制与低频显示区AA2的像素电路10电连接的移位寄存单元60接收的第二时钟信号Sckb为非使能电平，可使得低频显示区AA2的像素电路10在保持帧t2维持当前显示画面不变，从而实现显示面板100的高频和低频的分区显示。

需要说明的是，根据显示面板100中高频显示区AA1和低频显示区AA2的划分方式不同，各级移位寄存单元60输出的第二扫描信号S2的时序也会不同，可参考上文描述并根据实际情况进行设置，本发明实施例在此不再详细赘述，图28为示例性的示出，但不限于此。例如，当高频显示区AA1和低频显示区AA2沿行方向X排列时，第i行像素电路10位于高频显示区AA1，第i+n行像素电路10位于低频显示区AA2，i和n均为正整数，图29示出了移位寄存器的另一种驱动时序图，与低频显示区AA2的第i行像素电路。第i行像素电路10位于高频显示区AA1，第i+n行像素电路10位于低频显示区AA2，i和n均为正整数，图29示出了移位寄存器的另一种驱动时序图，与图28不同的是，在第二阶段t02，第一扫描信号S1仍然保持依次移位，以使得同一行像素电路10中位于高频显示区AA1的像素电路10保持正常工作，进而使得高频显示区AA1的画面正常显示，具体工作过程此处不再赘述，可参考上文描述。而低频显示区AA2的像素电路10在保持帧t2，可以通过控制与低频显示区AA2的像素电路10的节点控制模块13电连接的第一驱动信号线20传输的第一驱动信号D为非使能电平(即高电平信号)，来控制低频显示区AA2的像素电路10的第二节点N2电位保持不变，实现低频显示区AA2维持显示画面不变，具体工作过程此处不再赘述，可参考上文描述。

基于同一发明构思，本发明实施例还提供了一种显示面板的驱动方法，适用于上述任一实施例提供的显示面板100，图30为本发明实施例提供的一种显示面板的驱动方法的流程图，如图30所示，显示面板的驱动方法包括：

S101、获取显示面板的显示模式以及显示信号。

其中，显示模式可以包括高频显示模式、低频显示模式或者部分高频显示和部分低频显示模块，不同显示面板的显示模式可通过相应的控制信号识别，此处不做具体限定。

高频显示模式和低频显示模式对应的显示信号也会不同，可以理解的是，高频显示模式对应的显示画面的刷新频率大于低频显示模式对应的显示画面的刷新频率，如此，显示信号可以是由显示画面的刷新频率进行表征，此处不做具体限定，可根据实际需求进行设置。

S102、在确定显示面板的显示模式为第一显示模式时，根据显示信号确定显示面板的高频显示区和低频显示区。

其中，高频显示区中像素电路的复位模块的导通周期为T11，高频显示区中像素电路的节点控制模块的导通周期为T12；低频显示区中像素电路的复位模块的导通周期为T21，低频显示区中像素电路的节点控制模块的导通周期为T22；T21>T11，和/或，T22>T12。

本实施例中，显示面板中的驱动芯片可以获取显示面板的显示模式以及显示信号，通过显示模式可以确定显示面板是否处于第一显示模式，其中，第一显示模式表示显示面板包括高频显示区和低频显示区，当确定显示面板的显示模式为第一显示模式时，可以进一步的根据显示信号确定显示面板的高频显示区和低频显示区的具体位置。可以理解的，高频显示区中像素电路的复位模块的导通周期和节点控制模块的导通周期均小于或等于高频显示区的一帧显示画面的时间，低频显示区中像素电路的复位模块的导通周期和节点控制模块的导通周期均小于或等于低频显示区的一帧显示画面的时间，由于高频显示区显示画面的刷新频率大于低频显示区显示画面的刷新频率，使得高频显示区中像素电路的复位模块的导通周期小于或等于低频显示区中像素电路的复位模块的导通周期，以及高频显示区中像素电路节点控制模块的导通周期小于或等于低频显示区中像素电路的节点控制模块的导通周期。如此，设置高频显示区中像素电路的复位模块的导通周期为T11，高频显示区中像素电路的节点控制模块的导通周期为T12；低频显示区中像素电路的复位模块的导通周期为T21，低频显示区中像素电路的节点控制模块的导通周期为T22，使得T21>T11，和/或，T22>T12，可使得显示面板实现部分区域高频显示以及部分区域低频显示的功能，并可以任意划分高频显示区和低频显示区的位置，以降低显示面板的功耗，从而扩大显示面板的应用范围。

基于同一发明构思，本发明实施例还提供了一种显示装置，图31为本发明实施例提供的一种显示装置的结构示意图，如图31所示，该显示装置200包括本发明任一实施例提供的显示面板100，本发明实施例提供的显示装置200可以手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (23)

1.一种显示面板，其特征在于，包括：显示区；所述显示区包括阵列排布的多个像素电路，所述像素电路包括驱动模块、复位模块、节点控制模块和发光元件；

同一所述像素电路中，所述驱动模块用于在发光阶段为所述发光元件提供驱动电流；所述驱动模块包括驱动晶体管；所述复位模块与所述节点控制模块电连接于第一节点；所述复位模块用于在复位阶段导通，以向所述第一节点提供复位信号；所述节点控制模块与所述驱动晶体管的栅极电连接于第二节点；所述节点控制模块用于在所述复位阶段和数据写入阶段导通，控制所述第一节点的信号传输至与所述第二节点；

在所述显示面板的显示模式为第一模式时，所述显示面板包括高频显示区和低频显示区；所述高频显示区中所述像素电路的所述复位模块的导通周期为T11，所述高频显示区中所述像素电路的所述节点控制模块的导通周期为T12；所述低频显示区中所述像素电路的所述复位模块的导通周期为T21，所述低频显示区中所述像素电路的所述节点控制模块的导通周期为T22；

其中，T21>T11，和/或，T22>T12。

2.根据权利要求1所述的显示面板，其特征在于，还包括：位于所述显示区一侧的非显示区；所述显示区包括多条第一驱动信号线，所述非显示区包括第一移位寄存器；

多个所述像素电路构成多个像素电路组；每个所述像素电路组包括至少一列所述像素电路；

所述第一移位寄存器包括多个级联设置的第一移位寄存单元，每一级所述第一移位寄存单元的信号输出端与位于同一行的至少部分所述像素电路的复位模块电连接；所述第一移位寄存单元用于输出控制所述复位模块导通或断开的第一扫描信号；

每条所述第一驱动信号线与同一所述像素电路组中各所述像素电路的节点控制模块电连接；所述第一驱动信号线用于传输控制所述节点控制模块导通或断开的第一驱动信号。

3.根据权利要求2所述的显示面板，其特征在于，所述高频显示区和所述低频显示区沿所述像素电路的列方向排列；

在所述显示面板的显示模式为第一模式时，T21>T11，且T22>T12。

4.根据权利要求3所述的显示面板，其特征在于，所述低频显示区的一帧画面时间包括数据写入帧和至少一个保持帧；所述数据写入帧包括第一非发光阶段和所述发光阶段；所述第一非发光阶段包括所述复位阶段和所述数据写入阶段；所述保持帧包括第二非发光阶段和所述发光阶段；所述第二非发光阶段未设置所述复位阶段和所述数据写入阶段；至少部分所述保持帧为第一保持帧；

在所述数据写入帧，各级所述第一移位寄存单元依次输出控制所述复位模块导通的所述第一扫描信号的使能电平；所述第一驱动信号线传输控制所述节点控制模块导通的所述第一驱动信号的使能电平；

在所述第一保持帧，与所述高频显示区中所述像素电路的所述复位模块电连接的各所述第一移位寄存单元依次输出所述第一扫描信号的使能电平，与所述低频显示区中所述像素电路的所述复位模块电连接的各所述第一移位寄存单元均输出所述第一扫描信号的非使能电平；与所述高频显示区中所述像素电路的所述节点控制模块电连接的所述第一驱动信号线传输所述第一驱动信号的使能电平，与所述低频显示区中所述像素电路的所述节点控制模块电连接的所述第一驱动信号线传输所述第一驱动信号的非使能电平。

5.根据权利要求2所述的显示面板，其特征在于，所述高频显示区和所述低频显示区沿所述像素电路的行方向排列；

在所述显示面板的显示模式为第一模式时，T21＝T11且T22>T12。

6.根据权利要求5所述的显示面板，其特征在于，所述低频显示区的一帧画面时间包括数据写入帧和至少一个保持帧；所述数据写入帧包括第一非发光阶段和所述发光阶段；所述第一非发光阶段包括所述复位阶段和所述数据写入阶段；所述保持帧包括第二非发光阶段和所述发光阶段；所述第二非发光阶段未设置所述复位阶段和所述数据写入阶段；至少部分所述保持帧为第一保持帧；

在所述数据写入帧，各级所述第一移位寄存单元依次输出控制所述复位模块导通的所述第一扫描信号的使能电平；所述第一驱动信号线传输控制所述节点控制模块导通的所述第一驱动信号的使能电平；

在所述第一保持帧，各级所述第一移位寄存单元依次输出所述第一扫描信号的使能电平；与所述高频显示区中所述像素电路的所述节点控制模块电连接的所述第一驱动信号线传输所述第一驱动信号的使能电平，与所述低频显示区中所述像素电路的所述节点控制模块电连接的所述第一驱动信号线传输所述第一驱动信号的非使能电平。

7.根据权利要求2所述的显示面板，其特征在于，所述低频显示区包括第一低频显示区和第二低频显示区；所述第一低频显示区与所述高频显示区沿所述像素电路的列方向排列，所述第二低频显示区与所述高频显示区沿所述像素电路的行方向排列；

所述第一低频显示区中所述像素电路的复位模块的导通周期为T211，所述第二低频显示区中所述像素电路的复位模块的导通周期为T212，所述第一低频显示区中所述像素电路的节点控制模块的导通周期为T221，所述第二低频显示区中所述像素电路的节点控制模块的导通周期为T222；

在所述显示面板的显示模式为第一模式时，T211>T11，T212＝T11，T221>T12且T222>T12。

8.根据权利要求7所述的显示面板，其特征在于，所述低频显示区的一帧画面时间包括数据写入帧和至少一个保持帧；所述数据写入帧包括第一非发光阶段和所述发光阶段；所述第一非发光阶段包括所述复位阶段和所述数据写入阶段；所述保持帧包括第二非发光阶段和所述发光阶段；所述第二非发光阶段未设置所述复位阶段和所述数据写入阶段；至少部分所述保持帧为第一保持帧；

在所述数据写入帧，各级所述第一移位寄存单元依次输出控制所述复位模块导通的所述第一扫描信号的使能电平；所述第一驱动信号线传输控制所述节点控制模块导通的所述第一驱动信号的使能电平；

在所述第一保持帧，与所述第二低频显示和所述高频显示区中所述像素电路的所述复位模块电连接的各所述第一移位寄存单元依次输出所述第一扫描信号的使能电平，与所述第一低频显示区中所述像素电路的所述复位模块电连接的各所述第一移位寄存单元均输出所述第一扫描信号的非使能电平；与所述高频显示区中所述像素电路的所述节点控制模块电连接的所述第一驱动信号线传输所述第一驱动信号的使能电平，与所述第一低频显示区和所述第二低频显示区中所述像素电路的所述节点控制模块电连接的所述第一驱动信号线传输所述第一驱动信号的非使能电平。

9.根据权利要求2所述的显示面板，其特征在于，所述复位模块均包括第一控制端和第二控制端；所述复位模块的所述第一控制端与所述第一移位寄存单元的信号输出端电连接；

位于所述低频显示区的至少部分所述像素电路为第一像素电路，位于所述高频显示区的至少部分所述像素电路为第二像素电路；所述第二像素电路中所述复位模块的所述第一控制端与所述第二控制端电连接；

所述显示区包括第二驱动信号线，所述第二驱动信号线与各所述第一像素电路中所述复位模块的所述第二控制端电连接；所述第二驱动信号线用于传输第二驱动信号；所述第一像素电路的所述复位模块用于在接收的所述第一驱动信号和所述第一扫描信号均为使能电平时导通。

10.根据权利要求9所述的显示面板，其特征在于，所述复位模块包括第一复位晶体管和第二复位晶体管；

同一所述复位模块中，所述第一复位晶体管的第一端与复位信号端电连接，所述第一复位晶体管的第二端与所述第二复位晶体管的第一端电连接，所述第二复位晶体管的第二端与所述第一节点电连接；所述复位模块的所述第一控制端和所述第二控制端的一者与所述第一复位晶体管的栅极电连接，另一者与所述第二复位晶体管的栅极电连接。

11.根据权利要求9所述的显示面板，其特征在于，所述低频显示区的一帧画面时间包括数据写入帧和至少一个保持帧；所述数据写入帧包括第一非发光阶段和所述发光阶段；所述第一非发光阶段包括所述复位阶段和所述数据写入阶段；所述保持帧包括第二非发光阶段和所述发光阶段；所述第二非发光阶段未设置所述复位阶段和所述数据写入阶段；至少部分所述保持帧为第一保持帧在所述数据写入帧，各级所述第一移位寄存单元依次输出控制所述复位模块导通的所述第一扫描信号的使能电平；所述第二驱动信号线传输控制所述复位模块导通的所述第二驱动信号的使能电平；所述第一驱动信号线传输控制所述节点控制模块导通的所述第一驱动信号的使能电平；

在所述第一保持帧，与所述低频显示区中所述第一像素电路的所述复位模块电连接的所述第二驱动信号线传输所述第二驱动信号的非使能电平，与所述高频显示区中所述第二像素电路的所述节点控制模块电连接的所述第一驱动信号线传输所述第一驱动信号的使能电平，与所述低频显示区中所述像素电路的所述节点控制模块电连接的所述第一驱动信号线传输所述第一驱动信号的非使能电平，以及，至少与所述高频显示区中所述第二像素电路的所述复位模块电连接的所述第一移位寄存单元依次输出控制所述复位模块导通的所述第一扫描信号的使能电平。

12.根据权利要求11所述的显示面板，其特征在于，在所述第一保持帧，与所述低频显示区中各所述像素电路的复位模块电连接的各所述第一移位寄存单元依次输出所述第一扫描信号的使能电平，且所述第一移位寄存器的各所述第一移位寄存单元输出的所述第一扫描信号的使能电平依次移位；或者，

在所述第一保持帧，与所述低频显示区中各所述像素电路的所述复位模块电连接的各所述第一移位寄存单元均输出所述第一扫描信号的非使能电平。

13.根据权利要求11所述的显示面板，其特征在于，所述像素电路还包括数据写入模块和阈值补偿模块；

所述数据写入模块与所述驱动晶体管的第一极电连接，所述阈值补偿模块电连接于所述驱动晶体管的第二极与所述第二节点之间；

所述数据写入模块用于在所述数据写入阶段向所述第一节点写入数据电压；

所述阈值补偿模块用于在所述数据写入阶段补偿所述驱动晶体管的阈值电压至所述第一节点。

14.根据权利要求13所述的显示面板，其特征在于，各级所述第一移位寄存单元中，第i级所述第一移位寄存单元的信号输出端分别与第i行所述像素电路的所述阈值补偿模块电连接以及第i+1行所述像素电路的所述复位模块的第一控制端电连接；其中，i为正整数；

所述第一扫描信号还用于控制所述阈值补偿模块导通或断开。

15.根据权利要求14所述的显示面板，其特征在于，当第i行所述像素电路位于所述高频显示区，第i+1行所述像素电路位于所述低频显示区时，第i+1行所述像素电路为所述第一像素电路；所述低频显示区中除所述第一像素电路外的其它所述像素电路均为所述第二像素电路；

在所述第一保持帧，所述第二驱动信号的非使能电平的起始时刻位于第i级所述第一移位寄存单元输出的第一扫描信号的使能电平的起始时刻之前，且位于第i-1级所述第一移位寄存单元输出的所述第一扫描信号的使能电平的终止时刻之后；其中，i为大于或等于2的正整数。

16.根据权利要求14所述的显示面板，其特征在于，所述非显示区还包括第二移位寄存器，所述第二移位寄存器包括多个级联设置的第二移位寄存单元，各级所述第二移位寄存单元的信号输出端输出的第二扫描信号的使能电平依次移位；

其中，每一级所述第二移位寄存单元的信号输出端与位于同一行的至少部分所述像素电路的所述数据写入模块电连接；

其中，至少在所述数据写入帧，同一所述像素电路中，所述第一扫描信号的使能电平时间与所述第二扫描信号的使能电平时间交叠。

17.根据权利要求16所述的显示面板，其特征在于，所述第一移位寄存器中的所述第一移位寄存单元与所述第二移位寄存器中所述第二移位寄存单元为同一移位寄存单元；

所述移位寄存单元包括第一信号输出端和第二信号输出端，所述第一信号输出端为所述第一移位寄存单元的信号输出端，所述第二信号输出端为所述第二移位寄存单元的信号输出端。

18.根据权利要求17所述的显示面板，其特征在于，所述移位寄存单元包括第一时钟端、第二时钟端、第三时钟端、第一电平端、第二电平端、信号输入端、第一信号输出端、第二信号输出端、第一控制模块、第二控制模块、互控模块、第一输出模块和第二输出模块；

同一所述移位寄存单元中：

所述第一控制模块与所述第一输出模块和所述第二输出模块电连接于第三节点；所述第一控制模块还分别与所述第一时钟端和所述信号输入端电连接；所述第一控制模块用于响应所述第一时钟端的第一时钟信号以及所述信号输入端的输入信号，控制所述第三节点的电位；

所述第二控制模块与所述第一输出模块和所述第二输出模块电连接于第四节点；所述第二控制模块还分别与所述第一时钟端和所述第一电平端电连接；所述第二控制模块用于响应所述第一时钟端的第一时钟信号和所述第一电平端的第一电平信号，控制所述第四节点的电位；

所述互控模块分别与所述第三节点、所述第四节点、所述第一时钟端、第二时钟端和第二电平端电连接；所述互控模块用于响应所述第一时钟端的第一时钟信号和所述第三节点的电位，控制所述第四节点的电位，以及响应所述第二时钟端的第二时钟信号、所述第二电平端的第二电平信号和所述第四节点的电位，控制所述第三节点的电位；

所述第一输出模块还分别与所述第三时钟端、所述第二电平端和所述第一信号输出端电连接；所述第一输出模块用于在所述第三节点的电位的控制下，控制所述第一信号输出端输出所述第三时钟端的第三时钟信号的时间，以及用于在所述第四节点的电位的控制下，控制所述第一信号输出端输出所述第二电平端的第二电平信号的时间；

所述第二输出模块还分别与所述第二时钟端、所述第二电平端和所述第二信号输出端电连接；所述第二输出模块用于在所述第三节点的电位的控制下，控制所述第二信号输出端输出所述第二时钟端的第二时钟信号的时间，以及用于在所述第四节点的电位的控制下，控制所述第二信号输出端输出所述第二电平端的第二电平信号的时间。

19.根据权利要求18所述的显示面板，其特征在于，各级所述移位寄存单元中，第i+1级所述移位寄存单元的信号输入端与第i级所述移位寄存单元的第二信号输出端电连接；第一级所述移位寄存单元的信号输入端接收启动脉冲信号；其中，i为正整数；

第i级所述移位寄存单元接收的所述第一时钟信号复用为第i+1级所述移位寄存单元接收的所述第二时钟信号；和/或，第i级所述移位寄存单元接收的所述第二时钟信号复用为第i+1级所述移位寄存单元接收的所述第一时钟信号。

20.根据权利要求19所述的显示面板，其特征在于，第i级所述移位寄存单元接收的所述第一时钟信号复用为第i+2级所述移位寄存单元接收的第一时钟信号；

第i级所述移位寄存单元接收的所述第二时钟信号复用为第i+2级所述移位寄存单元接收的所述第二时钟信号。

21.根据权利要求19所述的显示面板，其特征在于，所述移位寄存器的每个驱动周期包括第一阶段和第二阶段，所述第一阶段的时间与所述数据写入帧的时间交叠，所述第二阶段的时间与所述保持帧的时间交叠；

至少在所述第一阶段，第i级所述移位寄存单元接收的所述第三时钟信号与第i级所述移位寄存单元接收的第二时钟信号相同，和/或，第i级所述移位寄存单元接收的所述第三时钟信号与第i+1级所述移位寄存单元接收的第一时钟信号相同。

22.一种显示面板的驱动方法，其特征在于，适用于权利要求1-21任一项所述的显示面板，所述显示面板的驱动方法包括：

获取所述显示面板的显示模式以及显示信号；

在确定所述显示面板的显示模式为第一显示模式时，根据所述显示信号确定所述显示面板的高频显示区和低频显示区；

其中，所述高频显示区中所述像素电路的所述复位模块的导通周期为T11，所述高频显示区中所述像素电路的所述节点控制模块的导通周期为T12；所述低频显示区中所述像素电路的所述复位模块的导通周期为T21，所述低频显示区中所述像素电路的所述节点控制模块的导通周期为T22；T21>T11，和/或，T22>T12。

23.一种显示装置，其特征在于，包括如权利要求1-21任一项所述的显示面板。