CN111627950B - 一种显示面板及其制造方法、显示装置 - Google Patents
一种显示面板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN111627950B CN111627950B CN202010429682.3A CN202010429682A CN111627950B CN 111627950 B CN111627950 B CN 111627950B CN 202010429682 A CN202010429682 A CN 202010429682A CN 111627950 B CN111627950 B CN 111627950B
- Authority
- CN
- China
- Prior art keywords
- substrate
- display panel
- thin film
- conductive layer
- panel according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 179
- 239000010409 thin film Substances 0.000 claims abstract description 60
- 239000003292 glue Substances 0.000 claims abstract description 49
- 238000002161 passivation Methods 0.000 claims description 29
- 238000005538 encapsulation Methods 0.000 claims description 24
- 239000010408 film Substances 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 18
- 239000007924 injection Substances 0.000 claims description 18
- 239000002159 nanocrystal Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 239000008393 encapsulating agent Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 8
- 239000000463 material Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- YBNMDCCMCLUHBL-UHFFFAOYSA-N (2,5-dioxopyrrolidin-1-yl) 4-pyren-1-ylbutanoate Chemical compound C=1C=C(C2=C34)C=CC3=CC=CC4=CC=C2C=1CCCC(=O)ON1C(=O)CCC1=O YBNMDCCMCLUHBL-UHFFFAOYSA-N 0.000 description 1
- 229910004262 HgTe Inorganic materials 0.000 description 1
- 229910002665 PbTe Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002707 nanocrystalline material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 1
- 239000004054 semiconductor nanocrystal Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
- H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及显示技术领域,尤其涉及一种显示面板及其制造方法、显示装置,其中,显示面板包括第一基板、第二基板和导电层组件,第一基板和第二基板平行且间隔,二者均透明,导电层组件包括覆盖第一基板靠近第二基板的一侧面的第一部分、覆盖第二基板靠近第一基板的一侧面的第二部分和连接第一部分和第二部分的第三部分,第一部分远离第一基板的一侧面设置有薄膜晶体管组件,第二部分远离第二基板的一侧面设置有像素组件,第一部分与第二部分之间填充有封装胶。本发明的显示面板结构简单且稳定性高,布线简单,成本低,便于实现高密度像素布置。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板及此显示面板的制造方法,以及包含此显示面板的显示装置。
背景技术
透明显示技术在日常生活中越来越普遍,例如户外广告机等。透明显示设备的能见度高,能够呈现出较多色彩艳丽的影像效果,且由于透明显示设备采用玻璃等透明材质的材料,其散热效果也比常规的显示设备低很多,有效地降低了耗能。
目前透明显示设备的薄膜晶体管和芯片设置在同一个玻璃基板上,在芯片印刷粘接时,容易压住薄膜晶体管,从而导致薄膜晶体管发生断线和短路,降低了产品的良率,而且薄膜晶体管和芯片设置在同一个玻璃基板上,无法实现高密度芯片的布置,芯片的数量少,透明显示设备的显示亮度低,如果采用多层板布置薄膜晶体管和芯片,线路走线复杂程度高,增加了制造成本。
发明内容
本发明实施例提供一种显示面板及其制造方法、显示装置,以解决上述技术问题。
第一方面,提供一种显示面板,包括第一基板、第二基板和导电层组件,所述第一基板和所述第二基板平行且间隔,二者均透明,所述导电层组件包括覆盖所述第一基板靠近所述第二基板的一侧面的第一部分、覆盖所述第二基板靠近所述第一基板的一侧面的第二部分和连接所述第一部分和所述第二部分的第三部分,所述第一部分远离所述第一基板的一侧面设置有薄膜晶体管组件,所述第二部分远离所述第二基板的一侧面设置有像素组件,所述第一部分与所述第二部分之间填充有封装胶。
通过将薄膜晶体管组件与像素组件分别设置于不同的基板上,在印刷过程中可以避免挤压薄膜晶体管组件,即不用考虑压力导致薄膜晶体管组件短路的问题,提升了印刷效果和产品的良率,且分开设置还能简化薄膜晶体管组件和像素组件的排布,便于实现高密度透明显示的需求,另外,使用同一导电层组件进行布线和实现电导通,有效地简化了线路布置,降低了制造成本;通过设置两层基板,可以对薄膜晶体管组件与所述像素组件进行保护,提升显示面板的可靠性。
在本发明的可能的实施方式中,所述第一基板和所述第二基板尺寸一致,所述封装胶不凸出于所述第一基板和所述第二基板的周部。
在本发明的可能的实施方式中,所述导电层组件包括沿显示面板的厚度方向依次设置的第一钝化层、绝缘层、第二钝化层和导电层,所述导电层为透明导电薄膜。
在本发明的可能的实施方式中,所述导电层为ITO薄膜层或纳米晶体薄膜层。
在本发明的可能的实施方式中,所述第一钝化层和所述第二钝化层均为柔性钝化层。
在本发明的可能的实施方式中,所述像素组件包括多个像素单元,每个所述像素单元均包括多个子像素,所述子像素为倒装芯片,所述第二基板背离所述像素组件的一侧面为显示侧面。
在本发明的可能的实施方式中,所述像素组件包括多个像素单元,每个所述像素单元均包括多个子像素,所述薄膜晶体管组件包括多个薄膜晶体管,所述薄膜晶体管至少部分正对两个所述子像素之间的区域。
在本发明的可能的实施方式中,所述封装胶为光固化胶。
在本发明的可能的实施方式中,所述封装胶为UV胶。
在本发明的可能的实施方式中,所述显示面板的厚度为1.2mm~2.6mm。
第二方面,提供一种显示面板的制造方法,包括如下步骤:
步骤S100、提供透明的第一基板和第二基板,使所述第一基板和所述第二基板并排并间隔;
步骤S200、在所述第一基板和所述第二基板的上方设置一导电层组件,并在所述导电层组件上分别对应第一基板和所述第二基板的位置布置薄膜晶体管组件和像素组件;
步骤S300、翻转所述第二基板180度,使所述第二基板间隔位于所述第一基板的正上方;
步骤S400、在所述第一基板和所述第二基板之间注入封装胶进行封装。
在本发明的可能的实施方式中,在所述步骤S200与所述步骤S300之间还设置步骤S210,所述第一基板上沿其周部环形涂覆一圈所述封装胶以在所述第一基板上形成支撑围壁,在所述支撑围壁上留出注胶口。
在本发明的可能的实施方式中,所述步骤S400具体为:先通过所述注胶口对所述第一基板和所述第二基板之间的区域抽真空,然后再通过所述注胶口向所述第一基板和所述第二基板之间的区域注入所述封装胶。
第三方面,提供一种显示装置,包括所述的显示面板。
附图说明
为了更清楚地说明本发明实施例或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例或相关技术的简化示意图,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例的显示面板的剖视示意图。
图2为本发明实施例的第一基板和第二基板上设置第一钝化层的状态示意图。
图3为本发明实施例的导电层组件成型后以及薄膜晶体管组件布置后的状态示意图。
图4为本发明实施例的像素组件布置后的状态示意图。
图5为本发明实施例的第二基板相对于第一基板翻转的状态示意图。
图6为本发明实施例的第二基板相对于第一基板翻转180度后的状态示意图。
图7为本发明实施例的显示面板的正视示意图。
图8为本发明实施例的子像素的剖视示意图。
图9为现有的倒装芯片的剖视示意图。
图中:
1、第一基板;2、第二基板;3、导电层组件;31、第一部分;32、第二部分;33、第三部分;34、第一钝化层;35、绝缘层;36、第二钝化层;37、导电层;4、薄膜晶体管;41、源极;42、漏极;43、栅极;44、有源层;45、欧姆接触层;5、子像素;51、衬底层;52、缓冲层;53、DBR反射层;54、n型半导体层;55、量子阱发光层;56、p型半导体层;57、p型接触层;58、钝化层;59、P电极;510、N电极;6、封装胶。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明实施例的描述中,除非另有明确的规定和限定,术语“相连”、“连接”、“固定”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明实施例中的具体含义。
在本发明实施例中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
图1为本发明实施例的显示面板的剖视示意图。如图1所示,本发明实施例的显示面板包括第一基板1、第二基板2和导电层组件3,第一基板1和第二基板2平行且间隔,二者均透明,导电层组件3包括覆盖第一基板1靠近第二基板2的一侧面的第一部分31、覆盖第二基板2靠近第一基板1的一侧面的第二部分32和连接第一部分31和第二部分32的第三部分33,第一部分31远离第一基板1的一侧面设置有薄膜晶体管组件,第二部分32远离第二基板2的一侧面设置有像素组件,第一部分31与第二部分32之间填充有封装胶6。通过将薄膜晶体管组件与像素组件分别设置于不同的基板上,在印刷过程中可以避免挤压薄膜晶体管组件,即不用考虑压力导致薄膜晶体管组件短路的问题,提升了印刷效果和产品的良率,且分开设置还能简化薄膜晶体管组件和像素组件的排布,便于实现高密度透明显示的需求,另外,使用同一导电层组件3进行布线和实现电导通,有效地简化了线路布置,降低了制造成本;通过设置两层基板,可以对薄膜晶体管组件与像素组件进行保护,提升显示面板的可靠性。
一实施例中,第一基板1和第二基板2尺寸一致,封装胶6不凸出于第一基板1和第二基板2的周部。通过将两个基板的尺寸设置为一致,保证像素组件全部位于两个基板之间,保护作用更加全面;通过将封装胶6设置为不凸出于两个基板的周部,不仅可以辅助基板对像素组件实施更加全面的保护,还可以使显示面板的整体外观更加美观。
优选地,封装胶6与第一基板1和第二基板2的周部平齐。
在本实施例中,第一基板1和第二基板2可以采用透光率高的玻璃制成。玻璃的透光率高,且材料特性决定了其不易发生变形,因此也不会挤压薄膜晶体管组件和像素组件。优选地,第一基板1和第二基板2采用钢化玻璃制成。当然,不限于将第一基板1和第二基板2采用玻璃制成,还可以采用其他的透明材料,比如PI(聚酰亚胺)透明板。
更加优选的,第一基板1的厚度等于第二基板2的厚度。两个基板的厚度一致,可以保证两个基板的上表面可以位于同一平面,进而使制作成型的导电层组件3的厚度能够均匀。具体地,第一基板1和第二基板2的厚度为0.5mm~1.2mm,组装成型后的显示面板的厚度为1.2mm~2.6mm。
当然,不限于将第一基板1和第二基板2的厚度设置为一致,还可以将第二基板2的厚度设置为大于第一基板1的厚度,或者,第一基板1的厚度大于第二基板2的厚度。另外,两个基板的材质可以相同,也可以不同。
一实施例中,导电层组件3包括沿第一基板1的厚度方向依次设置的第一钝化层34、绝缘层35、第二钝化层36和导电层37,导电层37为透明导电薄膜。通过将导电层37设置为透明导电薄膜,不仅可以作为连接线路,实现薄膜晶体管组件和像素组件电导通,还能提高整个显示面板的透明度。
可选地,导电层37为ITO薄膜层或纳米晶体薄膜层。
ITO薄膜是一种n型半导体材料,具有高的导电率、高的可见光透过率、高的机械硬度和良好的化学稳定性。它是液晶显示器(LCD)、等离子显示器(PDP)、电致发光显示器(EL/OLED)、触摸屏(TouchPanel)、太阳能电池以及其他电子仪表的透明电极最常用的薄膜材料。
纳米晶体(Nanocrystals,NCs)是指晶粒尺寸为1~100nm的晶体材料,由于晶粒极微小,晶体表面所占的比例就相应较大,成为了其结构的重要部分,使纳米晶体呈现出与普通单晶和多晶不同的性能。半导体纳米晶体是一类较为特殊的纳米晶体材料,其粒径一般不超过其激子的玻尔半径,因而具有量子限域效应以及其他一些独特的性能。
优选地,导电层37为CdSe纳米晶体薄膜、HgTe纳米晶体薄膜、PbSe纳米晶体薄膜、PbTe纳米晶体薄膜、Ge纳米晶体薄膜、Si纳米晶体薄膜等等。
第一钝化层34和第二钝化层36均为柔性钝化层。通过将钝化层设置为柔性结构,可以保证第二基板2在相对于第一基板1翻转时钝化层不会断裂,此柔性的钝化层在一定程度上还能对导电层37进行保护,防止导电层37的线路折断。
具体地,第一钝化层34和第二钝化层36为通过沉积SiNx的方式形成的薄膜层。
一实施例中,薄膜晶体管组件包括多个薄膜晶体管4,多个薄膜晶体管4间隔排布在导电层组件3上,多个薄膜晶体管4的排布方式可以为有序,也可以为无序,在本实施例中,多个薄膜晶体管4采用有序的方式排列,具体地,多个薄膜晶体管4阵列排布在导电层组件3上。
薄膜晶体管4包括源极41、漏极42和栅极43,源极41和漏极42设置在第二钝化层36与绝缘层35之间,栅极43设置在绝缘层35与第一钝化层34之间,与有源层44位置对应,源极41和漏极42通过有源层44连接,导电层37穿过第二钝化层36与漏极42连接,绝缘层35为栅极绝缘层35,有源层44的上方设置欧姆接触层45,欧姆接触层45连接源极41和漏极42。有源层44由半导体材料制成,它是薄膜晶体管4(TFT)的载流子传输层,是整个薄膜晶体管4最为关键的部件。
TFT驱动电路可以是用于驱动有源矩阵(AM:active matrix)的电路,或者是用于驱动无源矩阵(PM:passive matrix)的电路。
一实施例中,像素组件包括多个像素单元,每个像素单元均包括多个子像素5,子像素5为倒装芯片,第二基板2背离像素组件的一侧面为显示侧面。通过将子像素5设置为倒装芯片,可以增加子像素5的出光率。
如图7所示,每个子像素5均从第二基板2的显示侧面一侧出光,即显示面板的正面出光,可以有效地提升出光率,进而提升显示面板的正面亮度。
如图8所示,子像素5包括衬底层51,此衬底层51上依次设置缓冲层52、DBR(分布布拉格反射)反射层53、n型半导体层54、量子阱发光层55、p型半导体层56、p型接触层57和钝化层58,P电极59与p型半导体层56接触,N电极510与n型半导体层54接触。本实施例将DBR反射层53设置在量子阱发光层55的上方,可以实现光从固定子像素5的第二基板2的显示侧面发出,进而实现显示面板的正面出光。
常规的倒装芯片如图9所示,其DBR反射层53是设置在量子阱发光层55的下方,因此常规的倒装芯片是朝向显示面板的背面出光,然后光线经过反射后在从显示面板的正面出光,这样光路径增加,消耗了光的能量,降低了显示面板的正面的亮度。
具体地,多个像素单元阵列排布在第二部分32上。
另外,薄膜晶体管4至少部分正对两个子像素5之间的区域。利用子像素5之间的区域容纳部分的薄膜晶体管4,可以缩小第一基板1和第二基板2之间间距,进而缩小显示面板的整体厚度,便于实现薄型化的显示面板。
一实施例中,封装胶6为光固化胶。通过将封装胶6设置为光固化胶,此光固化胶在固化过程中不会影响薄膜晶体管4和子像素5。优选地,封装胶6为UV胶。更加优选地,封装胶6为环氧丙烯酸酯。
子像素5为LED芯片,每个像素单元包括三个不同发光颜色的LED芯片。例如,像素单元包括发出红色光的红色发光芯片、发出绿色光的绿色发光芯片和发出蓝色光的蓝色发光芯片。或者采用同一颜色或者至少两个相同颜色的芯片搭配不同的荧光粉以发出三种不同发光颜色。
LED芯片的固定方式可以采用粘结材料固定在导电层37上。粘结材料为助焊剂或锡膏或银浆或各向异性导电胶。
向异性导电胶形成的膜层为各向异性导电膜(anisotropic conductive film)配备为使LED芯片与薄膜晶体管4相互电连接。各向异性导电膜包括具有绝缘性的粘接性有机材料,且在内部均匀地分散有用于电连接的导电性粒子。并且,各向异性导电膜具有如下的性质:虽然在厚度方向上具有导电性,但在面方向具有绝缘性。并且,由于具有粘接性,所以能够使需要电连接的LED芯片与薄膜晶体管4接合。尤其,可以有利于接合如ITO等难以在高温下焊接的电极。
本发明实施例还提供一种显示面板的制造方法,用于制造如上任意实施例的显示面板,如图1至6所示,包括如下步骤:
步骤S100、提供透明的第一基板1和第二基板2,使第一基板1和第二基板2并排并间隔;
步骤S200、在第一基板1和第二基板2的上方设置一导电层组件3,并在导电层组件3上分别对应第一基板1和第二基板2的位置布置薄膜晶体管组件和像素组件;
步骤S300、使第二基板2翻转180度,使第二基板2间隔位于第一基板1的正上方;
步骤S400、在第一基板1和第二基板2之间注入封装胶6进行封装。
通过并排设置第一基板1和第二基板2,便于在两个基板上设置导电层组件3以及布置薄膜晶体管组件和像素组件,且像素组件可以单独进行印刷固定,不会影响薄膜晶体管组件,也不会挤压薄膜晶体管组件,完全杜绝了薄膜晶体管组件上的电路损坏和短路;通过在布置好薄膜晶体管组件和像素组件后使第二基板2翻转180度,使得第二基板2能够位于第一基板1的正上方,而薄膜晶体管组件和像素组件位于两个基板的内侧,基板能够对薄膜晶体管组件和像素组件实施有效的保护,且降低了注胶封装的难度,另外,还降低了整个显示面板显示侧面的平整度要求。
在本实施例中,在步骤S200与步骤S300之间还设置步骤S210,第一基板1上沿其周部环形涂覆一圈封装胶6以在第一基板1上形成支撑围壁(图上未示出),在支撑围壁上留出注胶口(图上未示出)。通过先封装边缘部分,可以形成支撑围壁支撑住第二基板2,有效防止薄膜晶体管组件和像素组件在封装过程中发生相互碰撞。
具体地,支撑围壁的厚度为100μm~200μm。此高度的支撑围壁可有效防止膜晶体管组件和像素组件在封装过程中发生相互碰撞。
进一步地,第一基板1周部环形涂覆封装胶6后,先翻转第二基板2使其位于第一基板1的正上方,调整好第二基板2的位置后,再对此位置的封装胶6进行完全固化处理。优选地,封装胶6为UV光固化胶,因此封装胶6采用紫外光照射进行固化,固化的时间为10s~50s。
步骤S400具体为:先通过注胶口对第一基板1和第二基板2之间的区域抽真空,然后再通过注胶口向第一基板1和第二基板2之间的区域注入封装胶6。在边缘封装后先进行抽真空处理,可以有效防止两个基板中部区域在注胶时产生气泡等缺陷。
具体地,注胶口的尺寸大于注胶设备的注胶嘴的尺寸,以利于注胶过程中气泡等逸出。优选地,注胶口的尺寸比注胶设备的注胶嘴的尺寸大1mm~2mm。
在封装胶6充满整个第一基板1和第二基板2之间的区域后再进行热固化,以对显示面板实施有效地保护。
本发明还提供一种显示装置,包括如上任意实施例的显示面板,显示面板的具体结构此处不再赘述。
在本说明书的描述中,参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理,而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释,本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式,这些方式都将落入本发明的保护范围之内。
Claims (14)
1.一种显示面板,其特征在于,包括第一基板、第二基板和导电层组件,所述第一基板和所述第二基板平行且间隔,二者均透明,所述导电层组件包括覆盖所述第一基板靠近所述第二基板的一侧面的第一部分、覆盖所述第二基板靠近所述第一基板的一侧面的第二部分和连接所述第一部分和所述第二部分的第三部分,所述第一部分远离所述第一基板的一侧面设置有薄膜晶体管组件,所述第二部分远离所述第二基板的一侧面设置有像素组件,所述薄膜晶体管组件和所述像素组件使用同一所述导电层组件进行布线和实现电导通,所述第一部分与所述第二部分之间填充有封装胶。
2.根据权利要求1所述的显示面板,其特征在于:所述第一基板和所述第二基板尺寸一致,所述封装胶不凸出于所述第一基板和所述第二基板的周部。
3.根据权利要求1所述的显示面板,其特征在于:所述导电层组件包括沿显示面板的厚度方向依次设置的第一钝化层、绝缘层、第二钝化层和导电层,所述导电层为透明导电薄膜。
4.根据权利要求3所述的显示面板,其特征在于:所述导电层为ITO薄膜层或纳米晶体薄膜层。
5.根据权利要求3所述的显示面板,其特征在于:所述第一钝化层和所述第二钝化层均为柔性钝化层。
6.根据权利要求1所述的显示面板,其特征在于:所述像素组件包括多个像素单元,每个所述像素单元均包括多个子像素,所述子像素为倒装芯片,所述第二基板背离所述像素组件的一侧面为显示侧面。
7.根据权利要求1所述的显示面板,其特征在于:所述像素组件包括多个像素单元,每个所述像素单元均包括多个子像素,所述薄膜晶体管组件包括多个薄膜晶体管,所述薄膜晶体管至少部分正对两个所述子像素之间的区域。
8.根据权利要求1所述的显示面板,其特征在于:所述封装胶为光固化胶。
9.根据权利要求8所述的显示面板,其特征在于:所述封装胶为UV胶。
10.根据权利要求1所述的显示面板,其特征在于:所述显示面板的厚度为1.2mm~2.6mm。
11.一种显示面板的制造方法,其特征在于:用于制造如权利要求1至10任一项所述的显示面板,包括如下步骤:
步骤S100、提供透明的第一基板和第二基板,使所述第一基板和所述第二基板并排并间隔;
步骤S200、在所述第一基板和所述第二基板的上方设置一导电层组件,并在所述导电层组件上分别对应第一基板和所述第二基板的位置布置薄膜晶体管组件和像素组件;
步骤S300、翻转所述第二基板180度,使所述第二基板间隔位于所述第一基板的正上方;
步骤S400、在所述第一基板和所述第二基板之间注入封装胶进行封装。
12.根据权利要求11所述的显示面板的制造方法,其特征在于:在所述步骤S200与所述步骤S300之间还设置步骤S210,所述第一基板上沿其周部环形涂覆一圈所述封装胶以在所述第一基板上形成支撑围壁,在所述支撑围壁上留出注胶口。
13.根据权利要求12所述的显示面板的制造方法,其特征在于:所述步骤S400具体为:先通过所述注胶口对所述第一基板和所述第二基板之间的区域抽真空,然后再通过所述注胶口向所述第一基板和所述第二基板之间的区域注入所述封装胶。
14.一种显示装置,其特征在于,包括如权利要求1至10任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010429682.3A CN111627950B (zh) | 2020-05-19 | 2020-05-19 | 一种显示面板及其制造方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010429682.3A CN111627950B (zh) | 2020-05-19 | 2020-05-19 | 一种显示面板及其制造方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111627950A CN111627950A (zh) | 2020-09-04 |
CN111627950B true CN111627950B (zh) | 2022-11-25 |
Family
ID=72258958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010429682.3A Active CN111627950B (zh) | 2020-05-19 | 2020-05-19 | 一种显示面板及其制造方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111627950B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10357472B4 (de) * | 2002-12-13 | 2010-05-12 | Lg Display Co., Ltd. | Organisches Doppeltafel-Elektrolumineszenzdisplay und Verfahren zu dessen Herstellung |
JP2012198536A (ja) * | 2011-03-10 | 2012-10-18 | Sumitomo Chemical Co Ltd | アクティブマトリクス型表示装置とその製造方法 |
CN108155220B (zh) * | 2018-01-29 | 2019-08-02 | 武汉华星光电半导体显示技术有限公司 | 显示装置的制造方法 |
-
2020
- 2020-05-19 CN CN202010429682.3A patent/CN111627950B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111627950A (zh) | 2020-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021007998A1 (zh) | 显示面板、显示模组及显示装置 | |
CN118073510A (zh) | 微型led显示装置 | |
KR102635781B1 (ko) | 배선 필름 및 그를 포함한 표시 장치 | |
CN110010655A (zh) | 显示装置 | |
TWI619244B (zh) | 有機發光二極體顯示器 | |
WO2020103349A1 (zh) | Oled显示装置及其制作方法 | |
WO2020199234A1 (zh) | 有源矩阵微发光二极管显示面板 | |
CN110034158A (zh) | 显示装置 | |
TWI423718B (zh) | 有機電致發光裝置及具有此有機電致發光裝置的電子裝置 | |
US20230005962A1 (en) | Display device | |
KR102401089B1 (ko) | 표시 장치 | |
KR102094143B1 (ko) | 유기발광다이오드 표시장치의 제조방법 | |
CN111627950B (zh) | 一种显示面板及其制造方法、显示装置 | |
KR102650144B1 (ko) | 표시 장치 및 표시 장치 제조 방법 | |
KR20210061957A (ko) | 사이드 배선 제조 장치, 사이드 배선 제조 방법 및 표시 장치 제조 방법 | |
KR102433358B1 (ko) | 표시 장치 | |
WO2023024997A1 (zh) | 一种显示基板及其制备方法、显示装置 | |
CN111596479B (zh) | 一种显示面板及其制造方法、显示装置 | |
CN113921568A (zh) | 显示装置 | |
CN100379013C (zh) | 有机电激发光面板装置 | |
CN110634923A (zh) | 一种双面amoled显示面板及其制备方法 | |
KR20170055591A (ko) | 유기발광 소자를 포함하는 유기발광 표시장치 및 그 제조방법 | |
KR20210149930A (ko) | 표시 장치 | |
US20240213228A1 (en) | Display device | |
US20230215905A1 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |