[go: up one dir, main page]

CN111613576A - 一种阵列基板及其制造方法 - Google Patents

一种阵列基板及其制造方法 Download PDF

Info

Publication number
CN111613576A
CN111613576A CN202010434763.2A CN202010434763A CN111613576A CN 111613576 A CN111613576 A CN 111613576A CN 202010434763 A CN202010434763 A CN 202010434763A CN 111613576 A CN111613576 A CN 111613576A
Authority
CN
China
Prior art keywords
layer
metal
electrode
region
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010434763.2A
Other languages
English (en)
Inventor
黄霜霜
阳志林
马国永
喻玥
李连峰
赵辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing CEC Panda LCD Technology Co Ltd
Original Assignee
Nanjing East China Electronic Information Technology Co ltd
Nanjing CEC Panda LCD Technology Co Ltd
Nanjing CEC Panda FPD Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing East China Electronic Information Technology Co ltd, Nanjing CEC Panda LCD Technology Co Ltd, Nanjing CEC Panda FPD Technology Co Ltd filed Critical Nanjing East China Electronic Information Technology Co ltd
Priority to CN202010434763.2A priority Critical patent/CN111613576A/zh
Publication of CN111613576A publication Critical patent/CN111613576A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板及其制造方法，制造方法包括如下步骤：依次沉积金属氧化物半导体层和第二金属层，首先经曝光和刻蚀，去除位于像素电极所在区域的第二金属层，保留位于沟道区域上方的第二金属层，并形成位于像素区域的源极和漏极未分开的临时金属层和位于外围区域的桥接部；然后对未被第二金属层覆盖的金属氧化物半导体层进行低阻抗化处理形成像素电极。本发明利用1道光罩形成临时金属层和临时半导体层区域，通过离子注入方式形成像素电极，利用临时金属层对半导体层区域进行遮蔽保护了半导体层区域，通过对金属氧化物半导体层和第二层金属层采用连续两次湿法刻蚀形成像素电极、源极、漏极和沟道区域。

Description

一种阵列基板及其制造方法
技术领域
本发明属于面板显示的技术领域，尤其涉及一种阵列基板及其制造方法。
背景技术
近年来，显示器件不断在向着大尺寸、窄边框、低功耗、高分辨率、高刷新率、柔性化方向等发展，金属氧化物半导体层与采用铜形成栅极线和数据线的技术显示面板行业具有天然的优势。同时，随着TFT-LCD显示技术不断发展，降低显示面板生产成本逐渐成为每个企业生产的首选课题，液晶显示面板由阵列基板和彩膜基板通过成盒工艺组立而成，其中的阵列基板是采用多道光罩在不同层别上进行定义图形，每一层图形制备工艺都包括清洗、成膜、光阻涂覆、掩膜曝光、显影、刻蚀和剥离这些工序，通过多次循环这些工序，最终完成阵列基板的制备。为了降低面板生产成本和提升产品良品率，工程技术人员专注于减少使用光罩次数。
传统非晶硅的阵列基板采用FFS显示技术，其量产制造工艺使用5道光罩或者6道光罩技术，对于金属氧化物而言，由于其工艺稳定性较非晶硅复杂，现有主要量产工艺技术为9道光罩(沟道蚀刻阻挡型)，也有部分采用8道光罩工艺(背沟道蚀刻型)，也有工程技术在进行7道光罩工艺(背沟道蚀刻型)，但这些减光罩技术在金属氧化物TFT器件工艺的制备过程中依然相对繁杂。
以7道光罩作为例子，如图1和图2所示，制造步骤为：第一步：采用第1道光罩在基板10上形成栅极20；第二步：形成覆盖栅极20的栅极绝缘层30；第三步：采用第2道光罩形成位于栅极20上方的半导体有源层40；第四步：采用第3道光罩在外围区域形成与栅极10接触的第一接触孔；第五步：采用第4道光罩在像素区域形成分别与半导体有源层40接触的源极51和漏极52，在外围区域形成位于第一接触孔内且与栅极10接触的源漏连接电极53；第六步：整面铺设第一绝缘层60；第七步：采用第5道光罩形成公共电极70；第七步：整面铺设第二绝缘层80；第八步，采用第6道光罩形成位于漏极52上的第二接触孔；第九步：采用第7道光罩形成像素电极90且像素电极90通过第二接触孔与漏极52接触。
发明内容
本发明的目的在于提供一种降低生产成本和精简工艺流程的阵列基板及其制造方法。
本发明提供一种阵列基板的制造方法，包括如下步骤：
S1：在基板上沉积第一层金属层，对第一金属层进行刻蚀在像素区域形成栅极，在外围区域形成第一层金属线；然后形成覆盖第一金属层的栅极绝缘层；
S2：依次沉积金属氧化物半导体层和第二金属层，首先经曝光和刻蚀，去除位于像素电极所在区域的第二金属层，保留位于沟道区域上方的第二金属层，并形成位于像素区域的源极和漏极未分开的临时金属层和位于外围区域的桥接部；然后对未被第二金属层覆盖的金属氧化物半导体层进行低阻抗化处理形成像素电极；
S3：首先采用光阻覆盖像素电极、桥接部、数据线所在区域、源极所在区域和漏极所在区域；然后进行刻蚀形成位于源极所在区域和漏极所在区域之间的半导体沟道；最后进行剥离光阻形成源极和漏极；
S4：在步骤S3的基础上沉积保护层，同时在外围区域的第一层金属线上形成第一接触孔和桥接部上形成第二接触孔；
S5：首先整面铺透明电极，然后涂覆光阻和曝光刻蚀在像素区域形成独立的公共电极，在外围区域形成连接第一层金属线和桥接部连接的透明金属导体层。
优选地，步骤S1中，第一金属层的膜厚为
Figure BDA0002501801040000031
其膜层结构为单层金属铜或铝或双层结构。
优选地，步骤S2中，第二金属层的膜厚为
Figure BDA0002501801040000032
其膜层结构为双层金属结构。
优选地，金属氧化物半导体层的膜厚为
Figure BDA0002501801040000033
优选地，金属氧化物半导体层的材料为铟镓锌氧化物或铟锌氧化物或掺杂Sn元素的铟镓锌氧化物。
优选地，步骤S1和S2中，位于外围区域的桥接部和第一层金属线在空间不重叠。
优选地，步骤S2中，采用等离子对裸露的金属氧化物半导体层进行低电阻化处理形成像素电极。
优选地，步骤S4中的保护层的膜厚为
Figure BDA0002501801040000034
保护层包括由二氧化硅形成的下层保护层和由氮化硅形成的上层保护层。
本发明还提供一种阵列基板，其包括纵横交错的栅极线和数据线、由栅极线和数据线交叉限定的像素区域、位于像素区域内的像素电极位于栅极线和数据线交叉处的TFT开关、覆盖栅极线的栅极绝缘层、覆盖TFT开关的保护层以及位于保护层上的共用电极，其中TFT开关包括与栅极线连接的栅极、与数据线连接的源极、漏极、均与源极和漏极接触且位于栅极上方的半导体层区域；所述像素电极与半导体层区域位于同层且由金属氧化物半导体材料经过离子注入形成的。
优选地，阵列基板还包括位于外围区域且与栅极同时形成的第一层金属线、与源极同时形成的桥接部、位于第二层金属线下方的外围半导体层区域以及与共用电极同时形成的透明金属导体层，其中第一层金属线和外围半导体层区域之间隔着栅极绝缘层，通过透明金属导体层连接第一层金属线和桥接部。
本发明利用1道光罩形成临时金属层和临时半导体层区域，通过离子注入方式形成像素电极，利用临时金属层对半导体层区域进行遮蔽保护了半导体层区域，通过对金属氧化物半导体层和第二层金属层采用连续两次湿法刻蚀形成像素电极、源极、漏极和沟道区域；本发明解决了金属氧化物FFS显示技术9道光罩工艺制造成本高，工艺复杂的问题；通过5道光罩实现了降低生产成本和精简工艺流程的优点。
附图说明
图1为现有阵列基板的像素区域的示意图；
图2为图1所示阵列基板的外围区域的示意图；
图3和图4为本发明阵列基板制造方法的步骤之一的结构示意图；
图5至图7为本发明阵列基板制造方法的步骤之二的结构示意图；
图8和图9为本发明阵列基板制造方法的步骤之三的结构示意图；
图10为本发明阵列基板制造方法的步骤之四的结构示意图；
图11为本发明阵列基板制造方法的步骤之五的结构示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
本发明揭示一种阵列基板的制造方法，阵列基板的制造方法通过将像素电极、半导体层和源漏极集成到一道掩膜版上，半导体层和像素电极层同层设置，并且同时形成，通过离子注入的方式，利用第二层金属的遮蔽将半导体像素电极导体化，再通过刻蚀形成像素电极、源漏极及半导体沟道，最终实现减少掩膜版数量，5道掩膜版完成生产，提升生产效率，降低生产成本的目的。
本发明阵列基板的制造方法，包括如下步骤：
S1：如图3和图4所示，在基板1上沉积第一金属层2，对第一金属层2进行刻蚀在像素区域形成栅极M11和栅极M11连接的栅极线(图未示)，在外围区域形成第一层金属线M12，然后形成覆盖第一金属层2的栅极绝缘层。
如图3所示，首先在基板1上采用物理气相沉积方式形成第一金属层2，其膜厚为
Figure BDA0002501801040000061
其膜层结构可以为单层金属铜或铝，也可以是双层结构，其底层是钛、钼或者钼铌合金，上层为金属铜或金属铝；然后，在第一金属层2上涂覆光阻、曝光显影和刻蚀形成图形如图4所示，位于像素区域的栅极M11及外围区域的第一层金属线M12；最后然后沉积覆盖第一金属层2的栅极绝缘层，栅极绝缘层包括位于第一金属层2上的下层绝缘层3和位于下层绝缘层3上的上层绝缘层4的叠层结构。
S2：如图5至图7所示，依次沉积金属氧化物半导体层5和第二金属层6，首先经曝光和刻蚀，去除位于像素电极所在区域的第二金属层6，保留位于沟道区域上方的第二金属层6，并形成位于像素区域的源极和漏极未分开的临时金属层M21和位于外围区域的桥接部M2；然后采用氢等离子体(H+Plasma)等方式对未被第二金属层6覆盖的金属氧化物半导体层5进行低阻抗化处理形成像素电极OS12。
如图5所示，金属氧化物半导体层5作为临时半导体层区域，通过物理气相沉积依次形成金属氧化物半导体层5和第二金属层6，其中金属氧化物半导体层5的膜厚为
Figure BDA0002501801040000062
金属氧化物半导体层5的材料为铟镓锌氧化物(IGZO)或铟锌氧化物(IZO)或掺杂Sn等元素的铟镓锌氧化物(IGZO)亦或是其混合物构成；第二金属层6的膜厚为
Figure BDA0002501801040000071
其膜层结构为双层金属结构，其底层是钛或者钛合金、钼或者钼铌合金，上层为金属铜。
如图6所示，经过涂胶、曝光、显影及对第二金属层6进行蚀刻工艺，形成位于像素区域的源极和漏极未分开的临时金属层M21、与源极连接的数据线和位于外围区域的桥接部M22，同时刻蚀掉位于像素电极所在区域的第二金属层6，使得位于像素电极所在区域的金属氧化物半导体5裸露，也就是说除了被临时金属层M21和桥接部M22覆盖的区域，金属氧化物半导体5都裸露。
其中，位于外围区域的桥接部M22和第一层金属线M12在空间不重叠。
如图7所示，采用H+Plasma(等离子)等方式对裸露的金属氧化物半导体层5进行低电阻化处理形成像素电极OS12和位于外围区域的金属氧化物处区域OS12，金属氧化物半导体层5被临时金属层M21和桥接部M2覆盖的区域分别为半导体层区域OS11和外围半导体层区域OS13。
S3：如图8和图9所示，首先采用光阻100覆盖像素电极OS12、桥接部M22、数据线所在区域、源极所在区域和漏极所在区域；然后进行刻蚀形成位于源极所在区域和漏极所在区域之间的半导体沟道；最后再进行剥离光阻100形成源极M23、漏极M24和与源极M23连接的数据线(图未示)。
如图8所示，经涂胶、曝光、显影工艺，将像素电极OS12、桥接部M22、源极所在区域和漏极所在区域采用光阻100覆盖；如图9所示，先进行金属氧化物半导体层5的蚀刻形成位于源极所在区域和漏极所在区域之间的半导体沟道，再进行剥离光阻100使得第二金属层6形成源极M23和漏极M24。至此，完成像素电极、源极漏极、半导体沟道的制作。在刻蚀液的选取上需做如下要求：金属刻蚀液对金属氧化物无损伤；金属氧化物刻蚀液对金属的刻蚀速率不能过大。
S4：如图10所示，在步骤S3的基础上沉积保护层，同时在非显示端子区域(即外围区域)的第一层金属线M12上形成第一接触孔101和桥接部M22上形成第二接触孔102。
如图10所示，首先，采用化学气相沉积形成保护层，其膜厚为
Figure BDA0002501801040000082
保护层为双层结构，保护层包括由二氧化硅形成的下层保护层7和由氮化硅形成的上层保护层8。然后经过曝光和干刻工艺后，在外围区域的第一层金属线M12上形成第一接触孔101和桥接部M22上形成第二接触孔102。
S5：如图11所示，首先整面铺透明电极9，然后涂覆光阻(图未示)和曝光刻蚀在像素区域形成独立的公共电极C91，在外围区域形成连接第一层金属线M12和桥接部M22连接的透明金属导体层C92。
如图11所示，首先，利用物理气相沉积方式形成透明共用电极9，将像素区域和外围区域全部覆盖，其膜厚为
Figure BDA0002501801040000081
然后，涂覆光阻、曝光显影和一次湿法刻蚀形成图形如图11所示，在像素区域形成共用电极C91，在外围区域形成透明金属导体层C92，透明金属导体层C92位于第一接触孔101和第二接触孔102内可将第一层金属线M12和桥接部M22连接。
本发明还提供一种阵列基板，其包括纵横交错的栅极线和数据线、由栅极线和数据线交叉限定的像素区域、位于像素区域内的像素电极OS12位于栅极线和数据线交叉处的TFT开关、覆盖栅极线的栅极绝缘层、覆盖TFT开关的保护层以及位于保护层上的共用电极C91，其中TFT开关包括与栅极线连接的栅极M11、与数据线连接的源极M23、漏极M24、均与源极M23和漏极M24接触且位于栅极M11上方的半导体层区域OS11，像素电极OS12与半导体层区域OS11位于同层且由金属氧化物半导体材料经过离子注入形成的。
阵列基板还包括位于外围区域且与栅极M11同时形成的第一层金属线M12、与源极M23同时形成的桥接部M22、位于第二层金属线M22下方的外围半导体层区域OS13以及与共用电极C91同时形成的透明金属导体层C92，其中第一层金属线M12和外围半导体层区域OS13之间隔着栅极绝缘层，通过透明金属导体层C92连接第一层金属线M12和桥接部M22。
像素电极OS12和共用电极C91之间形成边缘电场，液晶通过边缘电场进行驱动，使得本发明阵列基板为FFS阵列基板。
本发明利用1道光罩形成临时金属层和临时半导体层区域，通过离子注入方式形成像素电极，利用临时金属层对半导体层区域进行遮蔽保护了半导体层区域，通过对金属氧化物半导体层和第二层金属层采用连续两次湿法刻蚀形成像素电极、源极、漏极和沟道区域；本发明解决了金属氧化物FFS显示技术9道光罩工艺制造成本高，工艺复杂的问题；通过5道光罩实现了降低生产成本和精简工艺流程的优点。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板的制造方法，其特征在于，包括如下步骤：
S1：在基板上沉积第一层金属层，对第一金属层进行刻蚀在像素区域形成栅极，在外围区域形成第一层金属线；然后形成覆盖第一金属层的栅极绝缘层；
S2：依次沉积金属氧化物半导体层和第二金属层，首先经曝光和刻蚀，去除位于像素电极所在区域的第二金属层，保留位于沟道区域上方的第二金属层，并形成位于像素区域的源极和漏极未分开的临时金属层和位于外围区域的桥接部；然后对未被第二金属层覆盖的金属氧化物半导体层进行低阻抗化处理形成像素电极；
S3：首先采用光阻覆盖像素电极、桥接部、数据线所在区域、源极所在区域和漏极所在区域；然后进行刻蚀形成位于源极所在区域和漏极所在区域之间的半导体沟道；最后进行剥离光阻形成源极和漏极；
S4：在步骤S3的基础上沉积保护层，同时在外围区域的第一层金属线上形成第一接触孔和桥接部上形成第二接触孔；
S5：首先整面铺透明电极，然后涂覆光阻和曝光刻蚀在像素区域形成独立的公共电极，在外围区域形成连接第一层金属线和桥接部连接的透明金属导体层。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S1中，第一金属层的膜厚为
Figure FDA0002501801030000011
其膜层结构为单层金属铜或铝或双层结构。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S2中，第二金属层的膜厚为
Figure FDA0002501801030000012
其膜层结构为双层金属结构。
4.根据权利要求1所述的阵列基板的制造方法，其特征在于，金属氧化物半导体层的膜厚为
Figure FDA0002501801030000021
5.根据权利要求1所述的阵列基板的制造方法，其特征在于，金属氧化物半导体层的材料为铟镓锌氧化物或铟锌氧化物或掺杂Sn元素的铟镓锌氧化物。
6.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S1和S2中，位于外围区域的桥接部和第一层金属线在空间不重叠。
7.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S2中，采用等离子对裸露的金属氧化物半导体层进行低电阻化处理形成像素电极。
8.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S4中的保护层的膜厚为
Figure FDA0002501801030000022
保护层包括由二氧化硅形成的下层保护层和由氮化硅形成的上层保护层。
9.一种阵列基板，其包括纵横交错的栅极线和数据线、由栅极线和数据线交叉限定的像素区域、位于像素区域内的像素电极位于栅极线和数据线交叉处的TFT开关、覆盖栅极线的栅极绝缘层、覆盖TFT开关的保护层以及位于保护层上的共用电极，其中TFT开关包括与栅极线连接的栅极、与数据线连接的源极、漏极、均与源极和漏极接触且位于栅极上方的半导体层区域；其特征在于，所述像素电极与半导体层区域位于同层且由金属氧化物半导体材料经过离子注入形成的。
10.根据权利要求9所述的阵列基板，其特征在于，阵列基板还包括位于外围区域且与栅极同时形成的第一层金属线、与源极同时形成的桥接部、位于第二层金属线下方的外围半导体层区域以及与共用电极同时形成的透明金属导体层，其中第一层金属线和外围半导体层区域之间隔着栅极绝缘层，通过透明金属导体层连接第一层金属线和桥接部。
CN202010434763.2A 2020-05-21 2020-05-21 一种阵列基板及其制造方法 Pending CN111613576A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010434763.2A CN111613576A (zh) 2020-05-21 2020-05-21 一种阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010434763.2A CN111613576A (zh) 2020-05-21 2020-05-21 一种阵列基板及其制造方法

Publications (1)

Publication Number Publication Date
CN111613576A true CN111613576A (zh) 2020-09-01

Family

ID=72202079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010434763.2A Pending CN111613576A (zh) 2020-05-21 2020-05-21 一种阵列基板及其制造方法

Country Status (1)

Country Link
CN (1) CN111613576A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420738A (zh) * 2020-10-29 2021-02-26 南京中电熊猫液晶显示科技有限公司 阵列基板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505372A (zh) * 2014-12-16 2015-04-08 昆山龙腾光电有限公司 金属氧化物薄膜晶体管阵列基板的制作方法
CN109872973A (zh) * 2019-01-16 2019-06-11 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN110794630A (zh) * 2019-10-09 2020-02-14 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN111180471A (zh) * 2020-03-02 2020-05-19 南京中电熊猫平板显示科技有限公司 阵列基板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505372A (zh) * 2014-12-16 2015-04-08 昆山龙腾光电有限公司 金属氧化物薄膜晶体管阵列基板的制作方法
CN109872973A (zh) * 2019-01-16 2019-06-11 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN110794630A (zh) * 2019-10-09 2020-02-14 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN111180471A (zh) * 2020-03-02 2020-05-19 南京中电熊猫平板显示科技有限公司 阵列基板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420738A (zh) * 2020-10-29 2021-02-26 南京中电熊猫液晶显示科技有限公司 阵列基板及其制造方法

Similar Documents

Publication Publication Date Title
CN101526707B (zh) Tft-lcd阵列基板制造方法
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN103295970B (zh) 阵列基板、其制造方法及显示装置
WO2014127587A1 (zh) 阵列基板及其制造方法、显示装置
CN111180471A (zh) 阵列基板及其制造方法
CN109065551B (zh) Tft阵列基板的制造方法及tft阵列基板
CN103236419B (zh) 阵列基板的制备方法、阵列基板以及显示装置
US10663820B2 (en) Display substrate, its manufacturing method, and display device
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN103066017A (zh) 一种阵列基板的制备方法
CN103928406A (zh) 阵列基板的制备方法、阵列基板、显示装置
CN106783885A (zh) Tft基板的制作方法
WO2014131236A1 (zh) 氧化物薄膜晶体管阵列基板及制作方法、显示面板
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
WO2017024640A1 (zh) 阵列基板及其制造方法
CN106847757B (zh) 一种显示基板及其制作方法、显示装置
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
CN102299104A (zh) Tft阵列基板的制作方法及tft阵列基板
CN102456620B (zh) 阵列基板及其制造方法
CN100590854C (zh) 像素结构及其制造方法
CN102723310B (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20200827

Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province

Applicant after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd.

Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7

Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd.

Applicant before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd.

Applicant before: NANJING HUADONG ELECTRONICS INFORMATION & TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200901

WD01 Invention patent application deemed withdrawn after publication