[go: up one dir, main page]

CN111599789A - 陶瓷无引线片式封装结构 - Google Patents

陶瓷无引线片式封装结构 Download PDF

Info

Publication number
CN111599789A
CN111599789A CN202010403118.4A CN202010403118A CN111599789A CN 111599789 A CN111599789 A CN 111599789A CN 202010403118 A CN202010403118 A CN 202010403118A CN 111599789 A CN111599789 A CN 111599789A
Authority
CN
China
Prior art keywords
ceramic
chip
conductive
bonding pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010403118.4A
Other languages
English (en)
Other versions
CN111599789B (zh
Inventor
杨振涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202010403118.4A priority Critical patent/CN111599789B/zh
Publication of CN111599789A publication Critical patent/CN111599789A/zh
Application granted granted Critical
Publication of CN111599789B publication Critical patent/CN111599789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供了一种陶瓷无引线片式封装结构，属于芯片封装技术领域，包括陶瓷基体、芯片、引出端和盖板；陶瓷基体上设有第一焊盘，芯片的背面设有与第一焊盘对应的第二焊盘，第二焊盘用于在植入焊球后通过焊球与第一焊盘焊接，引出端设于陶瓷基体下部，且通过陶瓷基体内部的导电结构与第一焊盘导电连接，盖板密封盖设于芯片外周。本发明提供的陶瓷无引线片式封装结构，避免了使用键合丝进行键合，不会出现因键合丝导致的在高频高速应用场景下性能下降的问题，减少封装工艺步骤，具有更好的电性能和可靠性；有效缩小了陶瓷基体的尺寸，有利于实现封装的小型化；由于将键合的互连形式改为倒装式凸点的互连形式，极大地提高了互连的密度。

Description

陶瓷无引线片式封装结构
技术领域
本发明属于芯片封装技术领域，更具体地说，是涉及一种陶瓷无引线片式封装结构。
背景技术
陶瓷无引线片式外壳是一种小型化的贴装外壳，与其他封装形式相比，其由于体积小、重量轻，加上杰出的电性能和热性能，此封装形式适合于对尺寸、重量和性能都有多方面高要求的器件封装，所以非常适合应用于军用和高可靠领域中高速、高性能的模数、射频、微波电路等封装中。现有的陶瓷无引线片式封装结构芯片设于陶瓷件的腔体内，通过键合丝或硅铝丝实现芯片与外壳键合指的互连，最终实现芯片与外部电路的互连，由于键合丝的存在，在高速高频应用情况下，会带来性能的下降，特别是随着集成电路加工工艺的不断精细化，芯片的使用频率不断提高，这种影响越来越凸显。
发明内容
本发明的目的在于提供一种陶瓷无引线片式封装结构，旨在解决现有技术中存在的由于使用键合丝进行芯片和外壳键合指的连接，导致在高速高频应用情况下性能下降的技术问题。
为实现上述目的，本发明采用的技术方案是：提供一种陶瓷无引线片式封装结构，包括：
陶瓷基体，所述陶瓷基体上设有第一焊盘；
芯片，所述芯片的背面设有与所述第一焊盘对应的第二焊盘，所述第二焊盘用于在植入焊球后通过所述焊球与所述第一焊盘焊接；
引出端，设于所述陶瓷基体下部，且通过所述陶瓷基体内部的导电结构与所述第一焊盘导电连接；以及
盖板，密封盖设于所述芯片外周。
作为本申请另一实施例，所述引出端包括：
第三焊盘，设于所述陶瓷基体底面；以及
侧面金属化孔，设于所述陶瓷基体外周侧壁，且与所述第三焊盘导电连接，所述导电结构与所述侧面金属化孔导电连接。
作为本申请另一实施例，所述引出端包括：
第四焊盘，设于所述陶瓷基体底面；以及
第五焊盘，设于所述陶瓷基体外周侧壁，且与所述第四焊盘导电连接，所述导电结构与所述第五焊盘导电连接。
作为本申请另一实施例，所述陶瓷基体为板状，所述第一焊盘设于所述陶瓷基体的上表面上。
作为本申请另一实施例，所述盖板为帽状构件，所述盖板密封罩设于所述芯片外周。
作为本申请另一实施例，所述陶瓷基体为管壳构件，设有用于容纳所述芯片的容纳腔，所述盖板密封盖设于所述容纳腔上。
作为本申请另一实施例，所述陶瓷基体的上部外缘设有金属封口环，所述盖板密封盖设于所述金属封口环。
作为本申请另一实施例，所述容纳腔设有至少一个，每个所述容纳腔向所述陶瓷基体的上侧或下侧开口。
作为本申请另一实施例，所述陶瓷基体包括多层层叠设置的陶瓷片，所述导电结构包括设于所述陶瓷基体内的导电过孔及设于每层陶瓷片上的第一导电走线，所述第一导电走线分别与所述导电过孔及所述引出端导电连接。
作为本申请另一实施例，所述第一导电走线设置于每层所述陶瓷片的上表面，相邻所述陶瓷片的下表面外缘还设有用于与所述第一导电走线端部交叠的第二导电走线，所述第二导电走线延伸至所述陶瓷片的边缘。
本发明提供的陶瓷无引线片式封装结构的有益效果在于：与现有技术相比，本发明陶瓷无引线片式封装结构在安装芯片时，先将焊球植入到芯片背面的第二焊盘上，随后采用倒装方式将焊球与第一焊盘焊接，采用焊球实现芯片与陶瓷基体的焊接，可同时实现芯片的安装和电气互联，去除了陶瓷基体上键合指的结构，避免了使用键合丝进行键合，进而不会出现因键合丝导致的在高频高速应用场景下性能下降的问题，减少封装工艺步骤，具有更好的电性能和可靠性；同时，有效缩小了陶瓷基体的尺寸，有利于实现封装的小型化；另外，由于将键合的互连形式改为倒装式凸点的互连形式，极大地提高了互连的密度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的陶瓷无引线片式封装结构的装配结构示意图；
图2为本发明实施例二提供的陶瓷无引线片式封装结构的内部结构结构示意图；
图3为本发明实施例三提供的陶瓷无引线片式封装结构的内部结构结构示意图；
图4为图3的仰视图；
图5为图3的俯视图；
图6为本发明实施例四提供的陶瓷无引线片式封装结构的内部结构结构示意图；
图7为图6的仰视图；
图8为图6的俯视图；
图9为本发明实施例四提供的陶瓷无引线片式封装结构的内部结构结构示意图；
图10为图9的仰视图；
图11为图9的俯视图；
图12为本发明实施例五提供的陶瓷无引线片式封装结构的内部结构结构示意图；
图13为本发明实施例六提供的陶瓷无引线片式封装结构的内部结构结构示意图；
图14为本发明实施例七提供的陶瓷无引线片式封装结构的内部结构结构示意图；
图15(a)为第一导电走线的分布状态示意图；
图15(b)为第一导电走线和第二导电走线的分布状态示意图。
图中：1、陶瓷基体；101、陶瓷片；2、芯片；3、盖板；4、第一焊盘；5、焊球；6、第三焊盘；7、侧面金属化孔；9、第五焊盘；10、容纳腔；11、金属封口环；12、导电过孔；13、第一导电走线；14、第二导电走线；15、电路板；16、焊接包角。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请一并参阅图1至图14，现对本发明提供的陶瓷无引线片式封装结构进行说明。所述陶瓷无引线片式封装结构，包括陶瓷基体1、芯片2、引出端和盖板3；陶瓷基体1上设有第一焊盘4，芯片2的背面设有与第一焊盘4对应的第二焊盘，第二焊盘用于在植入焊球5后通过焊球5与第一焊盘4焊接，引出端设于陶瓷基体1下部，且通过陶瓷基体1内部的导电结构与第一焊盘4导电连接，盖板3密封盖设于芯片2外周。
本发明提供的陶瓷无引线片式封装结构，与现有技术相比，在安装芯片2时，先将焊球5植入到芯片2背面的第二焊盘上，随后采用倒装方式将焊球5与第一焊盘4焊接，采用焊球5实现芯片2与陶瓷基体1的焊接，可同时实现芯片2的安装和电气互联，去除了陶瓷基体1上键合指的结构，避免了使用键合丝进行键合，进而不会出现因键合丝导致的在高频高速应用场景下性能下降的问题，减少封装工艺步骤，具有更好的电性能和可靠性；同时，有效缩小了陶瓷基体1的尺寸，有利于实现封装的小型化；另外，由于将键合的互连形式改为倒装式凸点的互连形式，极大地提高了互连的密度。
本发明的陶瓷无引线片式封装结构除去上述优势之外，还具有以下优势：
采用无引线片式结构，没有传统的FP、CSOP和CQFP等封装金属引线结构，其内部键合指与外导电焊盘之间的导电路径较短，封装体内布线电阻以及电感等封装寄生参数低，所以此结构具有优异的电性能；引出端于陶瓷基体底部可设置大面积散热焊盘，散热焊盘直接与PCB板相应散热焊盘及过孔相连有助于散热；采用表面贴装方式，有效减小了器件体积，提升了组装密度。本发明的陶瓷无引线片式封装结构适合于对尺寸、重量和性能都有多方面高要求的器件封装，所以非常适合应用于军用和高可靠领域中高速、高性能的模数、射频、微波电路等封装中，能够满足数字、数模、模拟和MEMS封装，跨领域应用面广。
具体地，传统的键合线式键合结构需要排列在芯片的四周，所以芯片的尺寸限制了键合指的数量，本实施方式中，第一焊盘4和第二焊盘呈阵列分布，极大的提高了互连密度。
作为本发明提供的陶瓷无引线片式封装结构的一种具体实施方式，请参阅图1至图11，引出端包括第三焊盘6和侧面金属化孔7；第三焊盘6设于陶瓷基体1底面，侧面金属化孔7设于陶瓷基体1外周侧壁，且与第三焊盘6导电连接，导电结构与侧面金属化孔7导电连接。通过侧面金属化孔7作为引出端，焊接包角16部分的位于侧面金属化孔7中，能进一步缩小陶瓷无引线片式封装结构在连接到电路板上后所占用的空间，同时能够提高焊接强度。
具体地，侧面金属化孔7孔径0.10～0.60mm，长度0.10～4.00mm。
作为本发明实施例的一种具体实施方式，请参阅图12至图14，引出端包括第四焊盘和第五焊盘9；第四焊盘设于陶瓷基体1底面，第五焊盘9设于陶瓷基体1外周侧壁，且与第四焊盘导电连接，导电结构与第五焊盘9导电连接。在陶瓷基体1的外侧面设置焊盘，能够满足使用性能的需求，同时生产难度较低。
作为本发明实施例的一种具体实施方式，参阅图9至图11及图14，陶瓷基体1为板状，第一焊盘4设于陶瓷基体1的上表面上。本实施方式中，陶瓷基体1中不设置腔体结构，陶瓷部分厚度增加，有助于提高外壳的机械强度，同时外壳的尺寸也相应减小，有利于实现封装的小型化。
作为本发明实施例的一种具体实施方式，请参阅图14，为了适应上述板状的陶瓷基体1，盖板3为帽状构件，盖板3密封罩设于芯片2外周，保证盖体3与陶瓷基体1之间形成良好的密封环境。
作为本发明实施例的一种具体实施方式，请参阅图1至图5及图12，陶瓷基体1为管壳构件，设有用于容纳芯片2的容纳腔10，盖板3密封盖设于容纳腔10上。容纳腔10和盖板3配合形成密封环境，能够适应不同的芯片2的安装需求，容纳腔10中不仅能够容纳多个芯片，还能通纳其他元件，使用灵活性更强。
作为本发明实施例的一种具体实施方式，请参阅图6至图8及图13，根据不同的设计需求，陶瓷基体1的上部外缘设有金属封口环11，盖板3密封盖设于金属封口环11。
具体地，金属封口环11为铁镍钴合金或铁镍合金，陶瓷基体1与金属封口环11采用银铜焊料焊接，可采用金锡封口、平行缝焊或激光缝焊封口。
作为本发明实施例的一种具体实施方式，请参阅图1至图5及图12，根据不同的设计需求，容纳腔10设有至少一个，每个容纳腔10向陶瓷基体1的上侧或下侧开口。若设置两个分别在上侧和下侧开口的容纳腔10，则能够进一步提高单个封装结构的集成度，进而有利于提高电路的集成度。
作为本发明实施例的一种具体实施方式，请参阅图15，陶瓷基体1包括多层层叠设置的陶瓷片101，导电结构包括设于陶瓷基体1内的导电过孔12及设于每层陶瓷片101上的第一导电走线13，第一导电走线13分别与导电过孔12及引出端导电连接。导电结构设计简单，路径较短，对信号的干扰较小。
作为本发明实施例的一种具体实施方式，请参阅图15，第一导电走线13设置于每层陶瓷片101的上表面，相邻陶瓷片101的下表面外缘还设有用于与第一导电走线13端部交叠的第二导电走线14，第二导电走线14延伸至陶瓷片101的边缘。
一般的导电结构都是在一个陶瓷片101上表面上印制第一导电走线13，造成第一导电走线13与引出端(侧面金属化孔7或第五焊盘9)的连接处比较薄弱，容易造成断路，影响芯片的正常工作。本实施方式中，通过设置第二导电走线14，增加了导电走线与引出端的接触面积，进而能够在很大程度上增强导电走线与引出端的连接性能，提高使用可靠性。
具体地，陶瓷基体1可采用Al2O3、AlN、玻璃瓷等多层共烧技术，如采用侧面金属化孔7作为引出端，具体制造流程为：外壳经流延→冲腔和冲孔→孔金属化→印刷→定位→层压→热切成单个生瓷件→烧结→镀镍→钎焊→镀金。
本发明陶瓷无引线片式封装结构具备可多层布线，使得产品的设计更加灵活，能够实现电性能、热性能、机械性能的设计优化，能够实现多腔体、多层布线、多过孔互连和气密性的封装结构，能够满足器件、模块和组件的不同需要，具有高气密性、布线密度高、散热能力强和可靠性高的特点，可有效减小集成后器件体积和重量，实现小型化，满足功率器件散热要求。具体地，陶瓷基体1可具有2层到50层的布线结构；引出端节距有1.27mm、1.016mm、0.80mm、0.65mm、0.635mm、0.50mm，还可以根据用户的使用需求进行定制；第三焊盘6或第四焊盘在陶瓷基体1底部呈两面或者四边排布；外形尺寸最小可达3mm×3mm；气密性满足≤1×10-3Pa·cm3/s，A4；可靠性高，可满足温度循环：-65℃～175℃，200次，恒定加速度：30000g，Y1方向，1min。
本发明陶瓷无引线片式封装结构将倒装安装技术和陶瓷无引线片式载体外壳技术结合在一起，可同时具备倒装外壳的优异的电性能和陶瓷无引线片式载体外壳成熟的引出端方式，由于本发明陶瓷无引线片式封装结构的外形尺寸要小于传统结构外壳的外形尺寸，在板级安装使用上可以与传统外壳实现直接替换，其优势主要有以下两点：1、适用于芯片倒装安装，芯片安装和电气互联同步完成，减少封装工艺步骤的同时，提高了电性能；2、省去了芯片安装腔体和键合指，缩小了陶瓷基体的外形尺寸，外壳的外形尺寸至少减小1.00mm以上，同时降低了陶瓷基体的加工工艺难度，引出方式与常规外壳相同，可以实现安装替代。
本发明中，以侧面金属化孔7为引出端的陶瓷基体1往往在四周布置多个侧面金属化孔7，在批量生产过程中，采用模组冲制的加工方式，建立冲针组合，冲针组合对应于单个产品四周的侧面金属化孔7，采用阵列的冲孔和冲腔模组模具实现一次加工完成单个单元冲制，同时冲制产品的一个或者几个单元的孔。无引线多层外壳的采购需求量很大，一般为百万级，但是，传统的生产方式中往往采用单冲针冲制，一次冲制只能冲出一个孔，并且对于腔体还要采用多次冲制拼接的方式形成，加工效率很低，难以满足批量生产的需求，二通过采用上述模组冲制的加工方式，可以大大提高冲孔效率，降低生产成本，生产效率提高5-10倍。
另外，同样是以侧面金属化孔7为引出端的陶瓷基体1，传统空心金属化主要加工方式主要针对单层陶瓷片制作侧面孔，然后再进行金属化，最后再将每一层叠起来形成一个整体的侧面金属化孔，这种生产方式优点在于工艺实现较容易，缺点在于金属化扩散造成层间绝缘性差，容易出现空心金属化溢出或溢入导致孔内的外观不良，以及绝缘电阻失效等问题，不能满足绝缘电阻要求，且生产效率低。现提出一种改进的空心金属化技术，首先将所有层叠起来然后在进行孔内壁的空心金属化，层间空心金属化孔间绝缘性好，生产效率高，解决了空心金属化溢出或溢入导致孔内的外观不良以及绝缘电阻失效等问题，空心金属化工艺加工成品率达到98％，还能够解决金属化层出现树枝状结构的问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.陶瓷无引线片式封装结构，其特征在于，包括：
陶瓷基体，所述陶瓷基体上设有第一焊盘；
芯片，所述芯片的背面设有与所述第一焊盘对应的第二焊盘，所述第二焊盘用于在植入焊球后通过所述焊球与所述第一焊盘焊接；
引出端，设于所述陶瓷基体下部，且通过所述陶瓷基体内部的导电结构与所述第一焊盘导电连接；以及
盖板，密封盖设于所述芯片外周。
2.如权利要求1所述的陶瓷无引线片式封装结构，其特征在于，所述引出端包括：
第三焊盘，设于所述陶瓷基体底面；以及
侧面金属化孔，设于所述陶瓷基体外周侧壁，且与所述第三焊盘导电连接，所述导电结构与所述侧面金属化孔导电连接。
3.如权利要求1所述的陶瓷无引线片式封装结构，其特征在于，所述引出端包括：
第四焊盘，设于所述陶瓷基体底面；以及
第五焊盘，设于所述陶瓷基体外周侧壁，且与所述第四焊盘导电连接，所述导电结构与所述第五焊盘导电连接。
4.如权利要求1所述的陶瓷无引线片式封装结构，其特征在于，所述陶瓷基体为板状，所述第一焊盘设于所述陶瓷基体的上表面上。
5.如权利要求4所述的陶瓷无引线片式封装结构，其特征在于，所述盖板为帽状构件，所述盖板密封罩设于所述芯片外周。
6.如权利要求1所述的陶瓷无引线片式封装结构，其特征在于，所述陶瓷基体为管壳构件，设有用于容纳所述芯片的容纳腔，所述盖板密封盖设于所述容纳腔上。
7.如权利要求4或6所述的陶瓷无引线片式封装结构，其特征在于，所述陶瓷基体的上部外缘设有金属封口环，所述盖板密封盖设于所述金属封口环。
8.如权利要求6所述的陶瓷无引线片式封装结构，其特征在于，所述容纳腔设有至少一个，每个所述容纳腔向所述陶瓷基体的上侧或下侧开口。
9.如权利要求1所述的陶瓷无引线片式封装结构，其特征在于，所述陶瓷基体包括多层层叠设置的陶瓷片，所述导电结构包括设于所述陶瓷基体内的导电过孔及设于每层陶瓷片上的第一导电走线，所述第一导电走线分别与所述导电过孔及所述引出端导电连接。
10.如权利要求9所述的陶瓷无引线片式封装结构，其特征在于，所述第一导电走线设置于每层所述陶瓷片的上表面，相邻所述陶瓷片的下表面外缘还设有用于与所述第一导电走线端部交叠的第二导电走线，所述第二导电走线延伸至所述陶瓷片的边缘。
CN202010403118.4A 2020-05-13 2020-05-13 陶瓷无引线片式封装结构 Active CN111599789B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010403118.4A CN111599789B (zh) 2020-05-13 2020-05-13 陶瓷无引线片式封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010403118.4A CN111599789B (zh) 2020-05-13 2020-05-13 陶瓷无引线片式封装结构

Publications (2)

Publication Number Publication Date
CN111599789A true CN111599789A (zh) 2020-08-28
CN111599789B CN111599789B (zh) 2022-07-08

Family

ID=72191473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010403118.4A Active CN111599789B (zh) 2020-05-13 2020-05-13 陶瓷无引线片式封装结构

Country Status (1)

Country Link
CN (1) CN111599789B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764357A (zh) * 2021-08-03 2021-12-07 桂林电子科技大学 导电模块的封装结构
CN116963418A (zh) * 2023-07-31 2023-10-27 杭州芯正微电子有限公司 一种集成隔离电源的数字隔离器陶瓷封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0341504A2 (en) * 1988-05-09 1989-11-15 General Electric Company Plastic chip carrier package and method of preparation
JPH09330991A (ja) * 1996-06-13 1997-12-22 Nec Eng Ltd リードレスセラミック多層基板
CN101714543A (zh) * 2009-11-12 2010-05-26 美新半导体（无锡）有限公司 用于多芯片系统三维封装的陶瓷基板及其封装方法
CN105047632A (zh) * 2014-11-25 2015-11-11 成都振芯科技股份有限公司 一种小型化高隔离度陶瓷封装结构
CN105870085A (zh) * 2016-06-28 2016-08-17 中国电子科技集团公司第十三研究所 一种氮化铝多层陶瓷无引线片式载体封装外壳
CN107658270A (zh) * 2017-10-13 2018-02-02 中国电子科技集团公司第十三研究所 电源转换器用陶瓷外壳
CN108428672A (zh) * 2018-04-17 2018-08-21 中国电子科技集团公司第二十九研究所 超宽带射频微系统的陶瓷双面三维集成架构及封装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0341504A2 (en) * 1988-05-09 1989-11-15 General Electric Company Plastic chip carrier package and method of preparation
JPH09330991A (ja) * 1996-06-13 1997-12-22 Nec Eng Ltd リードレスセラミック多層基板
CN101714543A (zh) * 2009-11-12 2010-05-26 美新半导体（无锡）有限公司 用于多芯片系统三维封装的陶瓷基板及其封装方法
CN105047632A (zh) * 2014-11-25 2015-11-11 成都振芯科技股份有限公司 一种小型化高隔离度陶瓷封装结构
CN105870085A (zh) * 2016-06-28 2016-08-17 中国电子科技集团公司第十三研究所 一种氮化铝多层陶瓷无引线片式载体封装外壳
CN107658270A (zh) * 2017-10-13 2018-02-02 中国电子科技集团公司第十三研究所 电源转换器用陶瓷外壳
CN108428672A (zh) * 2018-04-17 2018-08-21 中国电子科技集团公司第二十九研究所 超宽带射频微系统的陶瓷双面三维集成架构及封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764357A (zh) * 2021-08-03 2021-12-07 桂林电子科技大学 导电模块的封装结构
CN113764357B (zh) * 2021-08-03 2024-02-09 桂林电子科技大学 导电模块的封装结构
CN116963418A (zh) * 2023-07-31 2023-10-27 杭州芯正微电子有限公司 一种集成隔离电源的数字隔离器陶瓷封装结构
CN116963418B (zh) * 2023-07-31 2024-06-07 杭州芯正微电子有限公司 一种集成隔离电源的数字隔离器陶瓷封装结构

Also Published As

Publication number Publication date
CN111599789B (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN111599802B (zh) 陶瓷封装外壳及封装外壳安装结构
KR100782774B1 (ko) Ｓｉｐ 모듈
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US8841759B2 (en) Semiconductor package and manufacturing method thereof
TWI794921B (zh) 電池用封裝體及電池模組
TWI264744B (en) Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same
JP2000228460A (ja) ポリマースタッドグリッドアレイのための基板の製造のための方法
CN100527412C (zh) 电子电路模块及其制造方法
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
CN109244045B (zh) 一种厚膜基板小型化金属管壳封装结构
CN111599789B (zh) 陶瓷无引线片式封装结构
CN108962846B (zh) 一种厚膜混合集成电路的封装结构及其制作方法
CN114050130A (zh) Csop型陶瓷外壳、放大滤波器及制作方法
TWI853813B (zh) 中介板與具有其的封裝結構
CN112466864A (zh) 一种基于高温共烧陶瓷的三维堆叠微波组件
KR100280083B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지
JPH0752759B2 (ja) パツケ−ジ
JP3450477B2 (ja) 半導体装置及びその製造方法
CN110783276B (zh) 0.4mm节距的主引线陶瓷小外形外壳及功率器件
CN113394174A (zh) 用于器件封装的系统和方法
JP3652102B2 (ja) 電子回路モジュール
TWM540449U (zh) 多功能系統級封裝的堆疊結構（一）
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant