[go: up one dir, main page]

CN111446230B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111446230B
CN111446230B CN202010027903.4A CN202010027903A CN111446230B CN 111446230 B CN111446230 B CN 111446230B CN 202010027903 A CN202010027903 A CN 202010027903A CN 111446230 B CN111446230 B CN 111446230B
Authority
CN
China
Prior art keywords
circuit pattern
bonding material
semiconductor device
hole
addition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010027903.4A
Other languages
English (en)
Other versions
CN111446230A (zh
Inventor
北林拓也
吉田博
石桥秀俊
村田大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111446230A publication Critical patent/CN111446230A/zh
Application granted granted Critical
Publication of CN111446230B publication Critical patent/CN111446230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fuses (AREA)

Abstract

提供用于在半导体装置中以较短时间发挥熔断器功能的技术。半导体装置具有：绝缘基板(2)的上表面处的第2接合材料(6c)；半导体元件(1)的上表面处的第3接合材料(6b)；通孔(100)，其从第1电路图案(3b)起经由芯材(3c)而到达至第2电路图案(3a)；通孔的内壁处的导电性膜(4)；以及隔热材料(5)，其在通孔的内部，在俯视观察时被导电性膜包围，导电性膜使第1电路图案与第2电路图案导通。

Description

半导体装置
技术领域
本说明书所公开的技术涉及半导体装置。
背景技术
例如，就专利文献1(日本特开2017-168590号公报)所公开的以往的半导体装置而言，在印刷基板的贯通孔的内侧与插入至该贯通孔的导电柱之间设置有熔断部件。通过采用这样的结构，从而能够提高半导体装置的可靠性。
专利文献1：日本特开2017-168590号公报
但是，在专利文献1所示的结构中，由于在贯通孔的中心存在导电柱，所以熔断部件仅局部地熔断，没有作为熔断器起作用。并且，由于直至熔断部件完全熔化为止需要一定的时间，因此难以在短时间发挥熔断器功能。
发明内容
本说明书所公开的技术就是鉴于以上所记载这样的问题而提出的，其目的在于提供用于在半导体装置中以较短时间发挥熔断器功能的技术。
本说明书所公开的技术的第1方式具有：绝缘基板的上表面处的第1接合材料；所述绝缘基板的上表面处的第2接合材料；所述第1接合材料的上表面处的半导体元件；所述半导体元件的上表面处的第3接合材料；所述第2接合材料的上表面以及所述第3接合材料的上表面处的第1电路图案；所述第1电路图案的上表面处的芯材；所述芯材的上表面处的第2电路图案；通孔，其从所述第1电路图案起经由所述芯材而到达至所述第2电路图案；所述通孔的内壁处的导电性膜；以及隔热材料，其在所述通孔的内部，在俯视观察时被所述导电性膜包围，所述导电性膜使所述第1电路图案与所述第2电路图案导通。
另外，本说明书中公开的技术的第2方式具有：绝缘基板的上表面处的第1接合材料；所述绝缘基板的上表面处的第2接合材料；所述第1接合材料的上表面处的半导体元件；所述半导体元件的上表面处的第3接合材料；所述第2接合材料的上表面以及所述第3接合材料的上表面处的第1电路图案；所述第1电路图案的上表面处的芯材；所述芯材的上表面处的第2电路图案；通孔，其从所述第1电路图案起经由所述芯材而到达至所述第2电路图案；以及所述通孔的内部的具有熔断器功能的电子元件，所述电子元件使所述第1电路图案与所述第2电路图案导通。
发明的效果
本说明书所公开的技术的第1方式具有：绝缘基板的上表面处的第1接合材料；所述绝缘基板的上表面处的第2接合材料；所述第1接合材料的上表面处的半导体元件；所述半导体元件的上表面处的第3接合材料；所述第2接合材料的上表面以及所述第3接合材料的上表面处的第1电路图案；所述第1电路图案的上表面处的芯材；所述芯材的上表面处的第2电路图案；通孔，其从所述第1电路图案起经由所述芯材而到达至所述第2电路图案；所述通孔的内壁处的导电性膜；以及隔热材料，其在所述通孔的内部，在俯视观察时被所述导电性膜包围，所述导电性膜使所述第1电路图案与所述第2电路图案导通。根据这样的结构，在流过过电流时，使第1电路图案与第2电路图案导通的导电性膜的温度局部地上升，从而能够以短时间熔断，因此能够有效地抑制由过电流流入导致的半导体装置的破坏。
另外，本说明书中公开的技术的第2方式具有：绝缘基板的上表面处的第1接合材料；所述绝缘基板的上表面处的第2接合材料；所述第1接合材料的上表面处的半导体元件；所述半导体元件的上表面处的第3接合材料；所述第2接合材料的上表面以及所述第3接合材料的上表面处的第1电路图案；所述第1电路图案的上表面处的芯材；所述芯材的上表面处的第2电路图案；通孔，其从所述第1电路图案起经由所述芯材而到达至所述第2电路图案；以及所述通孔的内部的具有熔断器功能的电子元件，所述电子元件使所述第1电路图案与所述第2电路图案导通。根据这样的结构，在流过过电流时，使第1电路图案与第2电路图案导通的电子元件能够以短时间发挥熔断器功能，因此能够有效地抑制由过电流流入导致的半导体装置的破坏。
另外，与本说明书所公开的技术相关的目的、特征、方案以及优点通过以下所示的详细说明和附图而变得更清楚。
附图说明
图1是概略地表示实施方式涉及的半导体装置的结构例的剖面图。
图2是概略地表示实施方式涉及的半导体装置的结构例的剖面图。
图3是概略地表示实施方式涉及的半导体装置的结构例的剖面图。
图4是概略地表示实施方式涉及的半导体装置的结构例的剖面图。
图5是概略地表示实施方式涉及的半导体装置的结构例的剖面图。
图6是概略地表示实施方式涉及的半导体装置的结构例的剖面图。
标号的说明
1半导体元件，2绝缘基板，2a金属电路图案，2b金属板，2c绝缘片，3印刷基板，3a上表面厚铜电路图案，3b下表面厚铜电路图案，3c芯材，4铜镀层，5树脂材料，6a、6b、6c、6d、11a、11b接合材料，7壳体，8a、8b金属端子，9封装材料，10电子元件，20导电性材料，100通孔。
具体实施方式
以下，一边参照附图一边对实施方式进行说明。在以下的实施方式中，为了对技术进行说明还示出了详细的特征等，但这些特征只是示例，它们并非是为了使实施方式能够得到实施而必须的特征。另外，关于由各个实施方式产生的效果的例子，在全部实施方式涉及的说明之后进行总结记述。
此外，附图是概略地示出的，为了便于说明，在附图中适当地省略结构或简化结构。另外，在不同的附图分别示出的结构等的大小以及位置的相互关系并不一定是准确地记载的，可以适当变更。另外，在不是剖面图的俯视图等附图中，为了使实施方式的内容易于理解，有时会标注阴影。
另外，在以下所示的说明中，对相同的结构要素标注相同的标号而进行图示，它们的名称和功能也是同样的。因此，为了避免重复，有时会省略关于它们的详细的说明。
另外，在以下所记载的说明中，即使有时会使用“上”、“下”、“左”、“右”、“侧”、“底”、“表”或者“背”等表示特定的位置和方向的术语，这些术语也只是为了使实施方式的内容易于理解，出于方便起见所使用的，与实际实施时的方向没有关系。
另外，在以下所记载的说明中，在记载为“···的上表面”或“···的下表面”的情况下还包含下述状态，即，在作为对象的结构要素的上表面本身的基础上，还在作为对象的结构要素的上表面形成了其它结构要素。即，例如，在记载为“在甲的上表面设置的乙”的情况下，不妨碍在甲与乙之间夹着其它结构要素“丙”。
另外，在以下所记载的说明中，即使有时使用“第1”或“第2”等序数，这些术语也只是为了使实施方式的内容易于理解，出于方便起见所使用的，不限定于能够由这些序数所产生的顺序等。
<第1实施方式>
以下，对本实施方式涉及的半导体装置进行说明。
<关于半导体装置的结构>
图1是概略地表示本实施方式涉及的半导体装置的结构例的剖面图。如图1所例示的那样，半导体装置具有：金属板2b；绝缘片2c，其配置于金属板2b的上表面；金属电路图案2a，其配置于绝缘片2c的上表面；以及半导体元件1，其经由焊料等接合材料6a而配置于金属电路图案2a的上表面。这里，绝缘基板2由金属电路图案2a、绝缘片2c和金属板2b构成。
另外，半导体装置具有：下表面厚铜电路图案3b，其经由焊料等接合材料6b而配置在半导体元件1的上表面，并且经由焊料等接合材料6c而配置在金属电路图案2a的上表面；芯材3c，其配置于下表面厚铜电路图案3b的上表面；以及上表面厚铜电路图案3a，其配置于芯材3c的上表面。这里，印刷基板3由上表面厚铜电路图案3a、芯材3c和下表面厚铜电路图案3b构成。
芯材3c由相当于4型阻燃(flame retardant type 4；FR4)的材料构成。另外，上表面厚铜电路图案3a以及下表面厚铜电路图案3b例如是大电流用电路图案，由例如厚度大于或等于0.3mm且小于或等于0.5mm的铜形成。
另外，在半导体装置形成将印刷基板3的上表面厚铜电路图案3a、芯材3c和下表面厚铜电路图案3b贯通的通孔100。通孔100的俯视观察时的形状可以是圆形，也可以是多边形。另外，通孔100形成于在俯视观察时与接合材料6c重叠的位置。
并且，在通孔100的内壁形成由铜构成的铜镀层4。铜镀层4使上表面厚铜电路图案3a与下表面厚铜电路图案3b导通。此外，铜镀层的厚度例如大于或等于0.05mm且小于或等于0.3mm。另外，在通孔100的内壁形成的铜不限于通过镀敷加工处理而形成的镀层，也可以是通过其它的成膜法而形成的铜膜。
另外，在通孔100的内部，即在通孔100内在俯视观察时被铜镀层4包围的内部，填充具有绝缘性以及比铜低的导热性的树脂材料5。此外，在图1中，树脂材料5填充于通孔100的内部的整个区域，但树脂材料5只要填充于通孔100的内部中的至少一部分即可。
这里，树脂材料5例如是硅凝胶、环氧树脂、酚醛树脂、或聚氯乙烯(polyvinylchloride，即PVC)等。
另外，填充有树脂材料5的通孔100的内部也可以是空腔。在这种情况下，空气作为具有绝缘性以及隔热性的构造起作用。
另外，半导体装置具有：壳体7，其在俯视观察时包围绝缘基板2的周围；金属端子8a，其配置为从壳体7延伸出来，并且将下表面厚铜电路图案3b与外部电连接；金属端子8b，其配置为从壳体7延伸出来，并且将上表面厚铜电路图案3a与外部电连接；以及封装材料9，其填充于壳体7的内部。
这里，封装材料9也可以是与树脂材料5相同的材料。在这种情况下，能够将向通孔100的内部填充树脂材料5的工序和向壳体7内填充封装材料9的工序设为同一工序，因此能够削减制造工序数。
在上述结构中，绝缘基板2以及印刷基板3经由接合材料6a或接合材料6b而与半导体元件1电接合以及机械接合。
另外，在上述结构中，金属板2b的下表面从壳体7露出。另外，金属端子8a的端部以及金属端子8b的端部也从壳体7露出。
此外，接合材料6c也可以不在金属电路图案2a的上表面形成，而是在半导体元件1的上表面形成。
<第2实施方式>
对本实施方式涉及的半导体装置进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明过的结构要素相同的结构要素标注相同的标号而进行图示，适当省略其详细说明。
<关于半导体装置的结构>
图2是概略地表示本实施方式涉及的半导体装置的结构例的剖面图。如图2所例示的那样，半导体装置具有：金属板2b、绝缘片2c、金属电路图案2a、半导体元件1、下表面厚铜电路图案3b、芯材3c和上表面厚铜电路图案3a。
另外，在半导体装置形成通孔100。并且，在通孔100的内壁镀敷具有比铜低的熔点的导电性材料20。导电性材料20使上表面厚铜电路图案3a与下表面厚铜电路图案3b导通。导电性材料20例如是包含焊料、铝或银等的材料。
此外，在通孔100的内壁形成的导电性材料20不限于通过镀敷加工处理而形成的镀层，也可以是通过其它成膜法而形成的膜。
另外，在通孔100的内部，即在通孔100内被导电性材料20包围的内部，填充具有绝缘性以及低导热性的树脂材料5。
另外，半导体装置具有：壳体7、金属端子8a、金属端子8b和封装材料9。
＜第3实施方式＞
对本实施方式涉及的半导体装置进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明过的结构要素相同的结构要素标注相同的标号而进行图示，适当省略其详细说明。
<关于半导体装置的结构>
图3是概略地表示本实施方式涉及的半导体装置的结构例的剖面图。如图3所例示的那样，半导体装置具有：金属板2b、绝缘片2c、金属电路图案2a、半导体元件1、下表面厚铜电路图案3b、芯材3c和上表面厚铜电路图案3a。
另外，在半导体装置形成通孔100。并且，在通孔100的内部配置具有熔断器功能的电子元件10。
电子元件10经由接合材料11a而与上表面厚铜电路图案3a电连接以及机械连接。另外，电子元件10经由接合材料11b而与下表面厚铜电路图案3b电连接以及机械连接。
电子元件10例如是作为通用品的贴片熔断器等。电子元件10在内部具有熔断部件，该熔断部件是能够熔断的薄膜等，经由接合材料11a、接合材料11b以及该熔断部件，上表面厚铜电路图案3a以及下表面厚铜电路图案3b导通。
并且，如果在电子元件10流过过电流，则电子元件10的熔断部件以较短时间熔断。此外，直至熔断部件熔断为止的时间能够通过变更熔断部件的厚度以及材料等而调整。
这里，接合材料11a以及接合材料11b也可以是与接合材料6a、接合材料6b以及接合材料6c相同的材料。
<第4实施方式>
对本实施方式涉及的半导体装置进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明过的结构要素相同的结构要素标注相同的标号而进行图示，适当省略其详细说明。
<关于半导体装置的结构>
图4是概略地表示本实施方式涉及的半导体装置的结构例的剖面图。如图4所例示的那样，半导体装置具有：金属板2b、绝缘片2c、金属电路图案2a和半导体元件1。
另外，半导体装置具有：下表面厚铜电路图案3b，其经由接合材料6b而配置在半导体元件1的上表面，并且经由焊料等接合材料6d而配置在金属电路图案2a的上表面；芯材3c；以及上表面厚铜电路图案3a。
另外，在半导体装置形成通孔100。通孔100形成于在俯视观察时与接合材料6d不重叠的位置。此外，在图4中，通孔100形成于在俯视观察时与接合材料6d以及半导体元件1不重叠的位置，但也可以配置于在俯视观察时与接合材料6d不重叠，并且与半导体元件1重叠的位置。
并且，在通孔100的内壁形成铜镀层4。铜镀层4使上表面厚铜电路图案3a与下表面厚铜电路图案3b导通。
另外，在通孔100的内部，即在通孔100内被铜镀层4包围的内部，填充具有绝缘性以及低导热性的树脂材料5。
另外，半导体装置具有：壳体7、金属端子8a、金属端子8b和封装材料9。
<第5实施方式>
对本实施方式涉及的半导体装置进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明过的结构要素相同的结构要素标注相同的标号而进行图示，适当省略其详细说明。
<关于半导体装置的结构>
图5是概略地表示本实施方式涉及的半导体装置的结构例的剖面图。如图5所例示的那样，半导体装置具有：金属板2b、绝缘片2c、金属电路图案2a和半导体元件1。
此外，半导体装置具有：下表面厚铜电路图案3b，其经由接合材料6b而配置在半导体元件1的上表面，并且经由接合材料6d而配置在金属电路图案2a的上表面；芯材3c；以及上表面厚铜电路图案3a。
另外，在半导体装置形成通孔100。通孔100形成于在俯视观察时与接合材料6d不重叠的位置。并且，在通孔100的内壁形成熔点低的导电性材料20。导电性材料20使上表面厚铜电路图案3a与下表面厚铜电路图案3b导通。
另外，在通孔100的内部，即在通孔100内被导电性材料20包围的内部，填充具有绝缘性以及低导热性的树脂材料5。
另外，半导体装置具有：壳体7、金属端子8a、金属端子8b和封装材料9。
<第6实施方式>
对本实施方式涉及的半导体装置进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明过的结构要素相同的结构要素标注相同的标号而进行图示，适当省略其详细说明。
<关于半导体装置的结构>
图6是概略地表示本实施方式涉及的半导体装置的结构例的剖面图。如图6所例示的那样，半导体装置具有：金属板2b、绝缘片2c、金属电路图案2a和半导体元件1。
另外，半导体装置具有：下表面厚铜电路图案3b，其经由接合材料6b而配置在半导体元件1的上表面，并且经由接合材料6d而配置在金属电路图案2a的上表面；芯材3c；以及上表面厚铜电路图案3a。
另外，在半导体装置形成通孔100。通孔100形成于在俯视观察时与接合材料6d不重叠的位置。并且，在通孔100的内部配置具有熔断器功能的电子元件10。
电子元件10经由接合材料11a而与上表面厚铜电路图案3a电连接以及机械连接。另外，电子元件10经由接合材料11b而与下表面厚铜电路图案3b电连接以及机械连接。
<关于由以上所记载的实施方式产生的效果>
接下来，示出由以上所记载的实施方式产生的效果的例子。此外，在以下的说明中，该效果是基于以上所记载的实施方式所例示的具体的结构而记载的，但也可以在产生相同的效果的范围，与本说明书所例示的其它具体的结构进行置换。
另外，该置换也可以横跨多个实施方式。即，也可以是将在不同的实施方式中所例示的各种结构进行组合而产生相同的效果。
根据以上所记载的实施方式，半导体装置具有：第1接合材料、第2接合材料、半导体元件1、第3接合材料、第1电路图案、芯材3c、第2电路图案、通孔100、导电性膜和隔热材料。这里，第1接合材料例如对应于接合材料6a。另外，第2接合材料例如对应于接合材料6c以及接合材料6d中的任意一个。另外，第3接合材料例如对应于接合材料6b。另外，第1电路图案例如对应于下表面厚铜电路图案3b。另外，第2电路图案例如对应于上表面厚铜电路图案3a。另外，导电性膜例如对应于铜镀层4以及导电性材料20。另外，隔热材料例如对应于树脂材料5。接合材料6a形成于绝缘基板2的上表面。接合材料6c形成于绝缘基板2的上表面。半导体元件1配置于接合材料6a的上表面。接合材料6b形成于半导体元件1的上表面。下表面厚铜电路图案3b是横跨接合材料6c的上表面以及接合材料6b的上表面而配置的。芯材3c配置于下表面厚铜电路图案3b的上表面。上表面厚铜电路图案3a配置于芯材3c的上表面。通孔100形成为从下表面厚铜电路图案3b起，经由芯材3c而到达至上表面厚铜电路图案3a。铜镀层4形成于通孔100的内壁。树脂材料5形成为在通孔100的内部，在俯视观察时被铜镀层4包围。这里，铜镀层4使下表面厚铜电路图案3b与上表面厚铜电路图案3a导通。
根据这样的结构，在流过过电流时，使下表面厚铜电路图案3b与上表面厚铜电路图案3a导通的铜镀层4的温度局部地上升，从而能够以短时间熔断，因此能够有效地抑制由过电流流入导致的半导体装置的破坏。另外，由于铜镀层4是充分薄的薄膜，因此与例如将导电柱配置于通孔内的情况相比，能够以短时间发挥熔断器功能。另外，由于铜镀层4是充分薄的薄膜，因此即使是较小的电流量，也能够发挥熔断器功能。另外，由于铜镀层4形成于通孔100的内壁，因此能够在不减少上表面厚铜电路图案3a的有效区域以及下表面厚铜电路图案3b的有效区域的状态下，使半导体装置具备熔断器功能。另外，通过在通孔100的内部填充有作为隔热材料的树脂材料5，从而促进热集中于铜镀层4，因此实现以短时间发挥熔断器功能。
此外，即使在将本说明书所例示的其它结构中的至少1个适当地追加至以上所记载的结构的情况下，即，在适当地追加了没有作为以上所记载的结构而提及的本说明书所例示的其它结构的情况下，也能够产生相同的效果。
另外，根据以上所记载的实施方式，下表面厚铜电路图案3b以及上表面厚铜电路图案3a由厚度大于或等于0.3mm且小于或等于0.5mm的铜构成。根据这样的结构，能够应用于流过大电流的功率半导体装置等的用途。
另外，根据以上所记载的实施方式，导电性材料20的熔点比铜的熔点低。根据这样的结构，由于直至导电性材料20熔断为止的时间变短，因此能够缩短直至发挥熔断器功能为止的时间。
另外，根据以上所记载的实施方式，导电性材料20包含铝或银。根据这样的结构，由于直至导电性材料20熔断为止的时间变短，因此能够缩短直至发挥熔断器功能为止的时间。
另外，根据以上所记载的实施方式，铜镀层4的厚度大于或等于0.05mm且小于或等于0.3mm。根据这样的结构，由于铜镀层4足够薄，因此在流过过电流时，直至熔断为止所耗费的时间短。因此，能够缩短直至发挥熔断器功能为止的时间。
另外，根据以上所述的实施方式，铜镀层4是通过镀敷加工而形成的镀层。根据这样的结构，由于能够通过镀敷加工而容易地形成薄膜，因此能缩短直至发挥熔断器功能为止的时间。
另外，根据以上所记载的实施方式，树脂材料5的导热率比铜的导热率小。根据这样的结构，在通孔100的内部，在铜镀层4热局部地集中，因此能够以短时间使铜镀层4熔断。因此，能够缩短直至发挥熔断器功能为止的时间。
另外，根据以上所记载的实施方式，树脂材料5是硅凝胶、环氧树脂、酚醛树脂或聚氯乙烯。根据这样的结构，在通孔100的内部，在铜镀层4热局部地集中，因此能够以短时间使铜镀层4熔断。因此，能够缩短直至发挥熔断器功能为止的时间。
此外，根据以上所记载的实施方式，通孔100在俯视观察时与接合材料6c重叠。根据这样的结构，在流过过电流时，使下表面厚铜电路图案3b与上表面厚铜电路图案3a导通的铜镀层4的温度局部地上升，从而能够以短时间熔断，因此能够有效地抑制由过电流流入导致的半导体装置的破坏。
此外，根据以上所记载的实施方式，通孔100在俯视时不与接合材料6d重叠。根据这样的结构，通过延长从通孔100起经由下表面厚铜电路图案3b以及接合材料6d而到达金属电路图案2a为止的电流路径，从而能够减少直至发挥熔断器功能为止流入至金属电路图案2a的电流的总量。因此，能够有效地抑制半导体装置的破坏。
此外，根据以上所记载的实施方式，半导体装置具有：接合材料6a、接合材料6c、半导体元件1、接合材料6b、下表面厚铜电路图案3b、芯材3c、上表面厚铜电路图案3a、通孔100和电子元件10。接合材料6a形成于绝缘基板2的上表面。接合材料6c形成于绝缘基板2的上表面。半导体元件1配置于接合材料6a的上表面。接合材料6b形成于半导体元件1的上表面。下表面厚铜电路图案3b是横跨接合材料6c的上表面以及接合材料6b的上表面而配置的。芯材3c配置于下表面厚铜电路图案3b的上表面。上表面厚铜电路图案3a配置于芯材3c的上表面。通孔100形成为从下表面厚铜电路图案3b起经由芯材3c而到达至上表面厚铜电路图案3a。电子元件10配置于通孔100的内部。另外，电子元件10具有熔断器功能。并且，电子元件10使下表面厚铜电路图案3b与上表面厚铜电路图案3a导通。
根据这样的结构，在流过过电流时，使下表面厚铜电路图案3b与上表面厚铜电路图案3a导通的电子元件10能够以短时间发挥熔断器功能，因此能够有效地抑制由过电流流入导致的半导体装置的破坏。另外，由于电子元件10配置于通孔100的内部，因此能够在不减少上表面厚铜电路图案3a的有效区域以及下表面厚铜电路图案3b的有效区域的状态下，使半导体装置具备熔断器功能。另外，在具有电子元件10的情况下，不需要在通孔100的内壁形成导电性膜。
此外，即使在将本说明书所例示的其它结构中的至少1个适当地追加至以上所记载的结构的情况下，即，在适当地追加了没有作为以上所记载的结构而提及的本说明书所例示的其它结构的情况下，也能够产生相同的效果。
<关于以上所记载的实施方式的变形例>
在以上所记载的实施方式中，虽然有时对各结构要素的材质、材料、尺寸、形状、相对配置关系或实施条件等进行了记载，但这些在所有方面都是一个例子，并不限于本说明书所记载的内容。
因此，在本说明书所公开的技术范围内，可想到未例示的无数变形例以及等同物。例如，包含对至少1个结构要素进行变形的情况、进行追加的情况或进行省略的情况，以及提取至少1个实施方式中的至少1个结构要素，使其与其它实施方式中的结构要素进行组合的情况。
另外，在不产生矛盾的情况下，在以上所记载的实施方式中，记载为具有“1个”的结构要素也可以是具有“大于或等于1个”。
并且，以上所记载的实施方式中的各个结构要素是概念性的单位，在本说明书所公开的技术范围内，包含1个结构要素由多个构造物构成的情况、1个结构要素对应于某个构造物的一部分的情况、以及多个结构要素包含于1个构造物的情况。
另外，就以上所记载的实施方式中的各个结构要素而言，只要发挥相同的功能，则包含具有其它构造或形状的构造物。
另外，本说明书中的说明是为了与本技术相关的所有目的而参考的，均没有承认是现有技术。
另外，在以上所记载的实施方式中，在没有特别指定地记载了材料名称等的情况下，只要不产生矛盾，则该材料包括含有其他添加物的例如合金等。

Claims (14)

1.一种半导体装置，其具有：
绝缘基板的上表面处的第1接合材料；
所述绝缘基板的上表面处的第2接合材料；
所述第1接合材料的上表面处的半导体元件；
所述半导体元件的上表面处的第3接合材料；
所述第2接合材料的上表面以及所述第3接合材料的上表面处的第1电路图案；
所述第1电路图案的上表面处的芯材；
所述芯材的上表面处的第2电路图案；
通孔，其从所述第1电路图案起经由所述芯材而到达至所述第2电路图案；
所述通孔的内壁处的导电性膜；以及
隔热材料，其在所述通孔的内部，在俯视观察时被所述导电性膜包围，
所述导电性膜使所述第1电路图案与所述第2电路图案导通。
2.根据权利要求1所述的半导体装置，其中，
所述第1电路图案以及所述第2电路图案由厚度大于或等于0.3mm且小于或等于0.5mm的铜构成。
3.根据权利要求1或2所述的半导体装置，其中，
所述导电性膜的熔点比铜的熔点低。
4.根据权利要求1至3中的任一项所述的半导体装置，其中，
所述导电性膜包含铝或银。
5.根据权利要求1至4中的任一项所述的半导体装置，其中，
所述导电性膜的厚度大于或等于0.05mm且小于或等于0.3mm。
6.根据权利要求1至5中的任一项所述的半导体装置，其中，
所述导电性膜是通过镀敷加工而形成的镀层。
7.根据权利要求1至6中的任一项所述的半导体装置，其中，
所述隔热材料的导热率比铜的导热率小。
8.根据权利要求1至7中的任一项所述的半导体装置，其中，
所述隔热材料是硅凝胶、环氧树脂、酚醛树脂或聚氯乙烯。
9.根据权利要求1至8中的任一项所述的半导体装置，其中，
所述通孔在俯视观察时与所述第2接合材料重叠。
10.根据权利要求1至8中的任一项所述的半导体装置，其中，
所述通孔在俯视观察时与所述第2接合材料不重叠。
11.一种半导体装置，其具有：
绝缘基板的上表面处的第1接合材料；
所述绝缘基板的上表面处的第2接合材料；
所述第1接合材料的上表面处的半导体元件；
所述半导体元件的上表面处的第3接合材料；
所述第2接合材料的上表面以及所述第3接合材料的上表面处的第1电路图案；
所述第1电路图案的上表面处的芯材；
所述芯材的上表面处的第2电路图案；
通孔，其从所述第1电路图案起经由所述芯材而到达至所述第2电路图案；以及
所述通孔的内部的具有熔断器功能的电子元件，
所述电子元件使所述第1电路图案与所述第2电路图案导通。
12.根据权利要求11所述的半导体装置，其中，
所述第1电路图案以及所述第2电路图案由厚度大于或等于0.3mm且小于或等于0.5mm的铜构成。
13.根据权利要求11或12所述的半导体装置，其中，
所述通孔在俯视观察时与所述第2接合材料重叠。
14.根据权利要求11或12所述的半导体装置，其中，
所述通孔在俯视观察时与所述第2接合材料不重叠。
CN202010027903.4A 2019-01-17 2020-01-10 半导体装置 Active CN111446230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-005675 2019-01-17
JP2019005675A JP7055109B2 (ja) 2019-01-17 2019-01-17 半導体装置

Publications (2)

Publication Number Publication Date
CN111446230A CN111446230A (zh) 2020-07-24
CN111446230B true CN111446230B (zh) 2023-05-05

Family

ID=71402736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010027903.4A Active CN111446230B (zh) 2019-01-17 2020-01-10 半导体装置

Country Status (4)

Country Link
US (1) US11329012B2 (zh)
JP (1) JP7055109B2 (zh)
CN (1) CN111446230B (zh)
DE (1) DE102020200196B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444084B2 (ja) 2021-01-14 2024-03-06 三菱電機株式会社 半導体装置
JP7168828B2 (ja) * 2021-03-31 2022-11-10 株式会社Flosfia 半導体装置および半導体システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
TW200802996A (en) * 2006-06-16 2008-01-01 Shinko Electric Ind Co Semiconductor device and method of manufacturing semiconductor device
CN102074552A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体元件封装及其制作方法
CN105453211A (zh) * 2013-08-07 2016-03-30 迪睿合电子材料有限公司 保护元件及电池组

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629456A (ja) * 1992-07-11 1994-02-04 Hitachi Ltd 半導体装置
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
JP2002050270A (ja) 2000-08-07 2002-02-15 Anzen Dengu Kk 温度ヒューズ
TW201106828A (en) * 2004-02-04 2011-02-16 Ibiden Co Ltd Multilayer printed wiring board
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
US7816945B2 (en) 2009-01-22 2010-10-19 International Business Machines Corporation 3D chip-stack with fuse-type through silicon via
JP5103493B2 (ja) 2010-02-25 2012-12-19 株式会社日立製作所 半導体装置およびその製造方法
JP2012212689A (ja) 2012-07-23 2012-11-01 Mitsubishi Electric Corp 遮断機構を有する電力用半導体装置
JP6029456B2 (ja) 2012-12-25 2016-11-24 株式会社ヴァレオジャパン 車両用空調装置
JP6054345B2 (ja) 2014-07-28 2016-12-27 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP2017168590A (ja) 2016-03-15 2017-09-21 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
TW200802996A (en) * 2006-06-16 2008-01-01 Shinko Electric Ind Co Semiconductor device and method of manufacturing semiconductor device
CN102074552A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体元件封装及其制作方法
CN105453211A (zh) * 2013-08-07 2016-03-30 迪睿合电子材料有限公司 保护元件及电池组

Also Published As

Publication number Publication date
DE102020200196A1 (de) 2020-07-23
US11329012B2 (en) 2022-05-10
JP2020113726A (ja) 2020-07-27
US20200235060A1 (en) 2020-07-23
DE102020200196B4 (de) 2025-01-09
CN111446230A (zh) 2020-07-24
JP7055109B2 (ja) 2022-04-15

Similar Documents

Publication Publication Date Title
CN104576557B (zh) 包括插入件开口的半导体封装件装置
US9282634B2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
TW201546914A (zh) 基板及其製造方法
CN104517952B (zh) 功率半导体模块和用于制造功率半导体模块的方法
JP6226068B2 (ja) 半導体装置
JP5885630B2 (ja) プリント基板
JP2016213308A (ja) プリント回路板及びプリント配線板
JP2015005681A (ja) 半導体装置及びその製造方法
JP6149932B2 (ja) 半導体装置
CN111446230B (zh) 半导体装置
JP6093093B2 (ja) 半導体モジュール
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2006310277A (ja) チップ型ヒューズ
JP2010287651A (ja) 半導体装置
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP6834775B2 (ja) 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法
JP6477105B2 (ja) 半導体装置
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4712449B2 (ja) メタルコア回路基板
CN106158787B (zh) 封装装置与其制作方法
CN104218015A (zh) 封装结构及其制作方法
JP2011114019A (ja) 回路モジュールおよび回路モジュールの実装方法
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN114556548A (zh) 功率模块
TW200847301A (en) Process for making leadless package for discrete circuit components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant