CN111431505B - 滤波器和多工器以及通信设备 - Google Patents

Abstract

本发明涉及滤波器技术领域，特别地涉及一种滤波器和多工器以及通信设备。在该滤波器中，不同的并联支路之间加入电感耦合或电容耦合，对于滤波器采用电感耦合或电容耦合的方式，既不会恶化滤波器的插损性能，同时还可提升滤波器的带外抑制特性。

Description

滤波器和多工器以及通信设备

技术领域

本发明涉及滤波器技术领域，特别地涉及一种滤波器和多工器以及通信设备。

背景技术

随着无线通讯应用的发展，人们对于数据传输速率的要求越来越高，与数据传输速率相对应的是频谱资源的高利用率和频谱的复杂化。通信协议的复杂化对于射频系统的各种性能提出了严格的要求，在射频前端模块，射频滤波器起着至关重要的作用，它可以将带外干扰和噪声滤除以满足射频系统和通信协议对于信噪比的要求。

射频滤波器主要应用于无线通信系统，例如，基站的射频前端，移动电话，电脑，卫星通讯，雷达，电子对抗系统等。射频滤波器的主要性能指标为插损、带外抑制、功率容量、线性度、器件尺寸和温漂特性。良好的滤波器性能可以在一定程度上提高通信系统的数据传输速率、寿命及可靠性。所以对于无线通信系统高性能、简单化滤波器的设计是至关重要的。目前，能够满足通讯终端使用的小尺寸滤波类器件主要是压电声波滤波器，构成此类声波滤波器的谐振器主要包括：FBAR(Film Bulk Acoustic Resonator，薄膜体声波谐振器)，SMR (Solidly Mounted Resonator，固态装配谐振器)和SAW(Surface Acoustic Wave，表面声波谐振器)。其中基于体声波原理FBAR和SMR 制造的滤波器(统称为BAW，体声波谐振器)，相比基于表面声波原理SAW制造的滤波器，具有更低的插入损耗，更快的滚降特性等优势。

普通的滤波器的一种典型结构如图1A所示，图1A是根据现有技术中的声波滤波器的一种结构的示意图。这种滤波器100中，输入端131和输出端132之间有电感121、122以及多个谐振器(通常称作串联谐振器)101～104，各串联谐振器的连接点与接地端之间的多个支路 (通常称作并联支路)上分别设置有谐振器111～113(通常称作并联谐振器)，以及电感123～125。各并联谐振器上添加有质量负载层，使并联谐振器的频率和串联谐振器的频率具有差异从而形成滤波器的通带。

在目前的无线通信系统中，某些通信频段为了满足高小区容量、大数据传输速率的要求，需要分配较宽的通信频段，例如根据3GPP协议所划分的第41频段(Band 41)，其通带范围是从2496MHz到 2690MHz，具有194MHz的带宽，相对带宽高达7.5％，同时又要求对其低频一侧的通信信号，如WLAN(2402.5MHz到2481.5MHz)，Band 40(2300MHz到2400MHz)等，有一定的抑制度。这时，再采用传统的提高机电耦合系数的方法来拓展滤波器的应用带宽已经不再有效，这就需要采取特殊的方法来实现这种高带宽。

为实现上述的高带宽，专利申请CN109643984A中公开了一种梯形结构宽带压电滤波器，其在普通的滤波器的任两个串联谐振器的连接点与接地点之间，设置有带宽调节单元，带宽调节单元包含串联的电感和谐振器，该谐振器的频率接近上述串联谐振器的频率，而该电感的电感值明显大于该滤波器的各并联支路上的电感的电感值。通过引入带宽调节单元，实现了滤波器相对带宽的扩大化。

为了提高声波谐振器滤波器的带外抑制特性，常见的解决方法为增加滤波器的级数，改变串联谐振器与并联谐振器的阻抗比，改变滤波器级联等。但是上述方法都会使滤波器的插损恶化，即滤波器带外抑制特性的提升是以滤波器插损恶化为代价的，同时谐振器或外围器件的增加也会使得器件尺寸增加。对于上述专利申请CN109643984A 中公开的宽带压电滤波器，同样存在进一步提高带外抑制性能的需求。

发明内容

有鉴于此，本发明提出一种滤波器和多工器以及通信设备，在不恶化滤波器插损的前提下，提升了滤波器的带外抑制特性。

为实现上述目的，根据本发明的一个方面，提供了一种滤波器。

本发明的滤波器包含设置有多个声波谐振器的串联支路和多个并联支路，并且包含带宽调节单元，靠近所述滤波器的输入端的并联支路中具有第一电感，靠近所述滤波器的输出端的并联支路中具有第二电感，带宽调节单元中具有第三电感，所述第三电感与第一电感之间存在耦合；所述第三电感与第二电感之间存在耦合。

可选地，所述第一电感和第二电感之间存在耦合。

可选地，所述输入端和输出端具有匹配电路，所述匹配电路的结构为如下之一：第一端和第二端之间串联电容或电感；第一端和第二端之间为电容或电感的一端，该电容或电感的另一端接地。

可选地，所述滤波器中：所述多个声波谐振器所在的晶片位于多层封装基板之上；第三电感由集总参数元件实现，设置在多层封装基板的上表面；第一和第二电感设置在多层封装基板的内部并且靠近第三电感从而产生耦合。

可选地，所述滤波器中：所述多个声波谐振器所在的晶片位于多层封装基板之上；第一电感、第二电感及第三电感设置在多层封装基板的内部。

可选地，第一和第二电感第二端直接接地并且二者之间存在互感，第一和第二电感位于第三电感的同侧，且分别与第三电感之间存在耦合。

可选地，第一电感和第二电感的第二端在多层基板的中间任一层相连，再通过耦合电感接地，第一和第二电感位于第三电感的同侧，且分别于第三电感之间存在耦合。

可选地，第一电感、第二电感和第三电感在多层基板的中间任一层相连，再通过耦合电感接地。

根据本发明的另一方面，提供了一种多工器，包含本发明所述的滤波器。此处的多工器也包括双工器。

根据本发明的又一方面，提供了一种通信设备，包含本发明所述的滤波器。

根据本发明的技术方案，在包含带宽调节单元的滤波器中，使带宽调节单元中的电感与靠近输入端、输出端的并联支路中的电感之间产生耦合，以此提升滤波器的带外抑制特性。

附图说明

为了说明而非限制的目的，现在将根据本发明的优选实施例、特别是参考附图来描述本发明，其中：

图1A是根据现有技术中的声波滤波器的一种结构的示意图；

图1B为本发明实施方式涉及的一种滤波器的电路图；

图2是薄膜体声波谐振器结构的切面示意图；

图3A是压电声波谐振器的电学符号；

图3B是压电声波谐振器的等效电学模型图；

图4是谐振器阻抗与fs和fp之间的关系示意图；

图5A为一种输入端匹配电路MC1与输出端匹配电路MC2的电路图；

图5B为另一种输入端匹配电路MC1与输出端匹配电路MC2的电路图；

图5C为又一种输入端匹配电路MC1与输出端匹配电路MC2的电路图；

图5D为再一种输入端匹配电路MC1与输出端匹配电路MC2的电路图；

图6为本发明实施方式提供的滤波器和对比例的插损频率特性对比曲线；

图7为本发明实施方式提供的滤波器另一种结构的电路图；

图8为本发明实施方式提供的滤波器的三维电路模型；

图9A为本发明实施方式提供的滤波器三维电路模型的第一种实施方式；

图9B为图9A的滤波器的封装基板在AA'截面上的示意图；

图10A为本发明实施方式提供的滤波器三维电路模型的第二种实施方式；

图10B是图10A的滤波器的封装基板在BB'截面上的示意图。

具体实施方式

本发明实施方式中，在滤波器不同的并联支路之间加入电感耦合或电容耦合，在不恶化滤波器插损的前提下，提升了滤波器的带外抑制特性，以下具体加以说明。

图1B为本发明实施方式涉及的一种滤波器的电路图。该滤波器的结构，同样是根据专利申请CN109643984A中的思路，图1B中的滤波器100包含有带宽调节单元，带宽调节单元是一种特殊的并联接地通路，用来实现滤波器相对带宽的扩大化。以下具体加以说明。

如图1B所示，图中T1为滤波器100的输入端子，T2为滤波器的输出端子，该输入端子T1和输出端子T2为连接至滤波器的外部信号的端口。在输入端子T1和输出端子T2之间设有串接的串联谐振器分别为第一谐振器S11、第二谐振器S12和第三谐振器S13。在输入端子T1和第一谐振器S11之间串联输入端匹配电路MC1，在输入端子T2 和第三谐振器S13之间串联输出端匹配电路MC2。第一一谐振器P11 的一端与第一谐振器S11与输入端匹配电路MC1之间的节点相连，第一二谐振器P12的一端与第一谐振器S11与第二谐振器S12之间的节点相连，第一一谐振器P11及第一二谐振器P12的另一端彼此相连并与第一电感LP1的一端相连，第一电感LP1的另一端接地；第一三谐振器P13的一端与第二谐振器S12与第三谐振器S13之间的节点相连，第一四谐振器P14的一端与第三谐振器S13与输出端匹配电路MC2之间的节点相连，第一三谐振器P13及第一四谐振器P14的另一端彼此相连并与第二电感LP2的一端相连，第二电感LP2的另一端接地，第一电感LP1与第二电感LP2之间存在电感耦合或电容耦合。

第二一谐振器P21的一端与第一谐振器S11与第二谐振器S12之间的节点相连，第二二谐振器P22的一端与第二谐振器S12与第三谐振器S13之间的节点相连，第二一谐振器P21及第二二谐振器P22的另一端彼此相连并与第三电感LS的一端相连，第三电感LS的另一端接地，以上P21、P22和LS即构成带宽调节单元。

在本发明实施方式中，在引入带宽调节单元的情况下，通过对带宽调节单元以及原有电感器件的位置调整，使带宽调节单元中的第三电感LS分别与第一电感LP1和第二电感LP2之间存在耦合，具体可产生电感耦合和电容耦合，在后文的说明中将会看出，这种耦合有助于提升滤波器的带外抑制特性。

图7为本发明实施方式提供的滤波器另一种结构的电路图；如图 7所示，滤波器300的结构与滤波器100的结构基本相同，两者的区别在于，第一电感LP1和第二电感LP2的另一端彼此相连并与第四电感 LM的一端连接，第四电感LM的另一端接地。滤波器300中，第一电感LP1与第二电感LP2之间的耦合通过第四电感LM实现。因此第四电感LM作为耦合电感，使第一电感LP1和第二电感LP2之间不必直接有耦合。

第一谐振器S11、第二谐振器S12及第三谐振器S13的串联谐振频率分别为fss1、fss2及fss3，并联谐振频率为fsp1、fsp2及fsp3；第一一谐振器P11、第一二谐振器P12、第一三谐振器P13及第一四谐振器P14的串联谐振频率分别为fps11、fps12、fps13及fps14，并联谐振频率为fpp11、fpp12、fpp13及fpp14；第二一谐振器P21及第二二谐振器P22的串联谐振频率分别为fps21及fps22，并联谐振频率为fpp21 及fpp22。本发明实施方式中，第一谐振器S11、第二谐振器S12及第三谐振器S13通过质量负载的不同设计实现串联谐振频率彼此不同，如采用调节质量负载的面积、厚度等方式使质量负载量不同，从而使第一谐振器S11、第二谐振器S12、第三谐振器S13之间的串联谐振频率的差异小于某一指定值；同样的，本发明实施方式中第一一谐振器 P11、第一二谐振器P12、第一三谐振器P13及第一四谐振器P14的串联谐振频率彼此不同；第二一谐振器P21及第二二谐振器P22的谐振频率与第一谐振器S11、第二谐振器S12、第三谐振器S13的谐振频率相等或相近。

图2是薄膜体声波谐振器结构的切面示意图，包括半导体衬底材料21，压电层22、底电极23、顶电极24和空气腔25，其中，在半导体衬底材料21通过刻蚀得到空气腔25，底电极23淀积于半导体衬底 21上。图中，虚线框选区域为空气腔25、顶电极24、底电极23和压电层22的重叠区域，该重叠区域为薄膜体声波谐振器的有效谐振区。其中，顶电极24和底电极23的材料可以由金(Au)、钨(W)、钼 (Mo)、铂(Pt)、钌(Ru)、铱(Ir)、钛钨(TiW)、铝(Al)、钛(Ti)等类似金属形成；压电层22的材料可以为氮化铝(AlN)、氧化锌(ZnO)、锆钛酸铅(PZT)、铌酸锂(LiNbO3)、石英(Quartz)、铌酸钾(KNbO3)或钽酸锂(LiTaO3)等，压电层22的厚度一般小于 10微米。当压电层22的材料为氮化铝(AlN)时，氮化铝薄膜为多晶形态或者单晶形态，生长方式为薄膜溅射(sputtering)或者有机金属化学气相沉积法(MOCVD)。

图3A 是压电声波谐振器的电学符号，图3B 是压电声波谐振器的等效电学模型图，如图3A 和3B 所示，在不考虑损耗项的情况下，电学模型可简化为Lm、Cm和C0组成的谐振电路。根据谐振条件可知，该谐振电路存在两个谐振频点：一个是谐振电路阻抗值达到极小值时的fs，将fs定义为该谐振器的串联谐振频点；另一个是当谐振电路阻抗值达到极大值时的fp，将fp定义为该谐振器的并联谐振频点。其中，

并且，fs小于fp；谐振器的有效机电耦合系数Kt²eff(以下简记为Kt²)，它可以用fs和fp来表示：

图4是谐振器阻抗与fs和fp之间的关系示意图。如图4所示，在某一特定的频率下，有效机电耦合系数越大，则fs和fp的频率差越大，即两个谐振频点离得越远，较大的Kt²谐振器可以满足宽带宽滤波器的设计需求。同时，将谐振器在fs处的阻抗幅值定义为Rs，它是谐振器阻抗曲线中的极小值；将谐振器在fp处的阻抗幅值定义为Rp，它是谐振器阻抗曲线中的极大值。Rs和Rp是描述谐振损耗特性的重要参数，当Rs越小，Rp越大时，谐振器的损耗越小，Q值越高，此时滤波器的插入损耗特性也更好。

图5A为一种输入端匹配电路MC1与输出端匹配电路MC2的电路图，图5A中电感器31L作为匹配电路串联于滤波器的输入端或串联于滤波器的输出端；图5B为另一种输入端匹配电路MC1与输出端匹配电路MC2的电路图，图5B中电容器31C作为匹配电路串联于滤波器的输入端或串联于滤波器的输出端；图5C为又一种输入端匹配电路MC1与输出端匹配电路MC2的电路图，图5C中电感器32L作为匹配电路并联于滤波器的输入端或并联于滤波器的输出端；图5D为再一种输入端匹配电路MC1与输出端匹配电路MC2的电路图，图5D中电容器32C作为匹配电路并联于滤波器的输入端或并联于滤波器的输出端。

图6为本发明实施方式提供的滤波器和对比例的插损频率特性对比曲线；其中，本发明实施方式采用如图1B所示的滤波器100的电路结构，对比例所采用的滤波器结构与滤波器100的电路架构相同，区别在于对比例滤波器的不同并联支路之间无耦合。如图6所示，实线为滤波器100(有耦合)对应插损频率特性曲线，虚线为对比例(无耦合)对应插损频率特性曲线，通过在第一电感LP1与第三电感LS、第二电感LP2与第三电感LS，以及第一电感LP1与第二电感LP2之间加入电感耦合或电容耦合，实现滤波器远带阻抗的变化，从而实现在不恶化滤波器通带插损的条件下提升带外抑制。

图8为本发明实施方式提供的滤波器的三维电路模型。三维电路模型401包括芯片41、焊球42和封装基板，其中，芯片41通过焊球 42实线与封装基板之间的电连接。封装基板包括介质材料43，以及设于介质材料43内的第一布线层44、第二布线层46、第三布线层48、第四布线层50，其中，第一布线层44和第二布线层46之间通过第一- 二过孔45电连接，第二布线层46和第三布线层48之间通过第二-三过孔47电连接，第三布线层48与第四布线层50之间通过第三-四过孔 49电连接。

图9A为本发明实施方式提供的滤波器三维电路模型的第一种实施方式，如图9A所示，滤波器的三维电路模型501中虚线框53为第三电感LS，51为第一电感LP1、52为第二电感LP2，其中，MSP1为第三电感LS与第一电感LP1之间的耦合，MSP2为第三电感LS与第一并联LP2之间的耦合，MPP为第一电感LP1与第二电感LP2之间的耦合，MSP1、MSP2和MPP的大小可通过电感之间的空间距离进行调整。图9B为图9A的滤波器的封装基板在AA'截面上的示意图。如图 9B所示，51为第一电感LP1、52为第二电感LP2，二者设置在封装基板502的内部并且各自接地(即图1B的情形)，且二者之间具有耦合 MPP。

图10A为本发明实施方式提供的滤波器三维电路模型的第二种实施方式，图中各部件名称与图9A相同，不同之处在于其BB'截面上，参见图10B，图10B是图10A的滤波器的封装基板在BB'截面上的示意图。如图10B所示，51为第一电感LP1、52为第二电感LP2，54为图7中的作为耦合电感的LM，前二者在封装基板的任一层连接，再经后者接地。

本发明实施方式提供的滤波器中，在不同的并联支路之间加入电感耦合或电容耦合，在不增加滤波器插损的前提下，可进一步提升滤波器的带外抑制特性。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种滤波器，包含设置有多个声波谐振器的串联支路和多个并联支路，并且包含带宽调节单元，靠近所述滤波器的输入端的并联支路中具有第一电感，靠近所述滤波器的输出端的并联支路中具有第二电感，带宽调节单元为并联接地通路，其中具有第三电感，其特征在于：

所述第三电感与第一电感之间存在耦合；

所述第三电感与第二电感之间存在耦合。

2.根据权利要求1所述的滤波器，其特征在于，所述第一电感和第二电感之间存在耦合。

3.根据权利要求1所述的滤波器，其特征在于，所述输入端和输出端具有匹配电路，所述匹配电路的结构为如下之一：

第一端和第二端之间串联电容或电感；

第一端和第二端之间为电容或电感的一端，该电容或电感的另一端接地。

4.根据权利要求1所述的滤波器，其特征在于，所述滤波器中：

所述多个声波谐振器所在的晶片位于多层封装基板之上；

第三电感由集总参数元件实现，设置在多层封装基板的上表面；

第一和第二电感设置在多层封装基板的内部并且靠近第三电感从而产生耦合。

5.根据权利要求1所述的滤波器，其特征在于，所述滤波器中：

所述多个声波谐振器所在的晶片位于多层封装基板之上；

第一电感、第二电感及第三电感设置在多层封装基板的内部。

6.根据权利要求5所述的滤波器，其特征在于，第一和第二电感第二端直接接地并且二者之间存在耦合，第一和第二电感位于第三电感的同侧，且分别与第三电感之间存在耦合。

7.根据权利要求5所述的滤波器，其特征在于，第一电感和第二电感的第二端在多层基板的中间任一层相连，再通过耦合电感接地，第一和第二电感位于第三电感的同侧，且分别于第三电感之间存在耦合。

8.根据权利要求5所述的滤波器，其特征在于，

第一电感、第二电感和第三电感在多层基板的中间任一层相连，再通过耦合电感接地。

9.一种多工器，其特征在于，包含权利要求1至8中任一项所述的滤波器。

10.一种通信设备，其特征在于，包含权利要求1至8中任一项所述的滤波器。

Images