CN111367829A - 一种线性地址获取方法及装置 - Google Patents

Abstract

本发明实施例提供了一种线性地址获取方法及装置，该方法包括：接收寻址指令，其中所述寻址指令包括地址标识；根据所述地址标识，计算所述寻址指令对应的晶片Die地址；根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址；根据所述地址标识，计算所述寻址指令对应的块Block地址；根据所述地址标识，计算所述寻址指令对应的字线WL地址；根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。本发明实施例将非易失存储器中比Page高一层级的WL作为最小寻址单位，可以避免出现寻址标识与Page无法对齐的现象发生，使得寻址正确率大大提升。

Description

一种线性地址获取方法及装置

技术领域

本发明涉及存储器处理技术领域，特别是涉及一种线性地址获取方法及装置。

背景技术

随着各种电子装置及嵌入式系统等的发展，非易失性存储器件被广泛应用于电子产品中。以非易失性存储器NAND闪存(NAND Flash Memory)为例一个Nand闪存为一个设备(device)，一个设备可以有2个晶片(Die)，一个晶片可以分成两个闪存片(Plane)，一个闪存片可以分成2048个块(Block)，一个块可以被分成很256个页(Page)，一个块也可以对应有256个WL(Word Line，字线)。

现有技术中，非易失存储器的地址通常是以Page为单位，因此，对非易失存储器进行寻址时，通常也是以Page为计数单位。

然而，发明人在研究上述技术方案的过程中发现，上述技术方案存在如下缺陷：NandFlash中还分为MLC NandFlash(Multi Level Cell，多层单元闪存)、TLC NandFlash(Triple Level Cell，三层单元闪存)等；对于MLCNandFlash，每个WL包含Page数是2整数倍，对于TLC NandFlash，每个WL包含Page数是3的整数倍，当以Page为单位进行寻址时，TLCNandFlash中经常会出现寻址错误的现象。

发明内容

鉴于上述问题，提出了本发明实施例的一种线性地址获取方法及装置，以解决TLCNandFlash出现的寻址错误问题。

根据本发明的第一方面，提供了一种线性地址获取方法，应用于非易失存储器，所述方法包括：

接收寻址指令，其中所述寻址指令包括地址标识；

根据所述地址标识，计算所述寻址指令对应的晶片Die地址；

根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址；

根据所述地址标识，计算所述寻址指令对应的块Block地址；

根据所述地址标识，计算所述寻址指令对应的字线WL地址；

根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。

优选地，所述根据所述地址标识，计算所述寻址指令对应的Die地址，包括：

将所述地址标识右移Plane Bit后，与Die地址掩码进行与计算；其中，所述PlaneBit根据所述非易失存储其中所包括的Plane的个数确定，所述Die地址掩码由所述非易失存储器中所包括的Die所占的位数确定。

优选地，所述根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址，包括：

将所述地址标识与Plane地址掩码进行与计算；其中，所述Plane地址掩码由所述非易失存储器中所包括的Plane所占的位数确定。

优选地，所述根据所述地址标识，计算所述寻址指令对应的块Block地址，包括：

将所述地址标识右移第一位数后，与Block地址掩码进行与计算；其中，所述第一位数为：所述Plane Bit、Die Bit与WL Bit的和，所述Die Bit根据所述非易失存储其中所包括的Die的个数确定，所述WL Bit根据所述非易失存储其中所包括的WL的个数确定，所述Block地址掩码由所述非易失存储器中所包括的Block所占的位数确定。

优选地，所述根据所述地址标识，计算所述寻址指令对应的字线WL地址，包括：

将所述地址标识右移第二位数后，与WL地址掩码进行与计算；其中，所述第二位数为：所述Plane Bit与所述Die Bit的和，所述WL地址掩码由所述非易失存储器中所包括的WL所占的位数确定。

根据本发明的第二方面，提供了一种线性地址获取装置，应用于非易失存储器，所述装置包括：

接收模块，用于接收寻址指令，其中所述寻址指令包括地址标识；

Die地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的晶片Die地址；

Plane地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址；

Block地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的块Block地址；

WL地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的字线WL地址；

目标地址得到模块，用于根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。

优选地，所述根据所述Die地址计算模块包括：

Die地址计算子模块，用于将所述地址标识右移Plane Bit后，与Die地址掩码进行与计算；其中，所述Plane Bit根据所述非易失存储其中所包括的Plane的个数确定，所述Die地址掩码由所述非易失存储器中所包括的Die所占的位数确定。

优选地，所述Plane地址计算模块包括：

Plane地址计算子模块，用于将所述地址标识与Plane地址掩码进行与计算；其中，所述Plane地址掩码由所述非易失存储器中所包括的Plane所占的位数确定。

优选地，所述Block地址计算模块包括：

Block地址计算子模块，用于将所述地址标识右移第一位数后，与Block地址掩码进行与计算；其中，所述第一位数为：所述Plane Bit、Die Bit与WL Bit的和，所述Die Bit根据所述非易失存储其中所包括的Die的个数确定，所述WL Bit根据所述非易失存储其中所包括的WL的个数确定，所述Block地址掩码由所述非易失存储器中所包括的Block所占的位数确定。

优选地，所述WL地址计算模块包括：

WL地址计算子模块，用于将所述地址标识右移第二位数后，与WL地址掩码进行与计算；其中，所述第二位数为：所述Plane Bit与所述Die Bit的和，所述WL地址掩码由所述非易失存储器中所包括的WL所占的位数确定。

本发明实施例中，发现了现有技术中存在非编程存储单元被编程现象的原因是：TLC NandFlash，每个WL包含Page数是3的整数倍，因此，在以Page为寻址单位时，可能会出现寻址标识与Page无法对齐的现象发生，导致寻址错误。因此，本发明实施例在对非易失存储器进行线性地址获取时，以WL为寻址的计数单位，在接收到包括地址标识的寻址指令后，通过地址标识计算得到Die地址、Plane地址、Block地址和WL地址，根据Die地址、Plane地址、Block地址和WL地址的层级关系，就能对应到该地址标识所对应的目标地址。本发明实施例中，将非易失存储器中比Page高一层级的WL作为最小寻址单位，可以避免出现寻址标识与Page无法对齐的现象发生，使得寻址正确率大大提升，且，在对非易失存储器进行操作时，以WL为最小单位，因为寻址时不需要对Page地址进行运算，可以大大提升运行速度。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明实施例提供的一种线性地址获取方法的流程图；

图2是本发明实施例提供的一种线性地址示意图；

图3是本发明实施例提供的一种地址对应示意图；

图4是本发明实施例提供的一种线性地址获取装置的框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。

实施例一

参照图1，示出了一种线性地址获取方法的流程图，应用于非易失存储器，具体可以包括如下步骤：

步骤101：接收寻址指令，其中所述寻址指令包括地址标识。

本发明实施例中，以地址标识为线性地址FWA地址标识为例，FWA是FTL(闪存转换层，Flash translation layer)使用的线性地址，此地址包含了Die地址，Block地址，Plane地址，WL地址。以非易失存储器为TLC NandFlash为例，TLC NandFlash可以是：有2个Die，一个Die有两个Plane，一个Plane有2048个Block，一个Block有256个WL，FWA的组成可以如图2所示。

具体应用中，如图3所示，FWA0可以标识FWA的地址标识为0；FWA1可以标识FWA的地址标识为1；FWA2可以标识FWA的地址标识为10，依次类推。通过步骤102至步骤105可以根据该地址标识分别获取到Die地址，Block地址，Plane地址，WL地址。

本发明实施例中，参照图3，以有2个Die：Die0、Die1；每个Die有两个Plane：Plane0、Plane1；每个Plane有2个Block：Block0、Block1；每个Block有2个WL：WL0、WL1为例进行说明步骤102至步骤105的具体实现方式。

步骤102：根据所述地址标识，计算所述寻址指令对应的晶片Die地址。

假设通过步骤101中的地址标识为二进制的10为例，参照图3，即要获取FWA2对应在非易失存储器中的Die地址。

在一种优选的实施例中，可以通过下述方式获取FWA对应的Die地址：

将所述地址标识右移Plane Bit后，与Die地址掩码进行与计算；其中，所述PlaneBit根据所述非易失存储其中所包括的Plane的个数确定，所述Die地址掩码由所述非易失存储器中所包括的Die所占的位数确定。

本发明实施例中，Plane Bit根据非易失存储其中所包括的Plane的个数确定，举例来说，若Die中只有两个Plane，则通过0、1就可以标识该两个Plane，因此Plane只需要占一位，Plane Bit就为1；可以理解，若Die中只有四个Plane，则需要用00、01、10、11标识，则Plane需要占两位，Plane Bit就为2，依次类推，在此不再赘述。

本发明实施例中，Die地址掩码(Die Bit Mask)由非易失存储器中所包括的Die所占的位数确定，具体应用中，可以将Die所占的位设置为1，Die没占的位设置为0，可以理解，Die Bit Mask可以根据实际中Die所占的位数进行设定，本发明实施例对此不作具体限定。

具体应用中，将所述地址标识右移Plane Bit后，与Die地址掩码进行与计算的步骤可以表示为公式：

(FWA>>Plane Bit)&Die Bit Mask

以FWA的地址标识为10、Plane Bit为1为例，将10右移一位后，得到1，将1与DieBit Mask进行与操作，则除了Die地址之外的位全部为0，只有Die地址对应的位置与1进行与操作后，以Die Bit Mask为01为例，可以得到1，因此可以确定出Die地址为1。示例的，参照图3，FWA2对应的为Die1。

步骤103：根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址。

假设通过步骤101中的地址标识为二进制的10为例，参照图3，即要获取FWA2对应在非易失存储器中的Plane地址。

在一种优选的实施例中，可以通过下述方式获取FWA对应的Plane地址：

将所述地址标识与Plane地址掩码进行与计算；其中，所述Plane地址掩码由所述非易失存储器中所包括的Plane所占的位数确定。

本发明实施例中，Plane地址掩码(Plane Bit Mask)由非易失存储器中所包括的Plane所占的位数确定，具体应用中，可以将Plane所占的位设置为1，Plane没占的位设置为0，可以理解，Plane Bit Mask可以根据实际中Plane所占的位数进行设定，本发明实施例对此不作具体限定。

具体应用中，将所述地址标识与Plane地址掩码进行与计算的步骤可以表示为公式：

FWA&Plane Bit Mask

以FWA的地址标识为10、Die Bit Mask为001为例，将10与Die Bit Mask进行与操作，得到0，因此可以确定出Plane地址为0。示例的，参照图3，FWA2对应的为Plane 0。

步骤104：根据所述地址标识，计算所述寻址指令对应的块Block地址。

假设通过步骤101中的地址标识为二进制的10为例，参照图3，即要获取FWA2对应在非易失存储器中的Block地址。

在一种优选的实施例中，可以通过下述方式获取FWA对应的Block地址：

将所述地址标识右移第一位数后，与Block地址掩码进行与计算；其中，所述第一位数为：所述Plane Bit、Die Bit与WL Bit的和，所述Die Bit根据所述非易失存储其中所包括的Die的个数确定，所述WL Bit根据所述非易失存储其中所包括的WL的个数确定，所述Block地址掩码由所述非易失存储器中所包括的Block所占的位数确定。

本发明实施例中，Die Bit根据非易失存储其中所包括的Die的个数确定，举例来说，若只有两个Die，则通过0、1就可以标识该两个Die，因此Die只需要占一位，Die Bit就为1；可以理解，若有四个Die，则需要用00、01、10、11标识，则Die需要占两位，Die Bit就为2，依次类推，在此不再赘述。

本发明实施例中，WL Bit根据非易失存储其中所包括的Die的个数确定，举例来说，若一个Block只有两个WL，则通过0、1就可以标识该两个WL，因此WL只需要占一位，WLBit就为1；可以理解，若有四个WL，则需要用00、01、10、11标识，则WL需要占两位，WL Bit就为2，依次类推，在此不再赘述。

本发明实施例中，Block地址掩码(Block Bit Mask)由非易失存储器中所包括的Block所占的位数确定，具体应用中，可以将Block所占的位设置为1，Block没占的位设置为0，可以理解，Block Bit Mask可以根据实际中Block所占的位数进行设定，本发明实施例对此不作具体限定。

具体应用中，将所述地址标识右移第一位数后，与Block地址掩码进行与计算的步骤可以表示为公式：

(FWA>>(WL Bit+Die Bit+Plane Bit))&Block Bit Mask

以FWA的地址标识为10、Plane Bit为1、Die Bit为1、WL Bit为1为例，将10右移3位后，得到0，将0与Die Bit Mask进行与操作，可以得到0，因此可以确定出Block地址为0。示例的，参照图3，FWA2对应的为Block0。

步骤105：根据所述地址标识，计算所述寻址指令对应的字线WL地址。

假设通过步骤101中的地址标识为二进制的10为例，参照图3，即要获取FWA2对应在非易失存储器中的WL地址。

在一种优选的实施例中，可以通过下述方式获取FWA对应的WL地址：

将所述地址标识右移第二位数后，与WL地址掩码进行与计算；其中，所述第二位数为：所述Plane Bit与所述Die Bit的和，所述WL地址掩码由所述非易失存储器中所包括的WL所占的位数确定。

本发明实施例中，WL地址掩码(WL Bit Mask)由非易失存储器中所包括的WL所占的位数确定，具体应用中，可以将WL所占的位设置为1，WL没占的位设置为0，可以理解，WLBit Mask可以根据实际中WL所占的位数进行设定，本发明实施例对此不作具体限定。

具体应用中，将所述地址标识右移第二位数后，与WL地址掩码进行与计算的步骤可以表示为公式：

(FWA>>(Die Bit+Plane Bit))&WL Bit Mask

以FWA的地址标识为10、Plane Bit为1、Die Bit为1为例，将10右移2位后，得到0，将0与WL Bit Mask进行与操作，可以得到0，因此可以确定出WL地址为0。示例的，参照图3，FWA2对应的为WL 0。

步骤106：根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。

本发明实施例中，如步骤102中确定出的Die地址为Die1、Plane地址为Plane0、Block地址为Block0、WL地址为WL0为例，可以定位到FWA2对应的目标地址为，Die1中的Plane0所包括的Block0中的WL0。

可以理解，具体应用中，若只需要取址到Block地址，比如读取Block0中的数据，则不需要进行获取WL的步骤，类似的，也可以只取址到Plane地址，本发明实施例对此不作具体限定。

综上所述，本发明实施例中，发现了现有技术中存在非编程存储单元被编程现象的原因是：TLC NandFlash，每个WL包含Page数是3的整数倍，因此，在以Page为寻址单位时，可能会出现寻址标识与Page无法对齐的现象发生，导致寻址错误。因此，本发明实施例在对非易失存储器进行线性地址获取时，以WL为寻址的计数单位，在接收到包括地址标识的寻址指令后，通过地址标识计算得到Die地址、Plane地址、Block地址和WL地址，根据Die地址、Plane地址、Block地址和WL地址的层级关系，就能对应到该地址标识所对应的目标地址。本发明实施例中，将非易失存储器中比Page高一层级的WL作为最小寻址单位，可以避免出现寻址标识与Page无法对齐的现象发生，使得寻址正确率大大提升，且，在对非易失存储器进行操作时，以WL为最小单位，因为寻址时不需要对Page地址进行运算，可以大大提升运行速度。

需要说明的是，对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明所必需的。

实施例二

参照图4，示出了一种线性地址获取装置的框图，该装置具体可以包括：

接收模块410，用于接收寻址指令，其中所述寻址指令包括地址标识；

Die地址计算模块420，用于根据所述地址标识，计算所述寻址指令对应的晶片Die地址；

Plane地址计算模块430，用于根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址；

Block地址计算模块440，用于根据所述地址标识，计算所述寻址指令对应的块Block地址；

WL地址计算模块450，用于根据所述地址标识，计算所述寻址指令对应的字线WL地址；

目标地址得到模块460，用于根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。

优选地，所述根据所述Die地址计算模块420包括：

Die地址计算子模块，用于将所述地址标识右移Plane Bit后，与Die地址掩码进行与计算；其中，所述Plane Bit根据所述非易失存储其中所包括的Plane的个数确定，所述Die地址掩码由所述非易失存储器中所包括的Die所占的位数确定。

优选地，所述Plane地址计算模块430包括：

Plane地址计算子模块，用于将所述地址标识与Plane地址掩码进行与计算；其中，所述Plane地址掩码由所述非易失存储器中所包括的Plane所占的位数确定。

优选地，所述Block地址计算模块440包括：

Block地址计算子模块，用于将所述地址标识右移第一位数后，与Block地址掩码进行与计算；其中，所述第一位数为：所述Plane Bit、Die Bit与WL Bit的和，所述Die Bit根据所述非易失存储其中所包括的Die的个数确定，所述WL Bit根据所述非易失存储其中所包括的WL的个数确定，所述Block地址掩码由所述非易失存储器中所包括的Block所占的位数确定。

优选地，所述WL地址计算模块450包括：

WL地址计算子模块，用于将所述地址标识右移第二位数后，与WL地址掩码进行与计算；其中，所述第二位数为：所述Plane Bit与所述Die Bit的和，所述WL地址掩码由所述非易失存储器中所包括的WL所占的位数确定。

综上所述，本发明实施例中，发现了现有技术中存在非编程存储单元被编程现象的原因是：TLC NandFlash，每个WL包含Page数是3的整数倍，因此，在以Page为寻址单位时，可能会出现寻址标识与Page无法对齐的现象发生，导致寻址错误。因此，本发明实施例在对非易失存储器进行线性地址获取时，以WL为寻址的计数单位，在接收到包括地址标识的寻址指令后，通过地址标识计算得到Die地址、Plane地址、Block地址和WL地址，根据Die地址、Plane地址、Block地址和WL地址的层级关系，就能对应到该地址标识所对应的目标地址。本发明实施例中，将非易失存储器中比Page高一层级的WL作为最小寻址单位，可以避免出现寻址标识与Page无法对齐的现象发生，使得寻址正确率大大提升，且，在对非易失存储器进行操作时，以WL为最小单位，因为寻址时不需要对Page地址进行运算，可以大大提升运行速度。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

在一个典型的配置中，所述计算机设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括非持续性的电脑可读媒体(transitory media)，如调制的数据信号和载波。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程线性地址获取终端设备的处理器以产生一个机器，使得通过计算机或其他可编程线性地址获取终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程线性地址获取终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程线性地址获取终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种线性地址获取方法和一种线性地址获取装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种线性地址获取方法，其特征在于，应用于非易失存储器，所述方法包括：

接收寻址指令，其中所述寻址指令包括地址标识；

根据所述地址标识，计算所述寻址指令对应的晶片Die地址；

根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址；

根据所述地址标识，计算所述寻址指令对应的块Block地址；

根据所述地址标识，计算所述寻址指令对应的字线WL地址；

根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。

2.根据权利要求1所述的方法，其特征在于，所述根据所述地址标识，计算所述寻址指令对应的Die地址，包括：

将所述地址标识右移Plane Bit后，与Die地址掩码进行与计算；其中，所述Plane Bit根据所述非易失存储其中所包括的Plane的个数确定，所述Die地址掩码由所述非易失存储器中所包括的Die所占的位数确定。

3.根据权利要求1所述的方法，其特征在于，所述根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址，包括：

将所述地址标识与Plane地址掩码进行与计算；其中，所述Plane地址掩码由所述非易失存储器中所包括的Plane所占的位数确定。

4.根据权利要求2所述的方法，其特征在于，所述根据所述地址标识，计算所述寻址指令对应的块Block地址，包括：

将所述地址标识右移第一位数后，与Block地址掩码进行与计算；其中，所述第一位数为：所述Plane Bit、Die Bit与WL Bit的和，所述Die Bit根据所述非易失存储其中所包括的Die的个数确定，所述WL Bit根据所述非易失存储其中所包括的WL的个数确定，所述Block地址掩码由所述非易失存储器中所包括的Block所占的位数确定。

5.根据权利要求4所述的方法，其特征在于，所述根据所述地址标识，计算所述寻址指令对应的字线WL地址，包括：

将所述地址标识右移第二位数后，与WL地址掩码进行与计算；其中，所述第二位数为：所述Plane Bit与所述Die Bit的和，所述WL地址掩码由所述非易失存储器中所包括的WL所占的位数确定。

6.一种线性地址获取装置，其特征在于，应用于非易失存储器，所述装置包括：

接收模块，用于接收寻址指令，其中所述寻址指令包括地址标识；

Die地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的晶片Die地址；

Plane地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址；

Block地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的块Block地址；

WL地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的字线WL地址；

目标地址得到模块，用于根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。

7.根据权利要求6所述的装置，其特征在于，所述根据所述Die地址计算模块包括：

Die地址计算子模块，用于将所述地址标识右移Plane Bit后，与Die地址掩码进行与计算；其中，所述Plane Bit根据所述非易失存储其中所包括的Plane的个数确定，所述Die地址掩码由所述非易失存储器中所包括的Die所占的位数确定。

8.根据权利要求6所述的装置，其特征在于，所述Plane地址计算模块包括：

Plane地址计算子模块，用于将所述地址标识与Plane地址掩码进行与计算；其中，所述Plane地址掩码由所述非易失存储器中所包括的Plane所占的位数确定。

9.根据权利要求7所述的装置，其特征在于，所述Block地址计算模块包括：

Block地址计算子模块，用于将所述地址标识右移第一位数后，与Block地址掩码进行与计算；其中，所述第一位数为：所述Plane Bit、Die Bit与WL Bit的和，所述Die Bit根据所述非易失存储其中所包括的Die的个数确定，所述WL Bit根据所述非易失存储其中所包括的WL的个数确定，所述Block地址掩码由所述非易失存储器中所包括的Block所占的位数确定。

10.根据权利要求9所述的装置，其特征在于，所述WL地址计算模块包括：

WL地址计算子模块，用于将所述地址标识右移第二位数后，与WL地址掩码进行与计算；其中，所述第二位数为：所述Plane Bit与所述Die Bit的和，所述WL地址掩码由所述非易失存储器中所包括的WL所占的位数确定。

Images