CN111352280B - 显示面板 - Google Patents

Abstract

一种显示面板，包括第一基板、像素阵列、第一输出线、第二输出线、第一感测装置以及第二感测装置。像素阵列位于第一基板上。像素阵列以行反转的方式驱动，且包括多条扫描线、多条数据线以及多个像素。各像素包括多个子像素，且各子像素电性连接至对应的一条扫描线以及对应的一条数据线。第一输出线以及第二输出线实质上平行于数据线。数据线中与第一输出线最相邻的一者以及数据线中与第二输出线最相邻的另一者具有相同的极性。第一感测装置以及第二感测装置分别电性连接至第一输出线以及第二输出线。

Description

显示面板

技术领域

本发明是有关于一种显示面板，且特别是有关于一种包括感测装置的显示面板。

背景技术

目前，为了增加产品的使用便利性，许多厂商会于产品中装设感测装置。举例来说，现有的手机内时常附载有指纹识别的感测装置。在现有的指纹识别技术中，感测装置检测手指指纹所反射的光线，指纹的高低起伏会有不同强度的反射光，因此不同的指纹样貌会被感测装置所分辨出来。

然而，当光线不足或指纹凹痕不明显时，感测装置容易检测错误。导致使用者需要重复感应才能成功识别指纹。因此，目前亟需一种可以解决前述问题的方法。

发明内容

本发明的至少一实施例提供一种显示面板，可以降低数据线的极性对感测装置造成的影响，藉此提升感测装置识别指纹的能力。

本发明的至少一实施例提供一种显示面板。显示面板包括第一基板、像素阵列、第一输出线、第二输出线、第一感测装置以及第二感测装置。像素阵列位于第一基板上。像素阵列以行反转的方式驱动，且包括多条扫描线、多条数据线以及多个像素。数据线交错于扫描线。各像素包括多个子像素，且各子像素电性连接至对应的一条扫描线以及对应的一条数据线。第一输出线以及第二输出线实质上平行于数据线。数据线中与第一输出线最相邻的一者以及数据线中与第二输出线最相邻的另一者具有相同的极性(polarity)。第一感测装置以及第二感测装置分别电性连接至第一输出线以及第二输出线。

本发明的至少一实施例提供一种显示面板。显示面板包括第一基板、像素阵列、第一输出线、第二输出线、第一感测装置、第二感测装置、系统电压线、第一参考电压线以及第二参考电压线。像素阵列位于第一基板上，且包括多条扫描线、多条数据线以及多个像素。数据线交错于扫描线。各像素包括多个子像素，且各子像素电性连接至对应的一条扫描线以及对应的一条数据线。第一输出线以及第二输出线实质上平行于数据线。第一感测装置以及第二感测装置分别电性连接至第一输出线以及第二输出线，且第一感测装置以及第二感测装置分别包括第一感光元件以及第二感光元件。系统电压线位于第一感测装置与第二感测装置之间以及第一输出线与第二输出线之间，且电性连接至第一感测装置以及第二感测装置。第一参考电压线以及第二参考电压线分别位于第一感光元件以及第二感光元件的两侧。第一参考电压线以及第二参考电压线分别电性连接至第一感测装置以及第二感测装置。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1是依照本发明的一实施例的一种显示面板的剖面示意图。

图2A是依照本发明的一实施例的一种像素阵列基板的俯视示意图。

图2B是沿着图2A的剖面线aa’的剖面示意图。

图3A是依照本发明的一实施例的一种感测元件基板的仰视示意图。

图3B是沿着图3A的剖面线bb’的剖面示意图。

图4A是依照本发明的一实施例的一种像素阵列基板的俯视示意图。

图4B是依照本发明的一实施例的一种感测元件基板的仰视示意图。

图4C是依照本发明的一实施例的显示面板的立体示意图。

其中，附图标记：

1、2：显示面板

10：像素阵列基板

100：第一基板

110：像素阵列

20：感测元件基板

200：第二基板

212：第一输出线

214：第二输出线

216：第三输出线

218：第四输出线

222：第一感测装置

224：第二感测装置

222a：第三感测装置

224a：第四感测装置

222b：第五感测装置

224b：第六感测装置

222c：第七感测装置

224c：第八感测装置

232：第一系统电压线

234：第二系统电压线

242：第一参考电压线

244：第二参考电压线

246：第三参考电压线

252：第一控制信号线

254：第二控制信号线

256：第三控制信号线

258：第四控制信号线

BL：背光模块

B1、B1’、I1、I1’、I2、I2’、I3、I3’、I4：绝缘层

B2：钝化层

CE：共用电极

CL：共用电极线

C1、C3：导电层

C2、C4：电极层

D、D1、D2：漏极

CH、CH1、CH2：半导体通道层

CR：遮光区

DL：数据线

F：手指

G、G1、G2：栅极

LC：显示介质层

LR：光线

LS：感光元件

LS1：第一感光元件

LS2：第一感光元件

LS1a：第三感光元件

LS2a：第四感光元件

LS1b：第五感光元件

LS2b：第六感光元件

LS1c：第七感光元件

LS2c：第八感光元件

OR：透光区

PE：像素电极

PX：像素

P1、P2、P3、P4：节距

R1、R2：光感测层

H1、H2、H1a、H2a、H1b、H2b、H1c、H2c、H1d、H3a、H3b、O1、O2、OP、TH1、TH2：开口

S、S1、S2：源极

SL：扫描线

SM：遮蔽层

SP：子像素

TE：转接电极

T：开关元件

T1：第一开关元件

T2：第二开关元件

T3：第三开关元件

T4：第四开关元件

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

图1是依照本发明的一实施例的一种显示面板的剖面示意图。为了方便说明，图1省略绘示了感测元件基板以及像素阵列基板的部分构件。

请参考图1，显示面板1包括感测元件基板20、像素阵列基板10以及显示介质层LC。感测元件基板20面对像素阵列基板10。显示介质层LC位于像素阵列基板10与感测元件基板20之间。在本实施例中，显示面板1还包括背光模块BL，背光模块BL设置于像素阵列基板10的下方，换句话说，像素阵列基板10位于背光模块BL以及感测元件基板20之间。

在本实施例中，像素阵列基板10包括第一基板100以及像素阵列110。像素阵列110位于第一基板100上。

在本实施例中，感测元件基板20包括第二基板200以及多个感测装置(图1中以感测装置中的感光元件LS示意)。感测装置位于第二基板200上。在一些实施例中，感测元件基板20还包括系统电压线、参考电压线以及输出线。关于系统电压线、参考电压线以及输出线的设置方式可见于图2A的实施例。

在本实施例中，感光元件LS包括导电层C1、光感测层R以及电极层C2。光感测层R位于导电层C1以及电极层C2之间。

在本实施例中，当手指F靠近感测元件基板20时，背光模块BL所发出的光线LR会被手指F反射至光感测层R。

图2A是依照本发明的一实施例的一种像素阵列基板的俯视示意图。图2B是沿着图2A的剖面线aa’的剖面示意图。图3A是依照本发明的一实施例的一种感测元件基板的仰视示意图。图3B是沿着图3A的剖面线bb’的剖面示意图。需注意的是，为了使附图清晰，图2A、图2B、图3A以及图3B并非以等比例绘示。

在此必须说明的是，图2A至图3B的实施例沿用图1的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

在本实施例中，显示面板具有透光区OR以及遮光区CR。在一些实施例中，遮光区CR重叠于黑矩阵(图2B以及图3B省略绘出)。在一些实施例中，黑矩阵位于感测元件基板20中。在其他实施例中，黑矩阵位于像素阵列基板10中。

请参考图2A与图2B，像素阵列110位于第一基板100上，且包括多条扫描线SL、多条数据线DL以及多个像素PX。数据线DL可为锯齿状(zigzag)、直线形或其他形状。

数据线DL交错于扫描线SL。各像素PX包括多个子像素SP，且各子像素SP电性连接至对应的一条扫描线SL以及对应的一条数据线DL。

在本实施例中，各子像素SP包括开关元件T以及电性连接至开关元件T的像素电极PE。在本实施例中，开关元件T、扫描线SL以及数据线DL位于遮光区CR，且至少部分像素电极PE位于透光区OR。

开关元件T例如位于绝缘层I1上。在一些实施例中，开关元件T与第一基板100之间夹有遮光层M。开关元件T包括栅极G、源极S、漏极D以及半导体通道层CH。半导体通道层CH位于绝缘层I1上。栅极G与半导体通道层CH重叠，且栅极G与半导体通道层CH之间夹有绝缘层I2。栅极G与扫描线SL电性连接。在本实施例中，栅极G与扫描线SL属于同一导电膜层，但本发明不以此为限。绝缘层I3位于绝缘层I2上并覆盖栅极G与扫描线SL。源极S以及漏极D位于绝缘层I3的上方，且源极S与数据线DL电性连接。在本实施例中，源极S以及数据线DL属于同一导电膜层，但本发明不以此为限。源极S以及漏极D通过开口H1、H2而电性连接至半导体通道层CH，开口H1、H2例如位于绝缘层I3以及绝缘层I2中。绝缘层B1位于源极S以及漏极D的上方。

上述开关元件T是以顶部栅极型薄膜晶体管为例来说明，但本发明不限于此。根据其他实施例，上述开关元件T也可是以底部栅极型薄膜晶体管。

在本实施例中，像素阵列基板10选择性的包括共用电极线CL。

在本实施例中，共用电极线CL与数据线DL的延伸方向相同，且共用电极线CL与数据线DL属于相同膜层，但本发明不以此为限。在其他实施例中，共用电极线CL与于数据线DL属于不同膜层，且共用电极线CL于垂直第一基板100的方向上重叠于数据线DL，藉此可以提升显示面板的开口率。

共用电极CE位于绝缘层B1上，且通过绝缘层B1中的开口电性连接至共用电极线CL。在一些实施例中，共用电极CE包括触控电极。

绝缘层I4位于共用电极CE上。像素电极PE位于绝缘层I4上，像素电极PE重叠于共用电极CE，像素电极PE与共用电极CE分离。像素电极PE通过开口OP而电性连接至开关元件T的漏极D。在本实施例中，开口OP穿过绝缘层B1、绝缘层I4以及共用电极CE，但本发明不以此为限。在一些实施例中，像素阵列基板10可以采用边缘场切换(Fringe Field Switching，FFS)技术或横向电场(In-Plane-Switching，IPS)技术驱动液晶。

在本实施例中，像素阵列110以行反转(Column inversion)的方式驱动，举例来说，相邻的数据线DL具有不同的极性。在本实施例中，数据线DL的极性会随着操作时间而不断反转。

请参考图3A与图3B，第一输出线212、第二输出线214、第一感测装置222、第二感测装置224、第一系统电压线232、第一参考电压线242、第二参考电压线244、第一控制信号线252与第二控制信号线254位于第二基板200上。在本实施例中，第一输出线212、第二输出线214、第一感测装置222、第二感测装置224、第一系统电压线232、第一参考电压线242、第二参考电压线244、第一控制信号线252与第二控制信号线254位于遮光区CR。

在本实施例中，第一输出线212、第二输出线214、第一系统电压线232、第一参考电压线242以及第二参考电压线244重叠且实质上平行于第一基板100上的数据线DL，藉此能避免显示面板的开口率下降。在一些实施例中，第一输出线212、第二输出线214、第一系统电压线232、第一参考电压线242以及第二参考电压线244可为锯齿状(zigzag)、直线形或其他形状。

在本实施例中，第一感测装置222电性连接至第一输出线212、第一参考电压线242、第一控制信号线252以及第一系统电压线232。第一感测装置222包括第一开关元件T1、第二开关元件T2以及第一感光元件LS1。

在本实施例中，第一开关元件T1包括栅极G1、源极S1、漏极D1以及半导体通道层CH1。在本实施例中，第一开关元件T1与第二基板200之间还包括遮光层M1，但本发明不以此为限。

半导体通道层CH1位于绝缘层I1’上。栅极G1与半导体通道层CH1重叠，且栅极G1与半导体通道层CH1之间夹有绝缘层I2’。栅极G1与第一控制信号线252电性连接。绝缘层I3’位于绝缘层I2’上且覆盖栅极G1、第一控制信号线252与第二控制信号线254。源极S1以及漏极D1位于绝缘层I3’的上方，且源极S1与第一参考电压线242电性连接，其中第一参考电压线242例如电性连接至电压VSS。源极S1以及漏极D1分别通过开口H1a、H2a而电性连接至半导体通道层CH1，开口H1a、H2a例如位于绝缘层I3’以及绝缘层I2’中。

第二开关元件T2包括栅极G2、源极S2、漏极D2以及半导体通道层CH2。在本实施例中，第二开关元件T2与第二基板200之间还包括遮光层M2，但本发明不以此为限。

半导体通道层CH2位于绝缘层I1’上。栅极G2与半导体通道层CH2重叠，且栅极G2与半导体通道层CH2之间夹有绝缘层I2’。绝缘层I3’覆盖栅极G2。栅极G2与第一开关元件T1电性连接。举例来说，第一开关元件T1的漏极D1通过开口H3a而电性连接至栅极G2，开口H3a例如位于绝缘层I3’中。源极S2以及漏极D2位于绝缘层I3’的上方，且源极S2与第一系统电压线232电性连接，其中第一系统电压线232例如电性连接至电压VDD。漏极D2与第一输出线212电性连接。源极S2以及漏极D2通过开口H2b、H1b而电性连接至半导体通道层CH2，开口H1b、H2b例如位于绝缘层I3’以及绝缘层I2’中。藉此设计使信号更佳。

第一感光元件LS1包括导电层C1、光感测层R1以及电极层C2。光感测层R1位于导电层C1以及电极层C2之间。

导电层C1位于绝缘层B1’上。第一感光元件LS1的导电层C1电性连接至第二控制信号线254。

电极层C2位于绝缘层B1’上。第一感光元件LS1的电极层C2电性连接至第一开关元件T1的漏极D1以及第二开关元件T2的栅极G2。举例来说，电极层C2通过开口TH1而电性连接至第一开关元件T1的漏极D1，开口TH1例如位于绝缘层B1’中。在一些实施例中，电极层C2与漏极D1之间选择性地夹有转接电极层(未示出)，转接电极层例如与导电层C1属于同一膜层。

在本实施例中，第二感测装置224电性连接至第二输出线214、第二参考电压线244、第一控制信号线252以及第一系统电压线232。在本实施例中，第一感测装置222以及第二感测装置224共用同一条第一系统电压线232。第二感测装置224包括第三开关元件T3、第四开关元件T4以及第二感光元件LS2。

在本实施例中，第三开关元件T3包括栅极G3、源极S3、漏极D3以及半导体通道层CH3。在本实施例中，第三开关元件T3与第二基板200之间还包括遮光层M3，但本发明不以此为限。

半导体通道层CH3位于绝缘层I1’上。栅极G3与半导体通道层CH3重叠，且栅极G3与半导体通道层CH3之间夹有绝缘层I2’。栅极G3与第一控制信号线252电性连接。绝缘层I3’覆盖栅极G3。源极S3以及漏极D3位于绝缘层I3’的上方，且源极S3与第二参考电压线244电性连接，其中第二参考电压线244例如电性连接至电压VSS。源极S3以及漏极D3分别通过开口H1c、H2c而电性连接至半导体通道层CH3，开口H1c、H2c例如位于绝缘层I3’以及绝缘层I2’中。

第四开关元件T4包括栅极G4、源极S4、漏极D4以及半导体通道层CH4。在本实施例中，第四开关元件T4与第二基板200之间还包括遮光层M4，但本发明不以此为限。

半导体通道层CH4位于绝缘层I1’上。栅极G4与半导体通道层CH4重叠，且栅极G4与半导体通道层CH4之间夹有绝缘层I2’。绝缘层I3’覆盖栅极G4。栅极G4与第三开关元件T3电性连接。举例来说，第三开关元件T3的漏极D3通过开口H3b而电性连接至栅极G4，开口H3b例如位于绝缘层I3’中。源极S4以及漏极D4位于绝缘层I3’的上方，且源极S4与第一系统电压线232电性连接。漏极D4与第二输出线214电性连接。源极S4以及漏极D4通过开口H2b、H1d而电性连接至半导体通道层CH4，开口H1d例如位于绝缘层I3’以及绝缘层I2’中。藉此设计使信号更佳。

在本实施例中，半导体通道层CH4与半导体通道层CH2连成一体，且源极S4与源极S2连成一体，藉此能减小感测装置的尺寸。

在一些实施例中，栅极G2与栅极G4的形状互为镜像对称，且漏极D1与漏极D3的形状互为镜像对称。

在本实施例中，栅极G1、栅极G2、栅极G3、栅极G4、第一控制信号线252与第二控制信号线254属于同一导电膜层，但本发明不以此为限。在本实施例中，源极S1、漏极D1、源极S2、漏极D2、源极S3、漏极D3、源极S4、漏极D4、第一参考电压线242、第二参考电压线244、第一输出线212、第二输出线214以及第一系统电压线232属于同一导电膜层，但本发明不以此为限。

在本实施例中，第一开关元件T1、第二开关元件T2、第三开关元件T3以及第四开关元件T4是以顶部栅极型薄膜晶体管为例来说明，但本发明不限于此。在其他实施例中，第一开关元件T1、第二开关元件T2、第三开关元件T3以及第四开关元件T4也可是以底部栅极型薄膜晶体管或其他适合的薄膜晶体管。

第二感光元件LS2包括导电层C3、光感测层R2以及电极层C4。光感测层R2位于导电层C3以及电极层C4之间。

导电层C3位于绝缘层B1’上。导电层C3电性连接至第二控制信号线254。在本实施例中，导电层C1以及导电层C3连成一体，且导电层C1以及导电层C3通过开口O1而电性连接至转接电极TE，转接电极TE通过开口O2而电性连接至第二控制信号线254。开口O1例如位于绝缘层B1’中。开口O2例如位于绝缘层I3’中。在一些实施例中，转接电极TE与第一系统电压线232属于同一导电膜层，但本发明不以此为限。

电极层C4位于绝缘层B1’上。电极层C4电性连接至第三开关元件T3的漏极D3以及第四开关元件T4的栅极G4。举例来说，电极层C4通过开口TH2而电性连接至第三开关元件T3的漏极D3，开口TH2例如位于绝缘层B1’中。在一些实施例中，电极层C4与漏极D3之间选择性地夹有转接电极层(未示出)，转接电极层例如与导电层C3属于同一膜层。

在本实施例中，导电层C1以及导电层C3的材质较佳为透明导电材料，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟镓锌氧化物或其他合适的氧化物或者是上述至少二者的堆叠层。

在本实施例中，电极层C2以及电极层C4的材质例如是钼、铝、钛、铜、金、银或其他导电材料或上述两种以上材料的堆叠。在一些实施例中，电极层C2以及电极层C4可作为反射层使用，藉此增加光感测层R1以及光感测层R2所能接收到的光线。

在本实施例中，光感测层R1以及光感测层R2的材质例如是富硅氧化物(Silicon-rich oxide,SRO)或其他合适的材料。

在本实施例中，感测元件基板20还包括遮蔽层SM。

遮蔽层SM位于第一输出线212与像素阵列基板10之间、第二输出线214与像素阵列基板10之间、第一系统电压线232与像素阵列基板10之间、第一参考电压线242与像素阵列基板10之间、第二参考电压线244与像素阵列基板10之间、第一控制信号线252与像素阵列基板10之间以及第二控制信号线254与像素阵列基板10之间。

在一些实施例中，遮蔽层SM、导电层C1以及导电层C3为同一导电膜层。遮蔽层SM与导电层C1(或导电层C3)电性连接至不同的信号源。藉由遮蔽层SM来改善感测元件基板20所产生的电场影响显示介质层中液晶分子的问题，能够提升显示装置的显示品质。

在一些实施例中，共用电极CE与遮蔽层SM电性连接至相同信号源。也可以说共用电极CE与遮蔽层SM上施有相同的信号，藉此进一步改善感测元件基板20所产生之电场影响显示品质的问题。

在本实施例中，感测元件基板20更包括钝化层B2。钝化层B2覆盖导电层C1、电极层C2、遮蔽层SM以及绝缘层B1’。

在本实施例中，第一系统电压线232位于第一感测装置222与第二感测装置224之间以及第一输出线212与第二输出线214之间，且第一参考电压线242以及第二参考电压线244分别位于第一感光元件222以及第二感光元件224的两侧，因此，与第一输出线212最相邻的一条数据线DL以及与第二输出线214最相邻的另一条数据线DL具有相同的极性(例如在同一时间同为正极或同为负极)。举例来说，重叠于第一输出线212的一条数据线DL与重叠于第二输出线214的另一条数据线DL具有相同的极性，藉此可以降低数据线DL的极性对第一感测装置222以及第二感测装置224造成的影响，并且提升第一感测装置222以及第二感测装置224识别指纹的能力。

图4A是依照本发明的一实施例的一种像素阵列基板的俯视示意图。图4B是依照本发明的一实施例的一种感测元件基板的仰视示意图。图4C是依照本发明的一实施例的显示面板的立体示意图。

在此必须说明的是，图4A至图4C的实施例沿用图2A至图3B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

请参考图4A、图4B以及图4C，显示装置2包括感测元件基板20以及像素阵列基板10。

像素阵列基板10包括第一基板100以及像素阵列110。像素阵列110位于第一基板100上。像素阵列110包括多条扫描线SL、多条数据线DL以及多个像素PX。各像素PX包括多个子像素SP，且各子像素SP电性连接至对应的一条扫描线SL以及对应的一条数据线DL。在本实施例中，各子像素SP包括开关元件T以及电性连接至开关元件T的像素电极PE。

在本实施例中，感测元件基板20包括第二基板200、第一感测装置222、第二感测装置224、第三感测装置222a、第四感测装置224a、第五感测装置222b、第六感测装置224b、第七感测装置222c、第八感测装置224c、第一系统电压线232、第二系统电压线234、第一输出线212、第二输出线214、第三输出线216、第四输出线218、第一参考电压线242、第二参考电压线244、第三参考电压线246、第一控制信号线252、第二控制信号线254、第三控制信号线256以及第四控制信号线258。

第一感测装置222电性连接至第一系统电压线232、第一输出线212、第一控制信号线252、第二控制信号线254以及第一参考电压线242。第二感测装置224电性连接至第一系统电压线232、第二输出线214、第一控制信号线252、第二控制信号线254以及第二参考电压线244。

第三感测装置222a以及第四感测装置224a的结构分别类似于前述实施例中的第一感测装置222以及第二感测装置224。第三感测装置222a电性连接至第二系统电压线234、第三输出线216、第一控制信号线252、第二控制信号线254以及第二参考电压线244。第四感测装置224a电性连接至第二系统电压线234、第四输出线218、第一控制信号线252、第二控制信号线254以及第三参考电压线246。

第五感测装置222b以及第六感测装置224b的结构分别类似于前述实施例中的第一感测装置222以及第二感测装置224。第五感测装置222b电性连接至第一系统电压线232、第一输出线212、第三控制信号线256、第四控制信号线258以及第一参考电压线242。第六感测装置224b电性连接至第一系统电压线232、第二输出线214、第三控制信号线256、第四控制信号线258以及第二参考电压线244。

第七感测装置222c以及第八感测装置224c的结构分别类似于前述实施例中的第一感测装置222以及第二感测装置224。第七感测装置222c电性连接至第二系统电压线234、第三输出线216、第三控制信号线256、第四控制信号线258以及第二参考电压线244。第八感测装置224c电性连接至第二系统电压线234、第四输出线218、第三控制信号线256、第四控制信号线258以及第三参考电压线246。

在本实施例中，与第一输出线212最相邻的数据线DL、与第二输出线214最相邻的数据线DL、与第三输出线216最相邻的数据线DL以及与第四输出线218最相邻的数据线DL具有相同的极性，因此，可以降低数据线DL的极性对感测装置造成的影响，藉此提升感测装置识别指纹的能力。

在本实施例中，第一感测装置222、第二感测装置224、第三感测装置222a、第四感测装置224a、第五感测装置222b、第六感测装置224b、第七感测装置222c以及第八感测装置224c分别包括第一感光元件LS1、第二感光元件LS2、第三感光元件LS1a、第四感光元件LS2a、第五感光元件LS1b、第六感光元件LS2b、第七感光元件LS1c以及第八感光元件LS2c。

在本实施例中，感光元件之间的节距等于像素PX之间的节距。举例来说，第一感光元件LS1以及第二感光元件LS2之间的节距P1等于像素PX之间的节距P2，第一感光元件LS1以及第五感光元件LS1b之间的节距P3约等于像素PX之间的节距P4。在本实施例中，节距P1等于节距P3，且节距P2等于节距P4。

虽然在本实施例中，第一感测装置222、第二感测装置224、第三感测装置222a、第四感测装置224a、第五感测装置222b、第六感测装置224b、第七感测装置222c、第八感测装置224c、第一系统电压线232、第二系统电压线234、第一输出线212、第二输出线214、第三输出线216、第四输出线218、第一参考电压线242、第二参考电压线244、第三参考电压线246、第一控制信号线252、第二控制信号线254、第三控制信号线256以及第四控制信号线258位于第二基板200上，但本发明不以此为限。在其他实施例中，第一感测装置222、第二感测装置224、第三感测装置222a、第四感测装置224a、第五感测装置222b、第六感测装置224b、第七感测装置222c、第八感测装置224c、第一系统电压线232、第二系统电压线234、第一输出线212、第二输出线214、第三输出线216、第四输出线218、第一参考电压线242、第二参考电压线244、第三参考电压线246、第一控制信号线252、第二控制信号线254、第三控制信号线256以及第四控制信号线258位于第一基板100上。

综上所述，由于第一系统电压线位于第一感测装置与第二感测装置之间以及第一输出线与第二输出线之间，且第一参考电压线以及第二参考电压线分别位于第一感光元件以及第二感光元件的两侧，与第一输出线最相邻的一条数据线以及与第二输出线最相邻的另一条数据线具有相同的极性(例如在同一时间同为正极或同为负极)。举例来说，重叠于第一输出线的一条数据线与重叠于第二输出线的另一条数据线具有相同的极性，因此，可以降低数据线的极性对第一感测装置以及第二感测装置造成的影响，藉此提升第一感测装置以及第二感测装置识别指纹的能力。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (11)

1.一种显示面板，其特征在于，包括：

一像素阵列，位于一第一基板上，其中该像素阵列以行反转的方式驱动，且包括；

多条扫描线；

多条数据线，交错于该些扫描线；以及

多个像素，其中各该像素包括多个子像素，且各该子像素电性连接至对应的一条扫描线以及对应的一条数据线；

一第一输出线以及一第二输出线，实质上平行于该些数据线，其中该些数据线中与该第一输出线最相邻的一者以及该些数据线中与该第二输出线最相邻的另一者具有相同的极性；以及

一第一感测装置以及一第二感测装置，分别电性连接至该第一输出线以及该第二输出线。

2.如权利要求1所述的显示面板，其特征在于，更包括：

一系统电压线，位于该第一感测装置以及该第二感测装置之间，且电性连接至该第一感测装置以及该第二感测装置。

3.如权利要求1所述的显示面板，其特征在于，更包括：

一第一参考电压线以及一第二参考电压线，分别电性连接至该第一感测装置以及该第二感测装置；

一第三感测装置，电性连接至该第二参考电压线，其中该第二参考电压线位于该第二感测装置以及该第三感测装置之间；以及

一第三输出线，电性连接至该第三感测装置，其中该些数据线中与该第一输出线最相邻的该一者以及该些数据线中与该第三输出线最相邻的再另一者具有相同的极性。

4.如权利要求1所述的显示面板，其特征在于，相邻的该些数据线具有不同的极性。

5.如权利要求1所述的显示面板，其特征在于，该第一输出线以及该第二输出线重叠于该些数据线。

6.如权利要求1所述的显示面板，其特征在于，更包括：

一第二基板，其中该第一输出线、该第二输出线、该第一感测装置以及该第二感测装置位于该第二基板上；以及

一显示介质层，位于该第一基板以及该第二基板之间。

7.一种显示面板，其特征在于，包括：

一像素阵列，位于一第一基板上，且包括；

多条扫描线；

多条数据线，交错于该些扫描线；以及

多个像素，其中各该像素包括多个子像素，且各该子像素电性连接至对应的一条扫描线以及对应的一条数据线；

一第一输出线以及一第二输出线，实质上平行于该些数据线；

一第一感测装置以及一第二感测装置，分别电性连接至该第一输出线以及该第二输出线，且该第一感测装置以及该第二感测装置分别包括一第一感光元件以及一第二感光元件；

一系统电压线，位于该第一感测装置与该第二感测装置之间以及该第一输出线与该第二输出线之间，且电性连接至该第一感测装置以及该第二感测装置；一第一参考电压线以及一第二参考电压线，分别位于该第一感光元件以及该第二感光元件的两侧，且分别电性连接至该第一感测装置以及该第二感测装置。

8.如权利要求7所述的显示面板，其特征在于，该第一输出线、该第二输出线、该系统电压线、该第一参考电压线以及该第二参考电压线重叠且实质上平行于该些数据线。

9.如权利要求7所述的显示面板，其特征在于，

第一感测装置更包括：

一第一开关元件，其中该第一开关元件的栅极、该第一开关元件的源极以及该第一开关元件的漏极分别电性连接至一控制信号线、该第一参考电压线以及该第一感光元件；以及

一第二开关元件，其中该第二开关元件的栅极、该第二开关元件的源极以及该第二开关元件的漏极分别电性连接至该第一感光元件、该系统电压线以及该第一输出线；且

该第二感测装置包括：

一第三开关元件，其中该第三开关元件的栅极、该第三开关元件的源极以及该第三开关元件的漏极分别电性连接至该控制信号线、该第二参考电压线以及该第二感光元件；以及

一第四开关元件，其中该第四开关元件的栅极、该第四开关元件的源极以及该第四开关元件的漏极分别电性连接至该第二感光元件、该系统电压线以及该第二输出线。

10.如权利要求7所述的显示面板，其特征在于，更包括：

一第二基板，其中该第一输出线、该第二输出线、该第一感测装置以及该第二感测装置、该系统电压线、该第一参考电压线以及该第二参考电压线位于该第二基板上；以及

一显示介质层，位于该第一基板以及该第二基板之间。

11.如权利要求7所述的显示面板，其特征在于，该第一感光元件以及该第二感光元件之间的节距等于该些像素之间的节距。

Images