[go: up one dir, main page]

CN111293179A - 一种硅基氮化镓肖特基二极管及其制备方法 - Google Patents

一种硅基氮化镓肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN111293179A
CN111293179A CN201811505238.4A CN201811505238A CN111293179A CN 111293179 A CN111293179 A CN 111293179A CN 201811505238 A CN201811505238 A CN 201811505238A CN 111293179 A CN111293179 A CN 111293179A
Authority
CN
China
Prior art keywords
layer
gallium nitride
schottky
silicon
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811505238.4A
Other languages
English (en)
Inventor
陈珍海
许媛
刘琦
周德金
鲍婕
宁仁霞
黄伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huangshan University
Original Assignee
Huangshan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huangshan University filed Critical Huangshan University
Priority to CN201811505238.4A priority Critical patent/CN111293179A/zh
Publication of CN111293179A publication Critical patent/CN111293179A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738Schottky barrier electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/64Electrodes comprising a Schottky barrier to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种硅基氮化镓肖特基势垒二极管及其制备方法,包括自下而上的硅衬底、氮化镓外延层、铝镓氮势垒层、氮化硅钝化层、PETEOS氧化层以及顶部的欧姆电极和肖特基电极。其制造方法是,在氮气和氩气气氛中,采用反应性磁控溅射法在外延层上的肖特基电极区域上形成氮化镍薄膜层,然后采用剥离法,形成肖特基接触,成为肖特基电极,通过氮化镍薄膜层取代镍金属作为肖特基接触,本发明解决了现有技术中二极管稳定性不够好,反向泄漏电流较大的技术问题。

Description

一种硅基氮化镓肖特基二极管及其制备方法
技术领域
本发明涉及功率半导体器件制造领域,特别涉及一种硅基氮化镓肖特基二极管及其制备方法。
技术背景
氮化镓(GaN)材料具有高击穿电场,低正向压降以及高热导率等优点,是研制微电子器件,光电子器件的新型半导体材料,被誉为继第一代锗、硅半导体材料、第二代砷化镓、磷化铟化合物半导体材料之后的第三代半导体材料。在光电子、高温大功率器件和高频微波器件应用方面有着广阔的前景。肖特基势垒二极管是利用金属与半导体接触形成的金属-半导体结原理制作的,因为具有低正向压降以及快速恢复时间等优势,广泛应用于开关电源、变频器、驱动器等电路,又可作高频、低压、大电流整流二极管、续流二极管、保护二极管使用,例如在微波通信等电路中作整流二极管、小信号检波二极管使用。
对于制造GaN器件的外延材料,通常衬底有蓝宝石、Si和SiC三种,其中硅基材料容易实现大面积尺寸,因此具有最大的产业化前景。另外,现有技术中,二极管电极通常都是镍金属与外延层接触,这样稳定性不够好,而且泄漏电流较大,从而会影响整流系统的效率。为此,采用硅基GaN外延材料,结合特殊电极材料,设计新的硅基GaN肖特基势垒二极管具有很大的应用前景。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种新的硅基氮化镓肖特基二极管结构及其制备方法。
所述的硅基氮化镓肖特基势垒二极管,其包括自下而上的硅衬底、氮化镓外延层、铝镓氮势垒层、氮化硅钝化层、PETEOS氧化层以及顶部的欧姆电极和肖特基电极;所述肖特基电极可以为圆形,也可以为其他形状;所述氮化镓外延层为N型氮化镓层;所述欧姆电极为多层金属,自下而上依次为钛、铝、钛、金;其中钛层与氮化镓外延层接触;所述肖特基电极通过氮化镍薄膜层作为肖特基接触。
具体的,所述N型氮化镓层为N型重掺杂氮化镓层,掺杂的元素为磷;所述N型重掺杂氮化镓层的载流子浓度为1×1018~1×1019cm-3,厚度为2.5~3.5μm;所述氮化硅钝化层厚度为1.5~3.5μm;所述PETEOS氧化层的厚度为
Figure BDA0001899278380000021
上述硅基氮化镓肖特基势垒二极管的制备方法,包括以下工艺步骤:
S1,在硅衬底层上依次形成氮化镓外延层、铝镓氮势垒层、氮化硅钝化层和PETEOS氧化层;
S2,在氮化硅钝化层和PETEOS氧化层上蚀刻形成第一镂空区;
S3,采用磁控溅射法在氮化镓外延层上的第一镂空区依次形成钛、铝、钛、金多层金属,然后采用剥离方法将在氮化镓外延层上欲形成欧姆电极区域外的金属剥离,在氮气气氛中,进行热退火处理,形成欧姆接触;
S4,在氮化硅钝化层和PETEOS氧化层上蚀刻形成第二镂空区;
S5,采用反应性磁控溅射法在氮化镓外延层上的第二镂空区上形成氮化镍薄膜层,形成肖特基接触,成为肖特基电极。
具体的,所述步骤S2包括甩胶光刻、去胶、去氧化层、ICP台面刻蚀和抬离等具体工艺步骤,其中ICP台面刻蚀条件为:Cl2流量10sccm,BCl3流量25sccm,射频功率100W,ICP功率300W,炉内温度20℃。
具体的,所述步骤S3包括表面处理、甩胶光刻、去胶、去氧化层、N型欧姆接触淀积、抬离、清洗和快速热退火等具体工艺步骤,其中N型欧姆接触淀积条件为:电子束蒸发钛、铝、钛、金的厚度依次为300nm、800nm、300nm和1000nm,蒸发速率为
Figure BDA0001899278380000031
具体的,所述步骤S5中用的反应性磁控溅射法是在氩气气氛中冲入氮气进行的,形成NiN薄膜层的具体工艺步骤包括表面处理、甩胶光刻、去胶、去氧化层、肖特基电极淀积、抬离和清洗。
本发明的优点是:通过氮化镍薄膜层取代镍金属作为肖特基接触,解决了现有技术中二极管稳定性不够好,反向泄漏电流较大的技术问题。
附图说明
图1为本发明一种硅基氮化镓肖特基势垒二极管结构图。
图2为本发明一种硅基氮化镓肖特基势垒二极管的制备方法流程图。
图3为本发明工艺步骤S1的结果。
图4为本发明工艺步骤S2的结果。
图5为本发明工艺步骤S3的结果。
图6为本发明工艺步骤S4的结果。
具体实施方式
下面结合附图和实例对本发明进行进一步详细的说明。需要注意的是,除非另有说明,本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
在本申请的描述中,需要理解的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
如图1所示,本发明所提供的一种硅基氮化镓肖特基势垒二极管,包括自下而上的硅衬底1、氮化镓外延层2、铝镓氮势垒层3、氮化硅钝化层4、PETEOS氧化层5以及顶部的欧姆电极6和肖特基电极7。
本发明中的肖特基电极7可以为圆形,也可以为其他任意形状。采用的氮化镓外延层2为N型氮化镓层,欧姆电极6为多层金属,自下而上依次为钛、铝、钛、金,其中钛层与氮化镓外延层2接触。所述肖特基电极7包括氮化镍薄膜层,本发明通过氮化镍薄膜层取代镍金属作为肖特基接触,这样能够提高稳定性和降低泄漏电流。
其中,所述氮化镓外延层2为N型氮化镓层,因为氮化镓基材料具有大的带隙、高击穿场、高电子移动性和高电子饱和速度的特点,这种氮化镓材料表面和氮化镍形成的肖特基势垒构成了本发明的器件。
优选的,所述N型氮化镓层为N型重掺杂氮化镓层,掺杂的元素为磷,所述N型重掺杂氮化镓层的载流子浓度为1×1018~1×1019cm-3,厚度为2.5~3.5μm;所述氮化硅钝化层厚度为1.5~3.5μm;所述PETEOS氧化层的厚度为
Figure BDA0001899278380000041
如图2所示,本发明还提出了一种硅基氮化镓肖特基势垒二极管的制备方法,包括以下步骤:
S1,在硅衬底层1上依次形成氮化镓外延层2、铝镓氮势垒层3、氮化硅钝化层4和PETEOS氧化层5(参照图3);
S2,在氮化硅钝化层4和PETEOS氧化层5上蚀刻形成第一镂空区301(参照图4);
S3:采用磁控溅射法在氮化镓外延层2上的第一镂空区301依次形成钛、铝、钛、金多层金属,然后采用剥离方法将在氮化镓外延层2上欲形成欧姆电极区域外的金属剥离,在氮气气氛中,进行热退火处理,形成欧姆接触6(参照图5);
S4,在氮化硅钝化层4和PETEOS氧化层5上蚀刻形成第二镂空区302(参照图6);
S5,采用反应性磁控溅射法在氮化镓外延层2上的第二镂空区上形成氮化镍薄膜层,形成肖特基接触,成为肖特基电极7,得到图1所示器件。
所述步骤S2包括甩胶光刻、去胶、去氧化层、ICP台面刻蚀和抬离等具体工艺步骤,其中ICP台面刻蚀条件为:Cl2流量10sccm,BCl3流量25sccm,射频功率100W,ICP功率300W,炉内温度20℃。
所述步骤S3包括表面处理、甩胶光刻、去胶、去氧化层、N型欧姆接触淀积、抬离、清洗和快速热退火(RTA)等具体工艺步骤,其中N型欧姆接触淀积条件为:电子束蒸发Ti/Al/Ti/Au(300nm/800nm/300nm/1000nm),蒸发速率为
Figure BDA0001899278380000051
所述步骤S5中用的反应性磁控溅射法是在氩气气氛中冲入氮气进行的,形成的NiN薄膜层可以是NiN、Ni2N和Ni3N的混合,具体工艺步骤包括表面处理、甩胶光刻、去胶、去氧化层、肖特基电极淀积、抬离和清洗。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种硅基氮化镓肖特基势垒二极管,其特征是,包括:自下而上的硅衬底(1)、氮化镓外延层(2)、铝镓氮势垒层(3)、氮化硅钝化层(4)、PETEOS氧化层(5)以及顶部的欧姆电极(6)和肖特基电极(7);所述氮化镓外延层(2)为N型氮化镓层;所述欧姆电极(6)为多层金属,自下而上依次为钛、铝、钛、金,其中钛层与氮化镓外延层(2)接触;所述肖特基电极(7)包括氮化镍薄膜层,通过氮化镍薄膜层作为肖特基接触。
2.根据权利要求1所述一种硅基氮化镓肖特基势垒二极管,其特征是,所述N型氮化镓层为N型重掺杂氮化镓层,掺杂的元素为磷;所述N型重掺杂氮化镓层的载流子浓度为1×1018~1×1019cm-3,厚度为2.5~3.5μm;所述氮化硅钝化层(4)厚度为1.5~3.5μm;所述PETEOS氧化层(5)的厚度为
Figure FDA0001899278370000011
3.根据权利要求1所述一种硅基氮化镓肖特基势垒二极管,其特征是,所述肖特基电极(7)为圆形。
4.权利要求1所述的硅基氮化镓肖特基势垒二极管的制备方法,其特征在于,包含以下工艺步骤:
S1,在硅衬底层上依次形成氮化镓外延层、铝镓氮势垒层、氮化硅钝化层和PETEOS氧化层;
S2,在氮化硅钝化层和PETEOS氧化层上蚀刻形成第一镂空区;
S3,采用磁控溅射法在氮化镓外延层上的第一镂空区依次形成钛、铝、钛、金多层金属,然后采用剥离方法将在氮化镓外延层上欲形成欧姆电极区域外的金属剥离,在氮气气氛中,进行热退火处理,形成欧姆接触;
S4,在氮化硅钝化层和PETEOS氧化层上蚀刻形成第二镂空区;
S5,采用反应性磁控溅射法在氮化镓外延层上的第二镂空区上形成氮化镍薄膜层,形成肖特基接触,成为肖特基电极。
5.根据权利要求4所述硅基氮化镓肖特基势垒二极管的制备方法,其特征在于,所述步骤S2包括甩胶光刻、去胶、去氧化层、ICP台面刻蚀和抬离的工艺步骤,其中ICP台面刻蚀条件为:Cl2流量10sccm,BCl3流量25sccm,射频功率100W,ICP功率300W,炉内温度20℃。
6.根据权利要求4所述硅基氮化镓肖特基势垒二极管的制备方法,其特征在于,所述步骤S3包括表面处理、甩胶光刻、去胶、去氧化层、N型欧姆接触淀积、抬离、清洗和快速热退火的工艺步骤,其中N型欧姆接触淀积条件为:电子束蒸发钛、铝、钛、金的厚度依次为300nm、800nm、300nm和1000nm,蒸发速率为
Figure FDA0001899278370000021
7.根据权利要求4所述硅基氮化镓肖特基势垒二极管的制备方法,其特征在于,所述步骤S5中用的反应性磁控溅射法是在氩气气氛中冲入氮气进行的,形成NiN薄膜层的具体工艺步骤包括表面处理、甩胶光刻、去胶、去氧化层、肖特基电极淀积、抬离和清洗。
CN201811505238.4A 2018-12-10 2018-12-10 一种硅基氮化镓肖特基二极管及其制备方法 Pending CN111293179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811505238.4A CN111293179A (zh) 2018-12-10 2018-12-10 一种硅基氮化镓肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811505238.4A CN111293179A (zh) 2018-12-10 2018-12-10 一种硅基氮化镓肖特基二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN111293179A true CN111293179A (zh) 2020-06-16

Family

ID=71030612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811505238.4A Pending CN111293179A (zh) 2018-12-10 2018-12-10 一种硅基氮化镓肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN111293179A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114335169A (zh) * 2021-11-25 2022-04-12 江西誉鸿锦材料科技有限公司 一种氮化镓肖特基势垒二极管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151255A1 (en) * 2002-06-17 2005-07-14 Yuji Ando Semiconductor device having schottky junction electrode
CN107104047A (zh) * 2016-02-23 2017-08-29 北京大学 氮化镓肖特基二极管的制造方法
CN108550622A (zh) * 2018-03-16 2018-09-18 扬州科讯威半导体有限公司 一种氮化镓肖特基势垒二极管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151255A1 (en) * 2002-06-17 2005-07-14 Yuji Ando Semiconductor device having schottky junction electrode
CN107104047A (zh) * 2016-02-23 2017-08-29 北京大学 氮化镓肖特基二极管的制造方法
CN108550622A (zh) * 2018-03-16 2018-09-18 扬州科讯威半导体有限公司 一种氮化镓肖特基势垒二极管及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114335169A (zh) * 2021-11-25 2022-04-12 江西誉鸿锦材料科技有限公司 一种氮化镓肖特基势垒二极管及其制造方法

Similar Documents

Publication Publication Date Title
CN103904135B (zh) 肖特基二极管及其制造方法
CN101478006B (zh) 基于导通型SiC衬底的太赫兹GaN耿氏二极管及其制作方法
CN104465913B (zh) 具有双InGaN子量子阱的共振隧穿二极管及其制作方法
CN106024914A (zh) 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN101908511A (zh) 一种金属衬底的氮化镓肖特基整流器及其制备方法
CN107170680A (zh) 一种准垂直结构的GaN基肖特基二极管制备方法
CN111293173A (zh) 一种硅基氮化镓增强型hemt器件及其制备方法
CN110600990B (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
CN108550622A (zh) 一种氮化镓肖特基势垒二极管及其制造方法
CN107978642A (zh) 一种GaN基异质结二极管及其制备方法
CN106449775A (zh) 一种GaN基混合PIN肖特基二极管及其制备方法
CN110504330B (zh) 一种肖特基二极管及其制备方法
CN108206220B (zh) 金刚石肖特基二极管的制备方法
CN104393045B (zh) 一种新型GaN基增强型HEMT器件及其制备方法
CN111293179A (zh) 一种硅基氮化镓肖特基二极管及其制备方法
CN113555429A (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
CN112038412A (zh) 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法
CN117497590A (zh) 基于p型Ga2O3的MOSFET器件及其制备方法
CN115394833A (zh) 一种基于异质外延衬底的完全垂直型GaN功率二极管的器件结构及其制备方法
CN116230750A (zh) 一种垂直阶梯场板高压GaN基二极管及其制作方法
CN110808292B (zh) 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法
CN116207162A (zh) 一种基于离子注入的GaN基JBS二极管及其制备方法
CN108365017A (zh) 一种横向氮化镓功率整流器件及其制作方法
CN111863938A (zh) 一种氮化镓基肖特基二极管及其制备方法
CN112820644B (zh) 一种高阻断电压的氮化镓pn二极管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200616

RJ01 Rejection of invention patent application after publication