[go: up one dir, main page]

CN108550622A - 一种氮化镓肖特基势垒二极管及其制造方法 - Google Patents

一种氮化镓肖特基势垒二极管及其制造方法 Download PDF

Info

Publication number
CN108550622A
CN108550622A CN201810218852.6A CN201810218852A CN108550622A CN 108550622 A CN108550622 A CN 108550622A CN 201810218852 A CN201810218852 A CN 201810218852A CN 108550622 A CN108550622 A CN 108550622A
Authority
CN
China
Prior art keywords
epitaxial layer
gallium nitride
schottky
schottky barrier
barrier diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810218852.6A
Other languages
English (en)
Inventor
敖金平
李小波
邵春林
林岳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Yuhongjin Chip Technology Co., Ltd.
Original Assignee
Yangzhou Kosun Wei Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Kosun Wei Semiconductor Co Ltd filed Critical Yangzhou Kosun Wei Semiconductor Co Ltd
Priority to CN201810218852.6A priority Critical patent/CN108550622A/zh
Publication of CN108550622A publication Critical patent/CN108550622A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种氮化镓肖特基势垒二极管及其制造方法，包括衬底和生长在衬底上的外延层，所述外延层上设置有欧姆电极和肖特基电极，本发明还公开其制造方法，在氮气和氩气气氛中，采用反应性磁控溅射法在外延层上的肖特基电极区域上形成氮化镍薄膜层，然后采用剥离法，形成肖特基接触，成为肖特基电极，通过通过氮化镍薄膜层取代镍金属作为肖特基接触，本发明解决了现有技术中二极管稳定性不够好，反向泄漏电流较大的技术问题。

Description

一种氮化镓肖特基势垒二极管及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种氮化镓肖特基势垒二极管及其制造方法。
背景技术
肖特基势垒二极管(SBD)是天线整流器(整流天线)电路的关键器件,广泛应用于微波无线输电系统中,包括电动汽车动力充电、能量采集、无处不在的电源,以及建筑物内的无线配电。然而,传统的GaAs和Si基商用肖特基势垒二极管不能满足微波无线传输技术在高频高压下需要高转换效率的要求。而GaN基材料具有大的带隙、高击穿场、高电子移动性和高电子饱和速度等特点,因此,GaN基SBD在提高微波无线输电系统的效率方面得到广泛的关注；现有技术中，二极管通常都是镍金属与外延层接触，这样稳定性不够好，而且泄漏电流较大，从而会影响整流系统的效率。
发明内容
本发明的目的是提供一种氮化镓肖特基势垒二极管及其制造方法，解决了现有技术中的二极管稳定性不够好，反向泄漏电流较大，从而会影响整流系统的效率的技术问题。
一种氮化镓肖特基势垒二极管，包括衬底和生长在衬底上的外延层，其特征在于，所述外延层上设置有欧姆电极和肖特基电极。
在上述技术方案的基础上，本发明还可以做如下改进：
进一步地，所述外延层为n-GaN层，采用本步的有益效果是氮化镓基材料具有大的带隙、高击穿场、高电子移动性和高电子饱和速度的特点，这种氮化镓材料表面和氮化镍形成的肖特基势垒构成了本发明的器件，采用这种器件能够提高微波无线输电系统的效率。
进一步地，所述肖特基电极包括氮化镍薄膜层，采用本步的有益效果是通过氮化镍薄膜层取代镍金属作为肖特基接触，这样能够提高稳定性和降低泄漏电流。
本发明还提供了一种氮化镓肖特基势垒二极管的制造方法，包括以下步骤：
S1：采用金属有机化学气相沉积法生长衬底表面形成n-GaN的外延层；
S2：采用磁控溅射法在外延层上依次形成钛/铝/钛/金多层金属，然后采用剥离方法将在外延层上欲形成欧姆电极区域外的金属剥离，在氮气气氛中，进行热退火处理，形成欧姆接触；
S3：采用反应性磁控溅射法在外延层上的肖特基电极区域上形成氮化镍薄膜层，形成肖特基接触，成为肖特基电极。
该制造方法中，所述n-GaN层的掺杂浓度为5.0*1015-6.0*1017cm-3。
进一步地，所述步骤S3中用的反应性磁控溅射法是在氩气气氛中冲入氮气进行的。
本发明的有益效果：
本发明提供一种肖特基势垒二极管及其制造方法，通过氮化镍薄膜层代替镍金属层作为肖特基接触，这样具有较高的稳定性和较低的泄漏电流,同时可以有效地提高整流系统的效率或更适合苛刻的环境；本发明生产的二极管相比较常规的二极管，反向泄漏电流降低了两个数量级，这样能够有效提高整流系统的效率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明具体实施例所述的一种氮化镓肖特基势垒二极管的结构示意图；
图2显示NiN/n-GaN和Ni/n-GaN肖特基二极管的电流-电压(I-V)特性。
1-衬底；2-外延层；3-欧姆电极；4-肖特基电极。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
在本申请的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
实施例1：
如图1所示，本发明所提供的一种氮化镓肖特基势垒二极管，包括衬底和生长在衬底上的外延层，所述外延层上设置有欧姆电极和肖特基电极，本实施例中的肖特基电极可以为圆形，也可以为其他任意形状。
本发明中采用的衬底为蓝宝石基体，外延层为n-GaN层，在外延层上的欧姆电极为多层金属，自下而上依次为钛/铝/钛/金，所述钛层与外延层接触，欧姆电极位于肖特基电极的外围。
其中，所述肖特基电极包括氮化镍薄膜层，本发明通过氮化镍薄膜层取代镍金属作为肖特基接触，这样能够提高稳定性和降低泄漏电流。
其中，所述外延层为n-GaN层，因为氮化镓基材料具有大的带隙、高击穿场、高电子移动性和高电子饱和速度的特点，这种氮化镓材料表面和氮化镍形成的肖特基势垒构成了本发明的器件，采用这种器件能够提高微波无线输电系统的效率。
本发明还提供了上述氮化镓肖特基势垒二极管的制造方法，包括以下步骤：
S1：采用金属有机化学气相沉积法生长衬底表面形成n-GaN的外延层；
S2：采用磁控溅射法在外延层上依次形成钛/铝/钛/金多层金属，然后采用剥离方法将在外延层上欲形成欧姆电极区域外的金属剥离，在氮气气氛中，进行热退火处理，形成欧姆接触；
S3：采用反应性磁控溅射法在外延层上的肖特基电极区域上形成氮化镍薄膜层，形成肖特基接触，成为肖特基电极。
其中，步骤S1中，n-GaN层的掺杂浓度为5.0*1015。
其中，所述步骤S3中用的反应性磁控溅射法是在氩气气氛中冲入氮气进行的，本发明步骤S3中形成的NiN薄膜层可以是NiN、Ni2N和Ni3N的混合。
图2显示NiN/n-GaN和Ni/n-GaN肖特基二极管的电流-电压(I-V)特性。与Ni肖特基二极管相比,NiN肖特基二极管的反泄漏电流减小约两个数量级。
本发明中的金属有机化学气相沉积法、磁控溅射法、剥离法等操作方法均为现有技术，此处不再赘述。
实施例2
本发明所提供的一种氮化镓肖特基势垒二极管，包括衬底和生长在衬底上的外延层，所述外延层上设置有欧姆电极和肖特基电极，本实施例中的肖特基电极可以为圆形，也可以为其他任意形状。
其中，所述肖特基电极包括氮化镍薄膜层，本发明通过氮化镍薄膜层取代镍金属作为肖特基接触，这样能够提高稳定性和降低泄漏电流。
其中，所述外延层为n-GaN层。
本发明还提供了一种氮化镓肖特基势垒二极管的制造方法，包括以下步骤：
S1：采用金属有机化学气相沉积法生长衬底表面形成n-GaN的外延层；
S2：采用磁控溅射法在外延层上依次形成钛/铝/钛/金多层金属，然后采用剥离方法将在外延层上欲形成欧姆电极区域外的金属剥离，在氮气气氛中，进行热退火处理，形成欧姆接触；
S3：采用反应性磁控溅射法在外延层上的肖特基电极区域上形成氮化镍薄膜层，形成肖特基接触，成为肖特基电极。
其中，步骤S1中，n-GaN层的掺杂浓度为6.0*1017cm-3。
其中，所述步骤S3中用的反应性磁控溅射法是在氩气气氛中冲入氮气进行的，本发明步骤S3中形成的NiN薄膜层可以是NiN、Ni2N和Ni3N的混合。
本发明中的金属有机化学气相沉积法、磁控溅射法、剥离法等操作方法均为现有技术，此处不再赘述。
实施例3：
本发明所提供的一种氮化镓肖特基势垒二极管，包括衬底和生长在衬底上的外延层，所述外延层上设置有欧姆电极和肖特基电极，本实施例中的肖特基电极可以为圆形，也可以为其他任意形状。
其中，所述肖特基电极包括氮化镍薄膜层，本发明通过氮化镍薄膜层取代镍金属作为肖特基接触，这样能够提高稳定性和降低泄漏电流。
其中，所述外延层为n-GaN层。
本发明还提供了一种氮化镓肖特基势垒二极管的制造方法，包括以下步骤：
S1：采用金属有机化学气相沉积法生长衬底表面形成n-GaN的外延层；
S2：采用磁控溅射法在外延层上依次形成钛/铝/钛/金多层金属，然后采用剥离方法将在外延层上欲形成欧姆电极区域外的金属剥离，在氮气气氛中，进行热退火处理，形成欧姆接触；
S3：采用反应性磁控溅射法在外延层上的肖特基电极区域上形成氮化镍薄膜层，形成肖特基接触，成为肖特基电极。
其中，步骤S1中，n-GaN层的掺杂浓度为6.0*1016cm-3。
其中，所述步骤S3中用的反应性磁控溅射法是在氩气气氛中冲入氮气进行的，本发明步骤S3中形成的NiN薄膜层可以是NiN、Ni2N和Ni3N的混合。
图2显示NiN/n-GaN和Ni/n-GaN肖特基二极管的电流-电压(I-V)特性。与Ni肖特基二极管相比,NiN肖特基二极管的反泄漏电流减小约两个数量级。
本发明中的金属有机化学气相沉积法、磁控溅射法、剥离法等操作方法均为现有技术，此处不再赘述。
本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (7)

1.一种氮化镓肖特基势垒二极管，包括衬底和生长在衬底上的外延层，其特征在于，所述外延层上设置有欧姆电极和肖特基电极。
2.根据权利要求1所述的一种氮化镓肖特基势垒二极管，其特征在于，所述外延层为n-GaN层。
3.根据权利要求1所述的一种氮化镓肖特基势垒二极管，其特征在于，所述肖特基电极包括氮化镍薄膜层，所述氮化镍薄膜层与所述外延层接触。
4.一种权利要求1-3任一所述的氮化镓肖特基势垒二极管的制造方法，其特征在于，包括以下步骤：
S1：采用金属有机化学气相沉积法在衬底表面形成n-GaN的外延层；
S2：采用磁控溅射法在外延层上依次形成钛/铝/钛/金多层金属，然后采用剥离方法将在外延层上欲形成欧姆电极区域外的金属剥离，在氮气气氛中，进行热退火处理，形成欧姆接触；
S3：采用反应性磁控溅射法在外延层上的肖特基电极区域上形成氮化镍薄膜层，形成肖特基接触，成为肖特基电极。
5.根据权利要求4所述的一种氮化镓肖特基势垒二极管的制造方法，其特征在于，步骤S1中n-GaN层的掺杂浓度为5.0*1015-6.0*1017cm-3。
6.根据权利要求4所述的一种氮化镓肖特基势垒二极管的制造方法，其特征在于，所述步骤S3中的反应性磁控溅射法采用的溅射靶为镍靶。
7.根据权利要求5所述的一种氮化镓肖特基势垒二极管的制造方法，其特征在于，所述步骤S3中用的反应性磁控溅射法是在氩气气氛中冲入氮气进行的。
CN201810218852.6A 2018-03-16 2018-03-16 一种氮化镓肖特基势垒二极管及其制造方法 Pending CN108550622A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810218852.6A CN108550622A (zh) 2018-03-16 2018-03-16 一种氮化镓肖特基势垒二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810218852.6A CN108550622A (zh) 2018-03-16 2018-03-16 一种氮化镓肖特基势垒二极管及其制造方法

Publications (1)

Publication Number Publication Date
CN108550622A true CN108550622A (zh) 2018-09-18

Family

ID=63516517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810218852.6A Pending CN108550622A (zh) 2018-03-16 2018-03-16 一种氮化镓肖特基势垒二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN108550622A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931570A (zh) * 2019-12-13 2020-03-27 西安电子科技大学 一种氮化镓肖特基势垒二极管及其制造方法
CN111293173A (zh) * 2018-12-10 2020-06-16 黄山学院 一种硅基氮化镓增强型hemt器件及其制备方法
CN111293179A (zh) * 2018-12-10 2020-06-16 黄山学院 一种硅基氮化镓肖特基二极管及其制备方法
CN111987814A (zh) * 2019-05-23 2020-11-24 国立大学法人德岛大学 医疗用微波供电系统、受电电路、肖特基势垒二极管
CN114335169A (zh) * 2021-11-25 2022-04-12 江西誉鸿锦材料科技有限公司 一种氮化镓肖特基势垒二极管及其制造方法
CN115360235A (zh) * 2022-08-09 2022-11-18 江南大学 一种氮化镓肖特基势垒二极管及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675775A (zh) * 2002-06-17 2005-09-28 日本电气株式会社 具有肖特基结电极的半导体装置
CN100373634C (zh) * 2001-07-23 2008-03-05 美商克立股份有限公司 具有低正向电压及低反向电流操作的氮化镓基底的二极管
CN101351898A (zh) * 2005-12-27 2009-01-21 三星电子株式会社 Ⅲ族氮化物类发光装置
CN102097492A (zh) * 2010-12-24 2011-06-15 中山大学 异质结构场效应二极管及制造方法
CN107221565A (zh) * 2017-05-23 2017-09-29 江南大学 基于离子注入氟实现高增益氮化镓肖特基二极管的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100373634C (zh) * 2001-07-23 2008-03-05 美商克立股份有限公司 具有低正向电压及低反向电流操作的氮化镓基底的二极管
CN1675775A (zh) * 2002-06-17 2005-09-28 日本电气株式会社 具有肖特基结电极的半导体装置
CN101351898A (zh) * 2005-12-27 2009-01-21 三星电子株式会社 Ⅲ族氮化物类发光装置
CN102097492A (zh) * 2010-12-24 2011-06-15 中山大学 异质结构场效应二极管及制造方法
CN107221565A (zh) * 2017-05-23 2017-09-29 江南大学 基于离子注入氟实现高增益氮化镓肖特基二极管的制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293173A (zh) * 2018-12-10 2020-06-16 黄山学院 一种硅基氮化镓增强型hemt器件及其制备方法
CN111293179A (zh) * 2018-12-10 2020-06-16 黄山学院 一种硅基氮化镓肖特基二极管及其制备方法
CN111987814A (zh) * 2019-05-23 2020-11-24 国立大学法人德岛大学 医疗用微波供电系统、受电电路、肖特基势垒二极管
CN111987814B (zh) * 2019-05-23 2021-07-06 国立大学法人德岛大学 医疗用微波供电系统、受电电路、肖特基势垒二极管
CN110931570A (zh) * 2019-12-13 2020-03-27 西安电子科技大学 一种氮化镓肖特基势垒二极管及其制造方法
CN110931570B (zh) * 2019-12-13 2021-05-18 西安电子科技大学 一种氮化镓肖特基势垒二极管及其制造方法
CN114335169A (zh) * 2021-11-25 2022-04-12 江西誉鸿锦材料科技有限公司 一种氮化镓肖特基势垒二极管及其制造方法
CN115360235A (zh) * 2022-08-09 2022-11-18 江南大学 一种氮化镓肖特基势垒二极管及其制造方法
CN115360235B (zh) * 2022-08-09 2024-04-09 江南大学 一种氮化镓肖特基势垒二极管及其制造方法

Similar Documents

Publication Publication Date Title
CN108550622A (zh) 一种氮化镓肖特基势垒二极管及其制造方法
CN110931570B (zh) 一种氮化镓肖特基势垒二极管及其制造方法
CN101478006B (zh) 基于导通型SiC衬底的太赫兹GaN耿氏二极管及其制作方法
CN103904135B (zh) 肖特基二极管及其制造方法
CN106169417A (zh) 一种异质结终端的碳化硅功率器件及其制备方法
CN106024914A (zh) 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN101908511A (zh) 一种金属衬底的氮化镓肖特基整流器及其制备方法
CN110071177A (zh) 肖特基二极管及其制备方法、半导体功率器件
CN110518074B (zh) 阴阳极交替的大电流GaN肖特基二极管及其制作方法
CN111755530A (zh) 基于双阳极结构的AlGaN/GaN基肖特基势垒二极管及制造方法
CN111863936B (zh) 一种氮化镓基结势垒肖特基二极管及其制备方法
CN108198856A (zh) GaN HEMT器件欧姆接触电极的制作方法、电极及HEMT器件
CN115360235A (zh) 一种氮化镓肖特基势垒二极管及其制造方法
CN101179098A (zh) 具有低电流集边效应的金属/氮化镓铝/氮化镓横向肖特基二极管及其制备方法
CN117352543A (zh) 一种石墨烯/GaN/AlGaN整流芯片及其制备方法
CN112054056B (zh) 具有栅极静电防护结构的高电子迁移率晶体管及制作方法
CN108807509A (zh) 一种高耐压高导通性能p型栅极常关型hemt器件及其制备方法
CN110808292B (zh) 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法
CN108365017A (zh) 一种横向氮化镓功率整流器件及其制作方法
CN111863938A (zh) 一种氮化镓基肖特基二极管及其制备方法
CN205911315U (zh) 混合阳极电极结构的GaN基肖特基二极管
CN216528896U (zh) 一种基于氧化镓的半导体装置
CN111293179A (zh) 一种硅基氮化镓肖特基二极管及其制备方法
CN115985970B (zh) 一种低正向导通电压氧化镓肖特基二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210310

Address after: 518000 Room 301, building 9, Nangang No.2 Industrial Park, 1026 Songbai Road, sunshine community, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen yuhongjin Technology Co.,Ltd.

Address before: Room 504, 8 / F, block B, Zhigu, 186 Yangzijiang Middle Road, Yangzhou Economic Development Zone, Jiangsu Province 225000

Applicant before: YANGZHOU KEXUNWEI SEMICONDUCTOR Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220810

Address after: Building 7, Semiconductor Technology Park, Gaoxin 5th Road, Fuzhou High-tech Industrial Development Zone, Fuzhou City, Jiangxi Province, 344000

Applicant after: Jiangxi Yuhongjin Chip Technology Co., Ltd.

Address before: 518000 Room 301, building 9, Nangang No.2 Industrial Park, 1026 Songbai Road, sunshine community, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen yuhongjin Technology Co.,Ltd.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20180918

RJ01 Rejection of invention patent application after publication