CN111275001A - 指纹识别单元及其制作方法、显示基板和显示装置 - Google Patents
指纹识别单元及其制作方法、显示基板和显示装置 Download PDFInfo
- Publication number
- CN111275001A CN111275001A CN202010098804.5A CN202010098804A CN111275001A CN 111275001 A CN111275001 A CN 111275001A CN 202010098804 A CN202010098804 A CN 202010098804A CN 111275001 A CN111275001 A CN 111275001A
- Authority
- CN
- China
- Prior art keywords
- electrode
- thin film
- film transistor
- semiconductor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 125
- 239000010409 thin film Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000000059 patterning Methods 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 68
- 239000002184 metal Substances 0.000 claims description 68
- 239000000463 material Substances 0.000 claims description 21
- 239000010410 layer Substances 0.000 description 210
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 229910052681 coesite Inorganic materials 0.000 description 18
- 229910052906 cristobalite Inorganic materials 0.000 description 18
- 229910044991 metal oxide Inorganic materials 0.000 description 18
- 150000004706 metal oxides Chemical class 0.000 description 18
- 239000000377 silicon dioxide Substances 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- 229910052682 stishovite Inorganic materials 0.000 description 18
- 229910052905 tridymite Inorganic materials 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- -1 ITO Chemical class 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/31—User authentication
- G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Multimedia (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种指纹识别单元及其制作方法、显示基板和显示装置，该所述指纹识别单元包括薄膜晶体管和光敏传感器，所述制作方法包括：形成半导体层图形，所述半导体层图形包括第一半导体图形和第二半导体图形，所述第一半导体图形作为所述薄膜晶体管的有源层；对所述第二半导体图形进行导体化处理形成连接电极，所述连接电极用于连接所述薄膜晶体管和所述光敏传感器。本发明实施例中，通过一次构图工艺，同时形成作为薄膜晶体管的有源层的第一半导体图形，以及，用于形成连接电极的第二半导体图形，从而减少了指纹识别单元的掩膜数量，降低生产成本。
Description
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种指纹识别单元及其制作方法、显示基板和显示装置。
背景技术
随着全面屏逐渐进入市场，相应的全屏指纹识别及触控技术需求也非常迫切。指纹识别单元一般包含薄膜晶体管(TFT)和光敏传感器，请参考图1，图1为指纹识别单元的等效电路示意图，指纹识别单元包括薄膜晶体管11和光敏传感器12，薄膜晶体管11的栅极与控制线连接，控制线用于控制薄膜晶体管的开启，薄膜晶体管11的源极与数据线连接，漏极与光敏传感器12的上电极连接，光敏传感器12的下电极与参考电压连接，当控制线输出的信号控制薄膜晶体管开启时，通过数据读取线读取光敏传感器12产生的电流，根据电流的大小识别指纹。
相关技术中，在制作指纹识别单元时，使用了的mask(掩膜)数量有10+之多，制作流程较为复杂，制作成本较高。
发明内容
本发明实施例提供一种指纹识别单元及其制作方法、显示基板和显示装置，用于解决现有的指纹识别单元制作流程复杂，制作成本高的问题。
为了解决上述技术问题，本发明是这样实现的：
第一方面，本发明实施例提供了一种指纹识别单元的制作方法，所述指纹识别单元包括薄膜晶体管和光敏传感器，所述制作方法包括：
形成半导体层图形，所述半导体层图形包括第一半导体图形和第二半导体图形，所述第一半导体图形作为所述薄膜晶体管的有源层；
对所述第二半导体图形进行导体化处理形成连接电极，所述连接电极用于连接所述薄膜晶体管和所述光敏传感器。
可选的，所述形成半导体层图形之前包括：
形成所述光敏传感器的下电极、PIN层和上电极，其中，所述连接电极搭接在所述上电极上。
可选的，所述连接电极为透明电极。
可选的，所述形成半导体层图形之前包括：
形成所述光敏传感器的下电极和PIN层，其中，所述连接电极为透明电极，复用为所述光敏传感器的上电极。
可选的，所述连接电极复用为所述光敏传感器的下电极。
可选的，所述形成半导体层图形之前包括：
形成栅金属层图形，所述栅金属层图形包括所述薄膜晶体管的栅极和所述光敏传感器的下电极。
可选的，所述形成半导体层图形之后还包括：
形成源漏金属层图形，所述源漏金属层图形仅包括源极，所述连接电极与所述有源层连接，复用为所述薄膜晶体管的漏极；
或者
形成源漏金属层图形，所述源漏金属层图形包括源极和漏极，所述连接电极分别与所述有源层和所述漏极连接；
或者
形成源漏金属层图形，所述源漏金属层图形包括源极和漏极，所述连接电极与所述有源层断开，所述漏极与所述连接电极连接。
第二方面，本发明实施例提供了一种指纹识别单元，包括：
薄膜晶体管、光敏传感器和连接电极，所述连接电极用于连接所述薄膜晶体管和所述光敏传感器；
所述薄膜晶体管包括有源层；
所述有源层和所述连接电极是由同一层半导体层图形形成，所述半导体层图形包括第一半导体图形和第二半导体图形，所述第一半导体图形作为所述有源层，所述连接电极是对所述第二半导体图形进行导体化处理得到。
可选的，所述光敏传感器包括：下电极、PIN层和上电极，其中，所述连接电极搭接在所述上电极上。
可选的，所述连接电极为透明电极。
可选的，所述连接电极为透明电极，复用为所述光敏传感器的上电极。
可选的，所述连接电极复用为所述光敏传感器的下电极。
可选的，所述薄膜晶体管包括栅极，所述栅极和所述光敏传感器的下电极同层同材料设置。
可选的，所述连接电极与所述有源层连接，复用为所述薄膜晶体管的漏极；或者
所述连接电极分别与所述有源层和所述薄膜晶体管的漏极连接；或者
所述连接电极与所述有源层断开，所述薄膜晶体管的漏极与所述连接电极连接。
第三方面，本发明实施例提供了一种显示基板，包括上述指纹识别单元。
第四方面，本发明实施例提供了一种显示装置，包括上述显示基板。
在本发明实施例中，通过一次构图工艺，同时形成作为薄膜晶体管的有源层的第一半导体图形，以及，用于形成连接电极的第二半导体图形，从而减少了指纹识别单元的mask数量，降低生产成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为指纹识别单元的等效电路示意图；
图2为本发明实施例的指纹识别单元的制作方法的流程示意图；
图3为本发明一实施例的指纹识别单元的结构示意图；
图4为本发明另一实施例的指纹识别单元的结构示意图；
图5为本发明又一实施例的指纹识别单元的结构示意图；
图6为本发明又一实施例的指纹识别单元的结构示意图；
图7A-图7G为本发明实施例一的指纹识别单元的制作方法的流程示意图；
图8A-图8B为本发明实施例二的指纹识别单元的制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
相关技术中，薄膜晶体管和光敏传感器之间需要采用连接电极进行连接，而制作连接电极通常需要单独的mask工艺，不利于减少指纹识别单元的制作成本。
为解决上述问题，请参考图2，本发明实施例提供了一种指纹识别单元的制作方法，所述指纹识别单元包括薄膜晶体管和光敏传感器，所述制作方法包括：
步骤S11：形成半导体层图形，所述半导体层图形包括第一半导体图形和第二半导体图形，所述第一半导体图形作为所述薄膜晶体管的有源层；
步骤S12：对所述第二半导体图形进行导体化处理形成连接电极，所述连接电极用于连接所述薄膜晶体管和所述光敏传感器。
本发明实施例中，通过一次构图工艺，同时形成作为薄膜晶体管的有源层的第一半导体图形，以及，用于形成连接电极的第二半导体图形，从而减少了指纹识别单元的mask数量，降低生产成本。
在本发明的一些实施例中，可选的，所述形成半导体层图形之前包括：
步骤S0a：形成所述光敏传感器的下电极、PIN层和上电极，其中，所述连接电极搭接在所述上电极上。
请参考图3，图3所示的实施例中，先形成光敏传感器的下电极102a、PIN层103和上电极104，然后再形成薄膜晶体管的有源层106a和连接电极106b，连接电极106b搭接在上电极104上，用于连接薄膜晶体管和光敏传感器。
现有的指纹识别单元的制作过程中，通常是先形成薄膜晶体管，然后形成光敏传感器，在形成光敏传感器的过程中，很可能对薄膜晶体管的有源层等造成损伤，从而对薄膜晶体管的特性产生影响。
本发明实施例中，在制作指纹识别单元时，首先形成光敏传感器，然后再形成薄膜晶体管的有源层等膜层，从而避免光敏传感器的形成过程对有源层等造成损伤。
相关技术中，有通过薄膜晶体管的遮蔽金属(Sheild Metal)层作为搭接电极连接光敏传感器与薄膜晶体管的方案，遮蔽金属层在遮蔽薄膜晶体管的同时，也会遮蔽部分光敏传感器，使得光敏传感器的受光面积减少，从而使得光敏传感器的电流减小，影响指纹识别单元的敏感度。
上述实施例中，可选的，所述半导体层图形采用透明的半导体材料形成，从而使得形成的连接电极为透明电极，即使连接电极搭接在光敏传感器的上电极上，也不会影响光敏传感器的受光面积。
进一步可选的，所述透明的半导体材料为金属氧化物半导体材料，金属氧化物半导体作为有源层，可以有效提高薄膜晶体管的特性。
在本发明的另外一些实施例中，可选的，所述连接电极为透明电极，复用为所述光敏传感器的上电极，即所述形成半导体层图形之前包括：
步骤S0b：形成所述光敏传感器的下电极和PIN层，其中，所述连接电极为透明电极，复用为所述光敏传感器的上电极。
请参考图4，图4所示的实施例中，先形成光敏传感器的下电极202a和PIN层203，然后再形成薄膜晶体管的有源层205a和连接电极205b，连接电极205b复用为所述光敏传感器的上电极。
可选的，所述半导体层图形采用透明的金属氧化物半导体材料，金属氧化物半导体作为有源层，可以有效提高薄膜晶体管的特性。
本发明实施例中，在制作指纹识别单元时，首先形成光敏传感器的下电极和PIN层，然后再形成薄膜晶体管的有源层和复用为光敏传感器的上电极的连接电极，在避免光敏传感器的形成过程对有源层等造成损伤的同时，减少单独制作光敏传感器的上电极的mask工艺，从而减少了指纹识别单元的mask数量，降低了生产成本，并且还可以减少指纹识别单元的厚度。
上述实施例中，连接电极搭接在光敏传感器的上电极上，或者，复用为光敏传感器的上电极，在本发明的其他一些实施例中，连接电极也可以与光敏传感器的下电极连接，或者，复用为光敏传感器的下电极，下面分别进行说明。
在本发明的其他一些实施例中，可选的，所述连接电极复用为所述光敏传感器的下电极。
请参考图5，图5所示的实施例中，连接电极303b复用为光敏传感器的下电极。
本发明实施例中，连接电极复用为光敏传感器的下电极，减少了单独制作光敏传感器的下电极的mask工艺，减少了指纹识别单元的mask数量，同时，还可以减少指纹识别单元的厚度。
在本发明的其他一些实施例中，所述连接电极也可以不复用为光敏传感器的下电极，而是与所述光敏传感器的下电极同层设置并连接。该种结构下，同样可以减少指纹识别单元的厚度。
在本发明的一些实施例中，可选的，所述形成半导体层图形之前包括：
步骤S0c：形成栅金属层图形，所述栅金属层图形包括所述薄膜晶体管的栅极和所述光敏传感器的下电极。
请参考图3、图4和图6，图3所示的实施例中，薄膜晶体管的栅极102b和光敏传感器的下电极102a同层同材料设置，通过一次构图工艺形成。图4所示的实施例中，薄膜晶体管的栅极202b和光敏传感器的下电极202a同层同材料设置，通过一次构图工艺形成。图6所示的实施例中，薄膜晶体管的栅极502b和光敏传感器的下电极502a同层同材料设置，通过一次构图工艺形成。
本发明实施例中，薄膜晶体管的栅极和光敏传感器的下电极通过一次构图工艺形成，从而进一步减少了指纹识别单元的mask数量，且有助于减少指纹识别单元的厚度。
在本发明的一些实施例中，所述形成半导体层图形之后还包括：
步骤S13a：形成源漏金属层图形，所述源漏金属层图形仅包括源极，所述连接电极与所述有源层连接，复用为所述薄膜晶体管的漏极。
请参考图3、图4和图5，图3所示的实施例中，连接电极106b复用为薄膜晶体管的漏极。图4所示的实施例中，连接电极205b同时复用为薄膜晶体管的漏极以及光敏传感器的上电极。图5所示的实施例中，连接电极303b同时复用为薄膜晶体管的漏极以及光敏传感器的下电极。
在本发明的一些实施例中，所述形成半导体层图形之后还包括：
步骤S13b：形成源漏金属层图形，所述源漏金属层图形包括源极和漏极，所述连接电极分别与所述有源层和所述漏极连接。
请参考图6，图6所示的实施例中，所述源漏金属层图形包括源极507a和漏极507b，连接电极506b分别与所述有源层506a和所述漏极507b连接。
本发明实施例中，可以减少漏极的电阻。
在本发明的其他一些实施例中，所述薄膜晶体管的有源层也可以不与所述连接电极连接，连接电极与漏极连接。
即，所述形成半导体层图形之后还包括：
步骤S13c：形成源漏金属层图形，所述源漏金属层图形包括源极和漏极，所述连接电极与所述有源层断开，所述漏极与所述连接电极连接。
本发明的上述实施例中，可选的，半导体层图形采用金属氧化物半导体，例如IGZO(铟镓锌氧化物)，ITZO(铟锡锌氧化物)，IZO(氧化铟锌)等，以提高薄膜晶体管的性能。
本发明的上述实施例中，导体化方法可以采用NH3、H2等对半导体图形进行等离子体(Plasma)处理，或者对半导体图形进行离子掺杂。
下面举例对本发明实施例中的指纹识别单元的制作方法进行说明。
实施例一
本发明实施例一中的指纹识别单元的制作方法包括以下步骤：
步骤S21：在基板101上制作栅金属层并图形化，形成薄膜晶体管的栅极102b和光敏传感器的下电极102a，如图7A所示。
本发明实施例中，基板可使用玻璃基板或者柔性PI(聚酰亚胺)基板，栅金属可以是Al，Mo，AlNd，Cu，MoNb等。
该步骤使用一张mask(mask1)。
步骤S22：在下电极102a上制备PIN工序并图形化，形成光敏传感器的PIN层103和上电极104，如图7B所示。
其中PIN层103可以包括本征非晶硅层和P掺杂非晶硅层，其中，本征非晶硅层的厚度可以为600～1200nm，P掺杂非晶硅层的厚度可以为10～100nm。上电极104可以采用透明金属氧化物例如ITO，厚度可以为20～80nm。
该步骤使用2张mask(mask2-3)。
步骤S23：进行栅绝缘层(GI层)的沉积并打孔至上电极104上方，如图7C所示。
栅绝缘层可以采用SiO2，或者，SiNx和SiO2组合膜层，厚度可以为200-400nm。
该步骤使用一张mask(mask4)。
步骤S24：形成半导体层图形106，所述半导体层图形106包括：第一半导体图形106a和第二半导体图形106b’，其中，第一半导体突袭给106a作为薄膜晶体管的有源层，如图7D所示。
半导体层图形106可以采用IGZO，ITZO，IZO等金属氧化物半导体材料形成，优选地，采用IGZO，可以为非晶状态也可以为结晶状态或是二者叠层结构，厚度可以为30-70nm。
该步骤使用一张mask(mask5)。
步骤S25：对第二半导体图形1062进行导体化处理，形成连接电极106b，如图7E所示。
导体化方法可以采用NH3、H2等对半导体图形进行等离子体(Plasma)处理，或者对半导体图形进行离子掺杂。
该步骤使用一张mask(mask6)。
步骤S26：形成源漏金属层图形，所述源漏金属层图形仅包括源极107，连接电极106b上不形成源漏金属层图形，如图7F所示。
源漏金属可以为Al，Mo，AlNd，Cu，MoNb等，或者上述金属中的任意两个或多个的组合，源漏金属层的厚度可以为300-500nm。
该步骤使用一张mask(mask7)。
步骤S27：形成钝化保护(PVX)层108，如图7G所示。
PVX层可以采用SiO2，或SiON，或SiO2和SiON的组合，厚度可以为
实施例二
本发明实施例二中的指纹识别单元的制作方法包括以下步骤：
步骤S31-步骤S35：与实施一中的步骤S21-S25相同，不再一一描述。
步骤S36：形成源漏金属层图形，所述源漏金属层图形仅包括源极507a和漏极507b，如图8A所示。
源漏金属可以为Al，Mo，AlNd，Cu，MoNb等，或者上述金属中的任意两个或多个的组合，源漏金属层的厚度可以为300-500nm。
本发明实施例中，连接电极506b上制作漏极507b，可以降低其电阻。
步骤S37：形成钝化保护(PVX)层508，如图7G所示。
PVX层可以采用SiO2，或SiON，或SiO2和SiON的组合，厚度为
本发明的上述两个实施例中，通过一次构图工艺，同时形成作为薄膜晶体管的有源层的第一半导体图形，以及，用于形成连接电极的第二半导体图形，从而减少了指纹识别单元的mask数量，降低生产成本；且，且先进行光敏传感器的制作，后进行与薄膜晶体管相关的栅绝缘层、有源层、源漏金属图形、PVX工艺，以减少光敏传感器工艺对薄膜晶体管特性的影响；采用透明的金属氧化物形成半导体层图形，从而使得形成的连接电极为透明电极，可以提高光敏传感器的受光面积；光敏传感器的底电极和薄膜晶体管的栅极共用同一层金属，减少膜层结构；采用7Mask工艺，相比于现有工艺，工艺流程大大降低。
本发明实施例还提供一种指纹识别单元，包括：
薄膜晶体管、光敏传感器和连接电极，所述连接电极用于连接所述薄膜晶体管和所述光敏传感器；
所述薄膜晶体管包括有源层；
所述有源层和所述连接电极是由同一层半导体层图形形成，所述半导体层图形包括第一半导体图形和第二半导体图形，所述第一半导体图形作为所述有源层，所述连接电极是对所述第二半导体图形进行导体化处理得到。
本发明实施例中，可以通过一次构图工艺，同时形成作为薄膜晶体管的有源层，以及，用于形成连接电极的半导体图形，从而减少了指纹识别单元的mask数量，降低生产成本。
在本发明的一些实施例中，可选的，所述光敏传感器包括：下电极、PIN层和上电极，其中，所述连接电极搭接在所述上电极上。
可选的，所述半导体层图形采用透明的半导体材料形成，从而使得形成的连接电极为透明电极，即使连接电极搭接在光敏传感器的上电极上，也不会影响光敏传感器的受光面积。
进一步可选的，所述透明的半导体材料为金属氧化物半导体材料，金属氧化物半导体作为有源层，可以有效提高薄膜晶体管的特性。
请参考图3，图3所示的实施例中，指纹识别单元包括：
基板101；基板可使用玻璃基板或者柔性PI(聚酰亚胺)基板；
栅金属层图形，所述栅金属层图形包括薄膜晶体管的栅极102b和光敏传感器的下电极102a；栅金属可以是Al，Mo，AlNd，Cu，MoNb等；
PIN层103；PIN层103可以包括本征非晶硅层和P掺杂非晶硅层，其中，本征非晶硅层的厚度可以为600～1200nm，P掺杂非晶硅层的厚度可以为10～100nm；
上电极104；上电极104可以采用透明金属氧化物例如ITO，厚度可以为20～80nm；
栅绝缘层105，栅绝缘层105上开设有通孔，通孔位于上电极104上方；栅绝缘层可以采用SiO2，或者，SiNx和SiO2组合膜层，厚度可以为200-400nm；
有源层106a和连接电极106b，所述有源层106a和所述连接电极106b是由同一层半导体层图形形成，所述半导体层图形包括第一半导体图形和第二半导体图形，所述第一半导体图形作为所述有源层106a，所述连接电极106b是对所述第二半导体图形进行导体化处理得到，所述连接电极106b通过所述栅绝缘层105上的通孔搭接在光敏传感器的上电极104上，所述连接电极106为透明电极；半导体层图形可以采用IGZO，ITZO，IZO等金属氧化物半导体材料形成，优选地，采用IGZO，可以为非晶状态也可以为结晶状态或是二者叠层结构，厚度可以为30-70nm；
源漏金属层图形，所述源漏金属层图形包括源极107；源漏金属可以为Al，Mo，AlNd，Cu，MoNb等，或者上述金属中的任意两个或多个的组合，源漏金属层的厚度可以为300-500nm；
PVX层108；PVX层108可以采用SiO2，或SiON，或SiO2和SiON的组合，厚度可以为
在本发明的另外一些实施例中，可选的，所述连接电极为透明电极，复用为所述光敏传感器的上电极。
可选的，所述半导体层图形采用透明的金属氧化物半导体材料，金属氧化物半导体作为有源层，可以有效提高薄膜晶体管的特性。
请参考图4，图4所示的实施例中，指纹识别单元包括：
基板201；基板可使用玻璃基板或者柔性PI(聚酰亚胺)基板；
栅金属层图形，所述栅金属层图形包括薄膜晶体管的栅极202b和光敏传感器的下电极202a；栅金属可以是Al，Mo，AlNd，Cu，MoNb等；
PIN层203；PIN层203可以包括本征非晶硅层和P掺杂非晶硅层，其中，本征非晶硅层的厚度可以为600～1200nm，P掺杂非晶硅层的厚度可以为10～100nm；
栅绝缘层204，栅绝缘层204上开设有通孔，通孔位于PIN层203上方；栅绝缘层204可以采用SiO2，或者，SiNx和SiO2组合膜层，厚度可以为200-400nm；
有源层205a和连接电极205b，所述有源层205a和所述连接电极205b是由同一层半导体层图形形成，所述半导体层图形包括第一半导体图形和第二半导体图形，所述第一半导体图形作为所述有源层205a，所述连接电极205b是对所述第二半导体图形进行导体化处理得到，所述连接电极205b为透明电极，复用为光敏传感器的上电极；半导体层图形可以采用IGZO，ITZO，IZO等金属氧化物半导体材料形成，优选地，采用IGZO，可以为非晶状态也可以为结晶状态或是二者叠层结构，厚度可以为30-70nm；
源漏金属层图形，所述源漏金属层图形包括源极206；源漏金属可以为Al，Mo，AlNd，Cu，MoNb等，或者上述金属中的任意两个或多个的组合，源漏金属层的厚度可以为300-500nm；
PVX层207；PVX层207可以采用SiO2，或SiON，或SiO2和SiON的组合，厚度可以为
上述实施例中，连接电极搭接在光敏传感器的上电极上，或者，复用为光敏传感器的上电极，在本发明的其他一些实施例中，连接电极也可以与光敏传感器的下电极连接，或者，复用为光敏传感器的下电极，下面分别进行说明。
在本发明的其他一些实施例中，可选的，所述连接电极复用为所述光敏传感器的下电极。
请参考图5，图5所示的实施例中，指纹识别单元包括：
基板301；基板301可使用玻璃基板或者柔性PI(聚酰亚胺)基板；
缓冲层302；
有源层303a、连接电极303b以及源极连接区303c，所述有源层303a、连接电极303b以及源极连接区303c是由同一层半导体层图形形成，所述半导体层图形包括第一半导体图形、第二半导体图形和第三半导体图形，所述第一半导体图形作为所述有源层303a，所述连接电极303b是对所述第二半导体图形进行导体化处理得到，源极连接区303c是对所述第三半导体图形进行导体化处理得到。所述连接电极303b复用为薄膜晶体管的漏极以及光敏传感器的下电极；半导体层图形可以采用IGZO，ITZO，IZO等金属氧化物半导体材料形成，优选地，采用IGZO，可以为非晶状态也可以为结晶状态或是二者叠层结构，厚度可以为30-70nm；
PIN层304；PIN层304可以包括本征非晶硅层和P掺杂非晶硅层，其中，本征非晶硅层的厚度可以为600～1200nm，P掺杂非晶硅层的厚度可以为10～100nm；
上电极305；上电极305可以采用透明金属氧化物例如ITO，厚度可以为20～80nm；
栅绝缘层306，栅绝缘层306上开设有通孔，通孔位于上电极305上方；栅绝缘层可以采用SiO2，或者，SiNx和SiO2组合膜层，厚度可以为200-400nm；
栅金属层图形，所述栅金属层图形包括薄膜晶体管的栅极307；栅金属可以是Al，Mo，AlNd，Cu，MoNb等；
层间介质层(ILD)308，层间介质层308上开设有通孔，通孔位于栅绝缘层306的通孔上方，与栅绝缘层306上的通孔连通；
第一连接部309，第一连接部309通过层间介质层308和栅绝缘层306上的通孔与上电极305连接；
源漏金属层图形，所述源漏金属层图形包括源极310a和第二连接部310b；源漏金属可以为Al，Mo，AlNd，Cu，MoNb等，或者上述金属中的任意两个或多个的组合，源漏金属层的厚度可以为300-500nm；在本发明的一些实施例中，也可以不包括第一连接部309，第二连接部310b直接通过层间介质层308和栅绝缘层306上的通孔与上电极305连接；
PVX层311；PVX层311可以采用SiO2，或SiON，或SiO2和SiON的组合，厚度可以为
本发明实施例中，连接电极复用为光敏传感器的下电极，减少了单独制作光敏传感器的下电极的mask工艺，减少了指纹识别单元的mask数量，同时，还可以减少指纹识别单元的厚度。
在本发明的其他一些实施例中，所述连接电极也可以不复用为光敏传感器的下电极，而是与所述光敏传感器的下电极同层设置并连接。该种结构下，同样可以减少指纹识别单元的厚度。
在本发明的一些实施例中，所述薄膜晶体管包括栅极，所述栅极和所述光敏传感器的下电极同层同材料设置，请参考图3、图4和图6。图3所示的实施例中，薄膜晶体管的栅极102b和光敏传感器的下电极102a同层同材料设置，通过一次构图工艺形成。图4所示的实施例中，薄膜晶体管的栅极202b和光敏传感器的下电极202a同层同材料设置，通过一次构图工艺形成。图6所示的实施例中，薄膜晶体管的栅极502b和光敏传感器的下电极502a同层同材料设置，通过一次构图工艺形成。
本发明实施例中，薄膜晶体管的栅极和光敏传感器的下电极通过一次构图工艺形成，从而进一步减少了指纹识别单元的mask数量，且有助于减少指纹识别单元的厚度。
在本发明的一些实施例中，所述连接电极与所述有源层连接，复用为所述薄膜晶体管的漏极。请参考图3、图4和图5，图3所示的实施例中，连接电极106b复用为薄膜晶体管的漏极。图4所示的实施例中，连接电极205b同时复用为薄膜晶体管的漏极以及光敏传感器的上电极。图5所示的实施例中，连接电极303b同时复用为薄膜晶体管的漏极以及光敏传感器的下电极。
在本发明的一些实施例中，所述连接电极分别与所述有源层和所述薄膜晶体管的漏极连接。请参考图6，图6所示的实施例中，所述源漏金属层图形包括源极507a和漏极507b，连接电极506b分别与所述有源层506a和所述漏极507b连接。该种结构，可以减少漏极的电阻。
在本发明的一些实施例中，所述连接电极与所述有源层断开，所述薄膜晶体管的漏极与所述连接电极连接。
本发明的上述实施例中，可选的，半导体层图形采用金属氧化物半导体，例如IGZO(铟镓锌氧化物)，ITZO(铟锡锌氧化物)，IZO(氧化铟锌)等，以提高薄膜晶体管的性能。
本发明实施例还提供一种显示基板，包括上述任一实施例中的指纹识别单元。
本发明实施例还提供一种显示装置，包括上述显示基板。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
Claims (16)
1.一种指纹识别单元的制作方法，所述指纹识别单元包括薄膜晶体管和光敏传感器，其特征在于，所述制作方法包括：
形成半导体层图形，所述半导体层图形包括第一半导体图形和第二半导体图形，所述第一半导体图形作为所述薄膜晶体管的有源层；
对所述第二半导体图形进行导体化处理形成连接电极，所述连接电极用于连接所述薄膜晶体管和所述光敏传感器。
2.如权利要求1所述的方法，其特征在于，所述形成半导体层图形之前包括：
形成所述光敏传感器的下电极、PIN层和上电极，其中，所述连接电极搭接在所述上电极上。
3.如权利要求2所述的方法，其特征在于，所述连接电极为透明电极。
4.如权利要求1所述的方法，其特征在于，所述形成半导体层图形之前包括：
形成所述光敏传感器的下电极和PIN层，其中，所述连接电极为透明电极，复用为所述光敏传感器的上电极。
5.如权利要求1所述的方法，其特征在于，所述连接电极复用为所述光敏传感器的下电极。
6.如权利要求1所述的方法，其特征在于，所述形成半导体层图形之前包括：
形成栅金属层图形，所述栅金属层图形包括所述薄膜晶体管的栅极和所述光敏传感器的下电极。
7.如权利要求1所述的方法，其特征在于，所述形成半导体层图形之后还包括：
形成源漏金属层图形，所述源漏金属层图形仅包括源极，所述连接电极与所述有源层连接，复用为所述薄膜晶体管的漏极；
或者
形成源漏金属层图形，所述源漏金属层图形包括源极和漏极，所述连接电极分别与所述有源层和所述漏极连接；
或者
形成源漏金属层图形，所述源漏金属层图形包括源极和漏极，所述连接电极与所述有源层断开，所述漏极与所述连接电极连接。
8.一种指纹识别单元，其特征在于，包括：
薄膜晶体管、光敏传感器和连接电极，所述连接电极用于连接所述薄膜晶体管和所述光敏传感器；
所述薄膜晶体管包括有源层；
所述有源层和所述连接电极是由同一层半导体层图形形成，所述半导体层图形包括第一半导体图形和第二半导体图形，所述第一半导体图形作为所述有源层，所述连接电极是对所述第二半导体图形进行导体化处理得到。
9.如权利要求8所述的指纹识别单元，其特征在于，所述光敏传感器包括：下电极、PIN层和上电极，其中，所述连接电极搭接在所述上电极上。
10.如权利要求9所述的指纹识别单元，其特征在于，所述连接电极为透明电极。
11.如权利要求8所述的指纹识别单元，其特征在于，所述连接电极为透明电极，复用为所述光敏传感器的上电极。
12.如权利要求8所述的指纹识别单元，其特征在于，所述连接电极复用为所述光敏传感器的下电极。
13.如权利要求8所述的指纹识别单元，其特征在于，所述薄膜晶体管包括栅极，所述栅极和所述光敏传感器的下电极同层同材料设置。
14.如权利要求8所述的指纹识别单元，其特征在于，
所述连接电极与所述有源层连接，复用为所述薄膜晶体管的漏极；或者
所述连接电极分别与所述有源层和所述薄膜晶体管的漏极连接；或者
所述连接电极与所述有源层断开，所述薄膜晶体管的漏极与所述连接电极连接。
15.一种显示基板，其特征在于，包括如权利要求8-14任一项所述的指纹识别单元。
16.一种显示装置，其特征在于，包括如权利要求15所述的显示基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010098804.5A CN111275001A (zh) | 2020-02-18 | 2020-02-18 | 指纹识别单元及其制作方法、显示基板和显示装置 |
| US17/431,636 US12190628B2 (en) | 2020-02-18 | 2021-02-09 | Fingerprint identification module, method for manufacturing fingerprint identification module, display substrate and display device |
| PCT/CN2021/076187 WO2021164641A1 (zh) | 2020-02-18 | 2021-02-09 | 指纹识别模组及其制作方法、显示基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010098804.5A CN111275001A (zh) | 2020-02-18 | 2020-02-18 | 指纹识别单元及其制作方法、显示基板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111275001A true CN111275001A (zh) | 2020-06-12 |
Family
ID=71003928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010098804.5A Pending CN111275001A (zh) | 2020-02-18 | 2020-02-18 | 指纹识别单元及其制作方法、显示基板和显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12190628B2 (zh) |
| CN (1) | CN111275001A (zh) |
| WO (1) | WO2021164641A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021164641A1 (zh) * | 2020-02-18 | 2021-08-26 | 京东方科技集团股份有限公司 | 指纹识别模组及其制作方法、显示基板和显示装置 |
| CN113838386A (zh) * | 2020-12-18 | 2021-12-24 | 友达光电股份有限公司 | 显示装置 |
| CN117476718A (zh) * | 2023-09-27 | 2024-01-30 | 惠州华星光电显示有限公司 | 一种显示面板及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115016173B (zh) * | 2022-06-07 | 2023-12-15 | 武汉华星光电技术有限公司 | 背光模组及显示装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037179A (zh) * | 2014-04-15 | 2014-09-10 | 友达光电股份有限公司 | 光感应装置及其制作方法 |
| CN104205341A (zh) * | 2012-04-04 | 2014-12-10 | 夏普株式会社 | 半导体器件及其制造方法 |
| CN106129069A (zh) * | 2016-07-26 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种指纹识别器、其制作方法及显示装置 |
| CN106653767A (zh) * | 2016-12-12 | 2017-05-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN106876332A (zh) * | 2017-03-21 | 2017-06-20 | 京东方科技集团股份有限公司 | 显示装置、指纹识别单元以及薄膜晶体管及其制造方法 |
| CN109698224A (zh) * | 2019-02-21 | 2019-04-30 | 京东方科技集团股份有限公司 | 显示基板及其制造方法和显示面板 |
| CN110046610A (zh) * | 2019-04-28 | 2019-07-23 | 云谷（固安）科技有限公司 | 一种指纹识别显示装置及其制备方法、显示设备 |
| KR20190092661A (ko) * | 2018-01-30 | 2019-08-08 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| US10540936B1 (en) * | 2017-06-26 | 2020-01-21 | Amazon Technologies, Inc. | Electrowetting pixel with adjustable capacitance |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107359168A (zh) * | 2017-07-11 | 2017-11-17 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN111833720B (zh) * | 2020-01-13 | 2021-08-31 | 昆山国显光电有限公司 | 一种显示面板及显示装置 |
| CN111275001A (zh) | 2020-02-18 | 2020-06-12 | 京东方科技集团股份有限公司 | 指纹识别单元及其制作方法、显示基板和显示装置 |
-
2020
- 2020-02-18 CN CN202010098804.5A patent/CN111275001A/zh active Pending
-
2021
- 2021-02-09 US US17/431,636 patent/US12190628B2/en active Active
- 2021-02-09 WO PCT/CN2021/076187 patent/WO2021164641A1/zh active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104205341A (zh) * | 2012-04-04 | 2014-12-10 | 夏普株式会社 | 半导体器件及其制造方法 |
| CN104037179A (zh) * | 2014-04-15 | 2014-09-10 | 友达光电股份有限公司 | 光感应装置及其制作方法 |
| CN106129069A (zh) * | 2016-07-26 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种指纹识别器、其制作方法及显示装置 |
| CN106653767A (zh) * | 2016-12-12 | 2017-05-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN106876332A (zh) * | 2017-03-21 | 2017-06-20 | 京东方科技集团股份有限公司 | 显示装置、指纹识别单元以及薄膜晶体管及其制造方法 |
| US10540936B1 (en) * | 2017-06-26 | 2020-01-21 | Amazon Technologies, Inc. | Electrowetting pixel with adjustable capacitance |
| KR20190092661A (ko) * | 2018-01-30 | 2019-08-08 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN109698224A (zh) * | 2019-02-21 | 2019-04-30 | 京东方科技集团股份有限公司 | 显示基板及其制造方法和显示面板 |
| CN110046610A (zh) * | 2019-04-28 | 2019-07-23 | 云谷（固安）科技有限公司 | 一种指纹识别显示装置及其制备方法、显示设备 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021164641A1 (zh) * | 2020-02-18 | 2021-08-26 | 京东方科技集团股份有限公司 | 指纹识别模组及其制作方法、显示基板和显示装置 |
| US12190628B2 (en) | 2020-02-18 | 2025-01-07 | Boe Technology Group Co., Ltd. | Fingerprint identification module, method for manufacturing fingerprint identification module, display substrate and display device |
| CN113838386A (zh) * | 2020-12-18 | 2021-12-24 | 友达光电股份有限公司 | 显示装置 |
| CN117476718A (zh) * | 2023-09-27 | 2024-01-30 | 惠州华星光电显示有限公司 | 一种显示面板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220100982A1 (en) | 2022-03-31 |
| WO2021164641A1 (zh) | 2021-08-26 |
| US12190628B2 (en) | 2025-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111275001A (zh) | 指纹识别单元及其制作方法、显示基板和显示装置 | |
| US10795478B2 (en) | Array substrate and preparation method therefor, and display apparatus | |
| TWI418910B (zh) | 陣列基板及其形成方法 | |
| US8519399B2 (en) | Array substrate for display device and method for fabricating the same | |
| CN104170069B (zh) | 半导体器件及其制造方法 | |
| KR101431136B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| CN103227147B (zh) | Tft-lcd阵列基板及其制造方法、液晶显示器 | |
| CN105487718A (zh) | 阵列基板及其制作方法 | |
| TWI431384B (zh) | 一種畫素的結構及其製程方法 | |
| JP2003043513A (ja) | 液晶表示装置用アレー基板及びその製造方法 | |
| US20140120657A1 (en) | Back Channel Etching Oxide Thin Film Transistor Process Architecture | |
| CN101419987A (zh) | 半导体装置以及其制造方法 | |
| TWI814369B (zh) | 感光元件基板及其製造方法 | |
| JP2004311931A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| WO2016011692A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN110718563A (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN112198729B (zh) | 阵列基板、显示面板及电子设备 | |
| US8497948B2 (en) | Pixel structure and method for fabricating the same | |
| US8227302B2 (en) | Semiconductor device, electronic device, and manufacturing method thereof | |
| WO2015043078A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US8212987B2 (en) | Liquid crystal display device and the manufacturing method thereof | |
| CN105552086A (zh) | 光感测装置及其制造方法 | |
| WO2020232946A1 (zh) | 改善金属氧化物tft特性的结构与其制作方法 | |
| US9496287B2 (en) | Semiconductor device and production method therefor | |
| US11177356B2 (en) | Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |