CN111200355B - 上电缓冲电路 - Google Patents

Abstract

本发明提供了一种上电缓冲电路，包括恒流充电模块、旁路模块、母线电压采样模块和数字信号处理器，恒流充电模块的第一MOSFET的漏极连接高压直流母线正极，源极连接储能电容的第一端，储能电容的第二端连接高压直流母线负极；旁路模块的第二MOSFET的源漏极与第一MOSFET的源漏极并联；母线电压采样模块采样储能电容两端的电压，得到母线电压并提供至数字信号处理器的第二输入端；数字信号处理器在接收到缓冲上电指令，且判断母线电压满足缓启开始条件时，向恒流充电模块发送驱动信号以使第一MOSFET导通；在母线电压满足缓启完成条件时，数字信号处理器停止向恒流充电模块发送驱动信号，并在第一MOSFET的寄生电容放电完成后，向旁路模块发送驱动信号以使第二MOSFET导通。

Description

上电缓冲电路

技术领域

本发明涉及光刻机技术领域，特别涉及一种上电缓冲电路。

背景技术

光刻机是半导体集成电路的前端制造设备中最关键的环节，也是最复杂的环节。光刻机运行中每一道工序都会伴随着大量的机台运动，这些运动的执行是以大量的电机和功率放大器(PA)为基础的。尤其是工件台和掩模台，需要大功率的PA才能驱动，这些PA的需要从高压直流母线中获取能量储存在自身的电解电容内，然后将其变成可控可变电流输出出去。

由于电容本身的特性，如果将这些大容值电解电容直接接入直流母线，会在上电瞬间产生非常大的冲击电流，会引起电容充电回路内诸多器件的损坏。在电力电子电路中，上电缓冲电路用于改进电力电子器件开通时刻所承受的冲击电流，利于设备的启动。在大功率PA中，加入上电缓冲电路后，利于设备上电启动，减小冲击电流噪声。

在一般的设计中，大功率功放板的上电缓冲电路中可能采用继电器或者接触器，采用充电电阻来减小充电电流。充电电路占用空间较大，充电电流不可控，并且在继电器或者接触器切断的瞬间可能会有电弧产生。

因此，在功率放大器的设计中易产生以下问题：

一、功率放大板内部直流母线的大容值电解在接入直流母线时产生几倍于额定电流的大电流，造成PA损坏；

二、如果存在上电缓冲电路，上电缓冲电路在充电完成后，会对PA正常输出产生影响，而且由于大功率PA要输出较大电流，上电缓冲电路非常容易损坏；

三、传统高压上电电路，采用继电器或者接触器在断电瞬间可能产生电弧，存在安全隐患；

四、恒流充电技术往往应用于低压充电电路，高压充电电路往往只是使用限流电阻，不能做到恒流充电。

发明内容

本发明的目的在于提供一种上电缓冲电路，以解决现有的功率放大器上电时器件易损坏的问题。

为解决上述技术问题，本发明提供一种上电缓冲电路，所述上电缓冲电路用于控制功率放大器的储能电容的充电过程，高压直流母线通过所述储能电容为所述功率放大器提供能量，所述上电缓冲电路包括恒流充电模块、旁路模块、母线电压采样模块和数字信号处理器，其中：

所述恒流充电模块包括第一MOSFET，所述第一MOSFET的漏极连接所述高压直流母线正极，所述第一MOSFET的源极连接所述储能电容的第一端，所述储能电容的第二端连接高压直流母线负极；

所述旁路模块包括第二MOSFET，所述第二MOSFET的源漏极与所述第一MOSFET的源漏极并联；

所述母线电压采样模块用于采样所述储能电容两端的电压，得到母线电压并提供至所述数字信号处理器的第二输入端；

所述数字信号处理器用于在接收到缓冲上电指令，且判断所述母线电压满足缓启开始条件时，向所述恒流充电模块发送驱动信号以使所述第一MOSFET导通；

在所述母线电压满足缓启完成条件时，所述数字信号处理器停止向所述恒流充电模块发送驱动信号，并在所述第一MOSFET的寄生电容放电完成后，向所述旁路模块发送驱动信号以使所述第二MOSFET导通。

可选的，在所述的上电缓冲电路中，所述恒流充电模块还包括第一电阻、第二电阻、第三电阻、第四电阻和恒流充电芯片，其中：

所述第一MOSFET的漏极通过所述第二电阻连接所述高压直流母线正极；

所述第一MOSFET的源极通过所述第一电阻连接所述储能电容的第一端，通过所述第四电阻连接所述恒流充电芯片的第一端；

所述第一MOSFET的栅极通过所述第三电阻连接所述恒流充电芯片的第二端；

所述恒流充电芯片的第三端连接所述储能电容的第一端。

可选的，在所述的上电缓冲电路中，所述恒流充电模块还包括第五电阻、第六电阻、第七电阻、第一隔离光耦、第二隔离光耦和第一稳压二极管，其中：

所述第五电阻的一端连接所述恒流充电芯片的第二端，另一端连接所述储能电容的第一端；

所述第一隔离光耦的三级管的发射极连接所述恒流充电芯片的第二端，所述第一隔离光耦的三级管的集电极通过所述第七电阻连接第二电源，所述第一隔离光耦的二级管连接在第一电源和所述数字信号处理器的第一输出端之间；

所述第二隔离光耦的三级管的发射极接地，所述第二隔离光耦的三级管的集电极通过第六电阻连接所述第一电源，并连接所述数字信号处理器的第一输入端，所述第二隔离光耦的二级管与所述第二电阻并联；

所述第一稳压二极管跨接在所述第一MOSFET的栅极和源极之间。

可选的，在所述的上电缓冲电路中，当所述母线电压小于第一阈值，以使所述数字信号处理器的第二输入端接收到第二电平时，且所述第二电阻上的电压低于所述第二隔离光耦的开启电压，以使所述数字信号处理器的第一输入端接收到第一电平时，所述母线电压满足缓启开始条件。

可选的，在所述的上电缓冲电路中，当在设定时间内所述母线电压大于第二阈值，以使所述数字信号处理器的第二输入端接收到第一电平时，且在设定时间内所述第二电阻上的电压低于所述第二隔离光耦的开启电压，以使所述数字信号处理器的第一输入端接收到第一电平时，所述母线电压满足缓启完成条件。

可选的，在所述的上电缓冲电路中，当所述母线电压小于第二阈值，以使所述数字信号处理器的第二输入端接收到第二电平时，且所述第二电阻上的电压高于所述第二隔离光耦的开启电压，以使所述数字信号处理器的第一输入端接收到第二电平时，所述储能电容处于充电状态。

可选的，在所述的上电缓冲电路中，所述数字信号处理器的第三输入端接收所述缓冲上电指令，所述数字信号处理器的第三输出端输出充电状态信号，

当所述数字信号处理器的第三输入端接收到第二电平，第一输入端接收到第一电平，第二输入端接收到第二电平，所述数字信号处理器的第三输出端输出第一信号，所述第一信号表示所述储能电容未充电；

当所述数字信号处理器的第三输入端接收到第一电平，第一输入端接收到第二电平，第二输入端接收到第二电平，所述数字信号处理器的第三输出端输出第三信号，所述第三信号表示所述储能电容正在充电；

当所述数字信号处理器的第三输入端接收到第一电平，第一输入端接收到第一电平，第二输入端接收到第一电平，所述数字信号处理器的第三输出端输出第四信号，所述第四信号表示所述储能电容充电完成，所述第一电平高于所述第二电平。

可选的，在所述的上电缓冲电路中，当所述数字信号处理器的检测到所述高压直流母线与所述储能电容形成的回路出现断路、短路，以及旁路模块失效的情况下，所述数字信号处理器的第三输出端输出第二信号，所述第二信号表示故障状态；

当所述数字信号处理器的第三输入端接收到第一电平，第一输入端接收到第一电平，第二输入端接收到第二电平，所述数字信号处理器判断为断路故障；

当所述数字信号处理器的第三输入端接收到第二电平，第二输入端接收到第一电平，所述数字信号处理器判断为短路故障；

当所述数字信号处理器的第三输入端接收到第一电平，第一输入端接收到第二电平，第二输入端接收到第一电平，所述数字信号处理器判断为旁路模块失效故障。

可选的，在所述的上电缓冲电路中，所述旁路模块还包括第八电阻、第九电阻、第十电阻、第三隔离光耦和第二稳压二极管，其中：

所述第三隔离光耦的三极管的发射极通过所述第八电阻连接所述第二MOSFET的栅极，通过所述第九电阻连接所述储能电容的第一端，所述第三隔离光耦的三极管的集电极通过所述第十电阻连接所述第二电源，所述第三隔离光耦的二极管连接在第一电源和所述数字信号处理器的第二输出端之间；

所述第二稳压二极管跨接在所述第二MOSFET的栅极和源极之间。

可选的，在所述的上电缓冲电路中，所述恒流充电芯片调节其第三端到第二端间的电流，以使恒流充电芯片的第一端输出2.5V参考电压；

所述数字信号处理器的第一输出端输出第二电平，以驱动所述第一MOSFET导通；

所述数字信号处理器的第二输出端输出第二电平，以驱动所述第二MOSFET导通。

在本发明提供的上电缓冲电路中，利用恒流充电模块中的第一MOSFET和旁路模块中的第二MOSFET的强过载能力，可有效代替缓冲接触器实现电动车动力系统主回路的容性负载快速上电。恒流充电模块和旁路模块的开关器件都采用MOSFET，保证关断过程安全无电弧，在储能电容充电完成后，恒流充电模块被完全旁路，使其不会影响储能电容向电机输出电流。

附图说明

图1是本发明一实施例的功率放大器中的上电缓冲电路示意图；

图2是本发明一实施例的上电缓冲电路的恒流充电模块示意图；

图3是本发明一实施例的上电缓冲电路的旁路模块示意图；

图中所示：100-恒流充电模块；200-旁路模块；300-母线电压采样模块。

具体实施方式

以下结合附图和具体实施例对本发明提出的上电缓冲电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于提供一种上电缓冲电路，以解决现有的功率放大器上电时器件易损坏的问题。

为实现上述思想，本发明提供了一种上电缓冲电路，所述上电缓冲电路用于控制功率放大器的储能电容的充电过程，高压直流母线通过所述储能电容为所述功率放大器提供能量，所述上电缓冲电路包括恒流充电模块、旁路模块、母线电压采样模块和数字信号处理器，其中：所述恒流充电模块包括第一MOSFET，所述第一MOSFET的漏极连接所述高压直流母线正极，所述第一MOSFET的源极连接所述储能电容的第一端，所述储能电容的第二端连接高压直流母线负极；所述旁路模块包括第二MOSFET，所述第二MOSFET的源漏极与所述第一MOSFET的源漏极并联；所述母线电压采样模块用于采样所述储能电容两端的电压，得到母线电压并提供至所述数字信号处理器的第二输入端；所述数字信号处理器用于在接收到缓冲上电指令，且判断所述母线电压满足缓启开始条件时，向所述恒流充电模块发送驱动信号以使所述第一MOSFET导通；在所述母线电压满足缓启完成条件时，所述数字信号处理器停止向所述恒流充电模块发送驱动信号，并在所述第一MOSFET的寄生电容放电完成后，向所述旁路模块发送驱动信号以使所述第二MOSFET导通。

本发明的实施例提供一种上电缓冲电路，所述上电缓冲电路用于控制功率放大器的储能电容C1/C2的充电过程，高压直流母线通过所述储能电容C1/C2为所述功率放大器提供能量，所述上电缓冲电路包括恒流充电模块100、旁路模块200、母线电压采样模块300和数字信号处理器U0，其中：所述恒流充电模块100包括第一MOSFET Q1，所述第一MOSFET Q1的漏极连接所述高压直流母线正极BUS+_1，所述第一MOSFET Q1的源极连接所述储能电容C1/C2的第一端BUS+_2，所述储能电容C1/C2的第二端连接高压直流母线负极BUS-；所述旁路模块200包括第二MOSFET Q2，所述第二MOSFET Q2的源漏极与所述第一MOSFET Q1的源漏极并联；所述母线电压采样模块300用于采样所述储能电容C1/C2两端的电压，得到母线电压并提供至所述数字信号处理器U0的第二输入端；所述数字信号处理器U0用于在接收到缓冲上电指令，且判断所述母线电压满足缓启开始条件时，向所述恒流充电模块100发送驱动信号以使所述第一MOSFET Q1导通；在所述母线电压满足缓启完成条件时，所述数字信号处理器U0停止向所述恒流充电模块100发送驱动信号，并在所述第一MOSFET Q1的寄生电容放电完成后，向所述旁路模块200发送驱动信号以使所述第二MOSFET Q2导通。

具体的，在所述的上电缓冲电路中，所述恒流充电模块100还包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和恒流充电芯片TLP431，其中：所述第一MOSFET Q1的漏极通过所述第二电阻R2连接所述高压直流母线正极BUS+_1；所述第一MOSFET Q1的源极通过所述第一电阻R1连接所述储能电容C1/C2的第一端BUS+_2，通过所述第四电阻R4连接所述恒流充电芯片TLP431的第一端；所述第一MOSFET Q1的栅极通过所述第三电阻R3连接所述恒流充电芯片TLP431的第二端；所述恒流充电芯片TLP431的第三端连接所述储能电容C1/C2的第一端BUS+_2。所述母线电压采样模块可由分压电阻、运放芯片、AD芯片和处理器组成。恒流充电模块的两个隔离光耦使恒流充电模块和高压直流母线的GND隔离，恒流充电模块自身使用一隔离地。恒流充电模块只应用在低压充电回路，采用隔离技术后，高压充电电路也可以实现恒流充电。

进一步的，在所述的上电缓冲电路中，所述恒流充电模块100还包括第五电阻R5、第六电阻R6、第七电阻R7、第一隔离光耦U1、第二隔离光耦U2和第一稳压二极管D1，其中：所述第五电阻R5的一端连接所述恒流充电芯片TLP431的第二端，另一端连接所述储能电容C1/C2的第一端BUS+_2；所述第一隔离光耦U1的三级管的发射极连接所述恒流充电芯片TLP431的第二端，所述第一隔离光耦U1的三级管的集电极通过所述第七电阻R7连接第二电源VCC_2，所述第一隔离光耦U1的二级管连接在第一电源VCC_1和所述数字信号处理器U0的第一输出端之间；所述第二隔离光耦U2的三级管的发射极接地，所述第二隔离光耦U2的三级管的集电极通过第六电阻R6连接所述第一电源VCC_1，并连接所述数字信号处理器U0的第一输入端，所述第二隔离光耦U2的二级管与所述第二电阻R2并联；所述第一稳压二极管D1跨接在所述第一MOSFET Q1的栅极和源极之间。

另外，在所述的上电缓冲电路中，当所述母线电压小于第一阈值，以使所述数字信号处理器U0的第二输入端接收到第二电平(低电平)时，且所述第二电阻R2上的电压低于所述第二隔离光耦U2的开启电压，以使所述数字信号处理器U0的第一输入端接收到第一电平(高电平)时，所述母线电压满足缓启开始条件。

进一步的，在所述的上电缓冲电路中，当在设定时间内所述母线电压大于第二阈值，以使所述数字信号处理器U0的第二输入端接收到第一电平时，且在设定时间内所述第二电阻R2上的电压低于所述第二隔离光耦U2的开启电压，以使所述数字信号处理器U0的第一输入端接收到第一电平时，所述母线电压满足缓启完成条件。

更进一步的，在所述的上电缓冲电路中，当所述母线电压小于第二阈值，以使所述数字信号处理器U0的第二输入端接收到第二电平时，且所述第二电阻R2上的电压高于所述第二隔离光耦U2的开启电压，以使所述数字信号处理器U0的第一输入端接收到第二电平时，所述储能电容C1/C2处于充电状态。

如表1所示，在所述的上电缓冲电路中，所述数字信号处理器U0的第三输入端接收所述缓冲上电指令，所述数字信号处理器U0的第三输出端输出充电状态信号，当所述数字信号处理器U0的第三输入端接收到第二电平，第一输入端接收到第一电平，第二输入端接收到第二电平，所述数字信号处理器U0的第三输出端输出第一信号00，所述第一信号00表示所述储能电容C1/C2未充电；当所述数字信号处理器U0的第三输入端接收到第一电平，第一输入端接收到第二电平，第二输入端接收到第二电平，所述数字信号处理器U0的第三输出端输出第三信号10，所述第三信号10表示所述储能电容C1/C2正在充电；当所述数字信号处理器U0的第三输入端接收到第一电平，第一输入端接收到第一电平，第二输入端接收到第一电平，所述数字信号处理器U0的第三输出端输出第四信号11，所述第四信号11表示所述储能电容C1/C2充电完成，所述第一电平高于所述第二电平。

进一步的，在所述的上电缓冲电路中，当所述数字信号处理器U0的检测到所述高压直流母线与所述储能电容C1/C2形成的回路出现断路、短路，以及旁路模块200失效的情况下，所述数字信号处理器U0的第三输出端输出第二信号01，所述第二信号01表示故障状态；当所述数字信号处理器U0的第三输入端接收到第一电平，第一输入端接收到第一电平，第二输入端接收到第二电平，所述数字信号处理器U0判断为断路故障；当所述数字信号处理器U0的第三输入端接收到第二电平，第二输入端接收到第一电平，所述数字信号处理器U0判断为短路故障；当所述数字信号处理器U0的第三输入端接收到第一电平，第一输入端接收到第二电平，第二输入端接收到第一电平，所述数字信号处理器U0判断为旁路模块200失效故障。

表1

如图3所示，在所述的上电缓冲电路中，所述旁路模块200还包括第八电阻R8、第九电阻R9、第十电阻R10、第三隔离光耦U3和第二稳压二极管D2，其中：所述第三隔离光耦U3的三极管的发射极通过所述第八电阻R8连接所述第二MOSFET Q2的栅极，第二MOSFET Q2的源漏极直接连接BUS+_1和BUS+_2，通过所述第九电阻R9连接所述储能电容C1/C2的第一端BUS+_2，所述第三隔离光耦U3的三极管的集电极通过所述第十电阻R10连接所述第二电源VCC_2，所述第三隔离光耦U3的二极管连接在第一电源VCC_1和所述数字信号处理器U0的第二输出端之间；所述第二稳压二极管D2跨接在所述第二MOSFET Q2的栅极和源极之间，D1和D2为避免高压主回路中主接触器BUS+_端电压倒灌至MOSFET的栅极。

在所述的上电缓冲电路中，所述恒流充电芯片TLP431调节其第三端到第二端间的电流，以使恒流充电芯片的第一端输出2.5V参考电压；所述数字信号处理器U0的第一输出端输出第二电平，以驱动所述第一MOSFETQ1导通；所述数字信号处理器U0的第二输出端输出第二电平，以驱动所述第二MOSFET Q2导通。上述第一电阻R1、TLP431和第一MOSFET构成恒流源电路，恒流充电电流由第一电阻决定，充电电流等于TLP431的R极输出2.5V参考电压除以所述第一电阻的阻值。所述恒流充电模块中的MOSFET驱动电压由分压电阻R7和R5分压得到，在恒流输出过程中，TLP431为了保证R极输出恒定的2.5V参考电压，会调节K极到A极间的电流。所述电流影响R7和R5的分压，使得所述第一MOSFET Q1一直处于开关切换的状态，保证流经R1的电阻为恒流。

在本发明提供的上电缓冲电路中，利用恒流充电模块100中的第一MOSFET Q1和旁路模块200中的第二MOSFET Q2的强过载能力，可有效代替缓冲接触器实现电动车动力系统主回路的容性负载快速上电。恒流充电模块100和旁路模块200的开关器件都采用MOSFET，保证关断过程安全无电弧，在储能电容C1/C2充电完成后，恒流充电模块100被完全旁路，使其不会影响储能电容C1/C2向电机输出电流。

本发明利用MOSFET的强过载能力和TLP431的稳压恒流特性，可有效将充电电流稳定在预设的安全电流值，并且在充电完成后完成不影响PA的电流的输出；本发明在设备上电后产生持续稳定可调节的充电电流，以防止PA上电瞬间在直流母线和电解电容中产生冲击电流；恒流充电模块一般应用于低压充电电路，高压充电电路只采用限流电阻来限流，本发明采用隔离恒流充电技术后，使高压功放板卡也能恒流充电，使充电过程安全可控；高压充电电路的充电电路或者限流电阻的旁路模块会采用接触器或者继电器，在切断瞬间可能存在电弧，本发明的恒流充电模块和旁路模块的开关器件都采用MOSFET，保证关断过程安全无电弧；本发明明确的充电完成判断条件，有完备的充电完成判断逻辑，保证PA不会因为对电容充电误判断，导致PA损坏或者输出能力不足。现有技术的上电缓冲电路中一般会有缓冲电阻或者电感，充电完成后，会影响影响后续PA向电机输出电流，本发明在充电完成后，上电缓冲电路被完全旁路，使其不会影响PA向电机输出电流。

在本发明中MOSFET驱动电路与数字信号处理器电路以及直流母线隔离，三者之间的隔离是为了防止直流母线对处理器所在的数字电路造成损坏，并且防止高压测对数字电路的信号干扰。隔离方式采用光耦隔离，具有空间小，电磁干扰小的特点。

本发明的上电缓冲电路用于大功率PA板卡的上电启动，其中恒流充电模块、母线电压采样模块、充电电流采样电路(R2)可有效提升板卡的可靠性与安全性，旁路模块有效的减少了恒流充电模块对PA性能的影响，而且提供了可靠性与安全性。本发明的上电缓冲电路利用MOSFET的强过载能力，保证容性负载稳定上电。并且由于MOSFET具有体积小、过电流能力强的特点，可大幅提高电机控制系统的功率密度。

在整个上电缓冲期间，数字信号处理器U0一直监控直流母线电压值是否在预期之内，一旦电压超过预期(即采样的两个端电压超过第二设定值)或者上电缓冲时间过长(在设定时间内采样的压差超过第一设定值，即在处理器输出驱动信号后，在预设时间内采样的电压始终未达到缓启完成条件)，处理器将停止向MOSFET Q1驱动芯片发出驱动信号以停止缓冲充电过程。通过该方式，能够及时探知各种突发情况下上电缓冲电路的过载问题，从而迅速关断缓冲电路，保证安全性。

综上，上述实施例对上电缓冲电路的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种上电缓冲电路，所述上电缓冲电路用于控制功率放大器的储能电容的充电过程，高压直流母线通过所述储能电容为所述功率放大器提供能量，其特征在于，所述上电缓冲电路包括恒流充电模块、旁路模块、母线电压采样模块和数字信号处理器，其中：

所述恒流充电模块包括第一MOSFET，所述第一MOSFET的漏极连接所述高压直流母线正极，所述第一MOSFET的源极连接所述储能电容的第一端，所述储能电容的第二端连接高压直流母线负极；

所述恒流充电模块还包括恒流充电芯片、第一隔离光耦以及第二隔离光耦，

所述第一MOSFET的源极连接所述恒流充电芯片的第一端，所述第一MOSFET的栅极连接所述恒流充电芯片的第二端；所述恒流充电芯片的第三端连接所述储能电容的第一端；

所述第一隔离光耦的三级管的发射极连接所述恒流充电芯片的第二端，所述第一隔离光耦的三级管的集电极连接第二电源，所述第一隔离光耦的二级管连接在第一电源和所述数字信号处理器的第一输出端之间；

所述第二隔离光耦的三级管的发射极接地，所述第二隔离光耦的三级管的集电极连接所述第一电源，并连接所述数字信号处理器的第一输入端，所述第二隔离光耦的二级管连接在所述第一MOSFET的漏极和所述高压直流母线正极之间；

所述旁路模块包括第二MOSFET，所述第二MOSFET的源漏极与所述第一MOSFET的源漏极并联；

所述母线电压采样模块用于采样所述储能电容两端的电压，得到母线电压并提供至所述数字信号处理器的第二输入端；

所述数字信号处理器用于在接收到缓冲上电指令，且判断所述母线电压满足缓启开始条件时，向所述恒流充电模块发送驱动信号以使所述第一MOSFET导通；

在所述母线电压满足缓启完成条件时，所述数字信号处理器停止向所述恒流充电模块发送驱动信号，并在所述第一MOSFET的寄生电容放电完成后，向所述旁路模块发送驱动信号以使所述第二MOSFET导通。

2.如权利要求1所述的上电缓冲电路，其特征在于，所述恒流充电模块还包括第一电阻、第二电阻、第三电阻和第四电阻，其中：

所述第一MOSFET的漏极通过所述第二电阻连接所述高压直流母线正极；

所述第一MOSFET的源极通过所述第一电阻连接所述储能电容的第一端，通过所述第四电阻连接所述恒流充电芯片的第一端；

所述第一MOSFET的栅极通过所述第三电阻连接所述恒流充电芯片的第二端。

3.如权利要求2所述的上电缓冲电路，其特征在于，所述恒流充电模块还包括第五电阻、第六电阻、第七电阻和第一稳压二极管，其中：

所述第五电阻的一端连接所述恒流充电芯片的第二端，另一端连接所述储能电容的第一端；

所述第一隔离光耦的三级管的集电极通过所述第七电阻连接所述第二电源；

所述第二隔离光耦的三级管的集电极通过第六电阻连接所述第一电源，所述第二隔离光耦的二级管与所述第二电阻并联；

所述第一稳压二极管跨接在所述第一MOSFET的栅极和源极之间。

4.如权利要求3所述的上电缓冲电路，其特征在于，当所述母线电压小于第一阈值，以使所述数字信号处理器的第二输入端接收到第二电平时，且所述第二电阻上的电压低于所述第二隔离光耦的开启电压，以使所述数字信号处理器的第一输入端接收到第一电平时，所述母线电压满足缓启开始条件。

5.如权利要求4所述的上电缓冲电路，其特征在于，当在设定时间内所述母线电压大于第二阈值，以使所述数字信号处理器的第二输入端接收到第一电平时，且在设定时间内所述第二电阻上的电压低于所述第二隔离光耦的开启电压，以使所述数字信号处理器的第一输入端接收到第一电平时，所述母线电压满足缓启完成条件。

6.如权利要求5所述的上电缓冲电路，其特征在于，当所述母线电压小于第二阈值，以使所述数字信号处理器的第二输入端接收到第二电平时，且所述第二电阻上的电压高于所述第二隔离光耦的开启电压，以使所述数字信号处理器的第一输入端接收到第二电平时，所述储能电容处于充电状态。

7.如权利要求6所述的上电缓冲电路，其特征在于，所述数字信号处理器的第三输入端接收所述缓冲上电指令，所述数字信号处理器的第三输出端输出充电状态信号，

当所述数字信号处理器的第三输入端接收到第二电平，第一输入端接收到第一电平，第二输入端接收到第二电平，所述数字信号处理器的第三输出端输出第一信号，所述第一信号表示所述储能电容未充电；

当所述数字信号处理器的第三输入端接收到第一电平，第一输入端接收到第二电平，第二输入端接收到第二电平，所述数字信号处理器的第三输出端输出第三信号，所述第三信号表示所述储能电容正在充电；

当所述数字信号处理器的第三输入端接收到第一电平，第一输入端接收到第一电平，第二输入端接收到第一电平，所述数字信号处理器的第三输出端输出第四信号，所述第四信号表示所述储能电容充电完成，所述第一电平高于所述第二电平。

8.如权利要求7所述的上电缓冲电路，其特征在于，当所述数字信号处理器的检测到所述高压直流母线与所述储能电容形成的回路出现断路、短路，以及旁路模块失效的情况下，所述数字信号处理器的第三输出端输出第二信号，所述第二信号表示故障状态；

当所述数字信号处理器的第三输入端接收到第一电平，第一输入端接收到第一电平，第二输入端接收到第二电平，所述数字信号处理器判断为断路故障；

当所述数字信号处理器的第三输入端接收到第二电平，第二输入端接收到第一电平，所述数字信号处理器判断为短路故障；

当所述数字信号处理器的第三输入端接收到第一电平，第一输入端接收到第二电平，第二输入端接收到第一电平，所述数字信号处理器判断为旁路模块失效故障。

9.如权利要求3所述的上电缓冲电路，其特征在于，所述旁路模块还包括第八电阻、第九电阻、第十电阻、第三隔离光耦和第二稳压二极管，其中：

所述第三隔离光耦的三极管的发射极通过所述第八电阻连接所述第二MOSFET的栅极，通过所述第九电阻连接所述储能电容的第一端，所述第三隔离光耦的三极管的集电极通过所述第十电阻连接所述第二电源，所述第三隔离光耦的二极管连接在第一电源和所述数字信号处理器的第二输出端之间；

所述第二稳压二极管跨接在所述第二MOSFET的栅极和源极之间。

10.如权利要求9所述的上电缓冲电路，其特征在于，所述恒流充电芯片调节其第三端到第二端间的电流，以使恒流充电芯片的第一端输出2.5V参考电压；

所述数字信号处理器的第一输出端输出第二电平，以驱动所述第一MOSFET导通；

所述数字信号处理器的第二输出端输出第二电平，以驱动所述第二MOSFET导通。

Images